JP2024038548A - 非反転増幅回路 - Google Patents
非反転増幅回路 Download PDFInfo
- Publication number
- JP2024038548A JP2024038548A JP2022142623A JP2022142623A JP2024038548A JP 2024038548 A JP2024038548 A JP 2024038548A JP 2022142623 A JP2022142623 A JP 2022142623A JP 2022142623 A JP2022142623 A JP 2022142623A JP 2024038548 A JP2024038548 A JP 2024038548A
- Authority
- JP
- Japan
- Prior art keywords
- current
- circuit
- operational amplifier
- current value
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 101710170230 Antimicrobial peptide 1 Proteins 0.000 abstract description 55
- 101710170231 Antimicrobial peptide 2 Proteins 0.000 abstract description 36
- 238000010586 diagram Methods 0.000 description 4
- 230000003321 amplification Effects 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
Images
Landscapes
- Amplifiers (AREA)
Abstract
【課題】基準電圧回路から出力される電圧を従来回路よりも確実に目標電圧まで立ち上がらせることを可能とする。【解決手段】非反転増幅回路1は、第1のオペアンプAMP1の内部に引き込む方向に発生する引き込み電流IAMPの電流値を検出し、検出した電流値に相当する電流値を有する第1の電流を出力する第1の回路51と、第2のオペアンプAMP2が出力可能な電流値の上限を示す情報に基づいて、第2のオペアンプが出力可能な電流値の上限に相当する電流値を有する第2の電流を出力する第2の回路52と、第1の電流の電流値と第2の電流の電流値とを比較し、第1の電流の電流値が第2の電流の電流値よりも大きい場合、第1のオペアンプに対し引き込み電流の電流値を第2のオペアンプが出力可能な電流値の上限に相当する電流値以下とするためのフィードバック制御を行う比較回路53とを備えた。【選択図】図1
Description
本開示は、非反転増幅回路に関する。
非反転増幅回路は、非反転入力端子(+)から入力される入力信号を所定の増幅率にしたがって増幅し出力する回路である。この非反転増幅回路は、当該入力信号に基準電圧を与える基準電圧回路を含んで構成される場合がある。この基準電圧は、非反転増幅回路の非反転入力端子から入力される入力信号を、当該基準電圧を中心に振動させるための電圧として与えられる。
基準電圧回路を含んで構成される非反転増幅回路の構成例を図2に示す。図2に示す非反転増幅回路(以下、「第1の従来回路」ともいう。)は、アンプ部100と、基準電圧回路150とを含んで構成される。
アンプ部100は、負帰還部を有する第1のオペアンプAMP1と、第1の入力抵抗R1と、帰還抵抗R2と、第2の入力抵抗R3と、を備える。
第1の入力抵抗R1は、一端が接続点aにおいて、第1のオペアンプAMP1の反転入力端子(-)、及び帰還抵抗R2の他端に接続され、他端が接続点bにおいて、第2の入力抵抗R3の一端、及び後述する第2のオペアンプAMP2の出力端子と接続される。
帰還抵抗R2は、第1のオペアンプAMP1の負帰還部に接続される。具体的には、帰還抵抗R2は、一端が第1のオペアンプAMP1の出力端子に接続され、他端が接続点aにおいて、第1のオペアンプAMP1の反転入力端子、及び第1の入力抵抗R1の一端に接続される。
第2の入力抵抗R3は、一端が接続点bにおいて、第1の入力抵抗R1の他端、及び第2のオペアンプAMP2の出力端子に接続され、他端が接続点cにおいて、第1のオペアンプAMP1の非反転入力端子(+)、及び、当該非反転入力端子に入力される入力信号を出力するセンサ(例えば圧電素子等)の出力端子SENSに接続される。
第1のオペアンプAMP1は、非反転入力端子、反転入力端子、及び出力端子を備える。第1のオペアンプAMP1は、非反転入力端子が、接続点cにおいて、センサの出力端子SENS、及び第2の入力抵抗R3の他端に接続されている。また、第1のオペアンプAMP1は、出力端子が、帰還抵抗R2の一端と接続されている。また、第1のオペアンプAMP1は、反転入力端子が、接続点bにおいて、第1の入力抵抗R1の一端、及び帰還抵抗R2の他端と接続されている。
基準電圧回路150は、負帰還部を有する第2のオペアンプAMP2を備えている。第2のオペアンプAMP2の非反転入力端子には、電圧源としてのダイオードDの出力端子が接続されている。また、第2のオペアンプAMP2の出力端子は、第1の入力抵抗R1の他端、及び第2の入力抵抗R3の一端に接続されている。
このように構成された第1の従来回路は、ユーザにより電源が起動されると、正常時には概ね以下のように動作する。例えば、ユーザにより第1の従来回路の電源が起動されると、基準電圧回路150はボルテージフォロワ回路として機能する。具体的には、まず第2のオペアンプAMP2の非反転入力端子に対し、ダイオードDの出力端子から所定の電圧信号が入力される。すると、当該電圧信号による電圧VRが第2のオペアンプAMP2の非反転入力端子に印加される。そして、第2のオペアンプAMP2の出力端子には、電圧VRと略同じ電圧値である基準電圧VBが発生する。
第2のオペアンプAMP2の出力端子に生じた基準電圧VBは、第2の入力抵抗R3を経て、センサの出力端子SENSから第1のオペアンプAMP1の非反転入力端子に入力される入力信号に与えられる。第1のオペアンプAMP1は、基準電圧VBが付与された入力信号を所定の増幅率にしたがって増幅し、増幅後の信号による電圧を出力電圧VOUTとして出力する。なお、図2において、符号VOFSは、第1のオペアンプAMP1の非反転入力端子に入力される入力オフセット電圧を表す。
一方で、上記第1の従来回路では、ユーザにより電源が起動されても、以下のような理由で正常に動作を開始できない場合がある。
例えば、上記第1の従来回路では、電源起動時には第1のオペアンプAMP1の出力端子側の電圧が0Vとなっている。そのため、上記第1の従来回路では、電源起動時に、第1のオペアンプAMP1の出力端子側から第1のオペアンプAMP1の内部に引き込む方向に流れる電流(以下、「引き込み電流」ともいう。)IAMPが発生する。
ここで、この引き込み電流IAMPの電流値が、基準電圧回路150の第2のオペアンプAMP2が出力可能な電流値の上限に相当する電流値(以下、「駆動電流値」ともいう。)IBを上回る場合、第1のオペアンプAMP1の非反転入力端子に入力される入力オフセット電圧VOFSの大きさによっては、第2のオペアンプAMP2の出力端子に発生する電圧が所定の基準電圧VBまで立ち上がらない(上昇しない)可能性がある。
例えば、第1のオペアンプAMP1の非反転入力端子に印加される電圧E1が、第1のオペアンプAMP1の反転入力端子に印加される電圧E2よりも小さい場合、第2のオペアンプAMP2の出力端子に発生する電圧が所定の基準電圧VBまで立ち上がらない可能性がある。ここで、第1の入力抵抗R1の抵抗値をR1、帰還抵抗R2の抵抗値をR2とし、第2のオペアンプAMP2が駆動電流値IBを有する電流(以下、「駆動電流」ともいう。)IBを出力したとすると、接続点b及び接続点cに生じる電圧はIB×(R1+R2)となり、接続点aに生じる電圧はIB×R2となる。
このとき、第1のオペアンプAMP1の非反転入力端子に印加される電圧E1は、接続点cに生じる電圧から、上述の入力オフセット電圧VOFSを差し引いた電圧となる。また、第1のオペアンプAMP1の反転入力端子に印加される電圧E2は、接続点aに生じる電圧である。よって、電圧E1及び電圧E2はそれぞれ以下の式で表される。
E1=IB×(R1+R2)-VOFS (1)
E2=IB×R2 (2)
したがって、E1≦E2、つまり、VOFS≧IB×R1となるとき、第2のオペアンプAMP2の出力端子に発生する電圧が所定の基準電圧VBまで立ち上がらない可能性がある。以下、このVOFS≧IB×R1との条件を「入力オフセット電圧条件」ともいう。
E1=IB×(R1+R2)-VOFS (1)
E2=IB×R2 (2)
したがって、E1≦E2、つまり、VOFS≧IB×R1となるとき、第2のオペアンプAMP2の出力端子に発生する電圧が所定の基準電圧VBまで立ち上がらない可能性がある。以下、このVOFS≧IB×R1との条件を「入力オフセット電圧条件」ともいう。
このような問題に対する対策として、例えば上述した駆動電流値IBを増加させることが考えられる。しかしながら、この対策は、回路全体を低消費電流としたいという設計上の観点から制限がある。
また、別の対策として、第1の入力抵抗R1及び帰還抵抗R2の抵抗値を増加させて、引き込み電流IAMPを減少させることも考えられる。しかしながら、この対策も、アンプ部100の駆動能力、及び低ノイズ設計の観点から制限がある。また、さらに別の対策として、入力オフセット電圧VOFSを低減させることも考えられる。しかしながら、この対策も、回路構成が複雑になること、及び回路面積(集積化するためのチップ面積)の観点からやはり制限がある。
次に、上記第1の従来回路に類似する構成を備える従来の非反転増幅回路の構成例を図3に示す。図3に示す非反転増幅回路(以下、「第2の従来回路」ともいう。)は、アンプ部300と、ボルテージフォロワ部400とを含んで構成される(例えば特許文献1)。
アンプ部300は、負帰還部を有する第1のオペアンプ301と、負帰還部に接続される帰還抵抗302と、第1のオペアンプ301の反転入力端子に一端が接続される入力抵抗303と、を備え、第1のオペアンプ301の非反転入力端子に入力される信号を増幅して出力する。
ボルテージフォロワ部400は、負帰還部を有する第2のオペアンプ401を備えている。第2のオペアンプ401は、非反転入力端子が接地されるとともに、出力端子がアンプ部300の入力抵抗303の他端に接続されている。そして、第2の従来回路では、第1のオペアンプ301及び第2のオペアンプ401は、同一パッケージ内のオペアンプとされる。
このような構成によれば、第2のオペアンプ401は、負帰還部を有し、非反転入力端子が接地されるので、ボルテージフォロワ回路を構成し、第2のオペアンプ401における入力オフセット電圧VinDC2を出力する。また、第2のオペアンプ401の出力端子は、入力抵抗303の他端に接続されるので、入力抵抗303の他端には、第2のオペアンプ401における入力オフセット電圧VinDC2が印加される。そして、第1のオペアンプ301及び第2のオペアンプ401は同一パッケージ内のオペアンプとされるので、各オペアンプの入力オフセット電圧は略同一である。これにより、第2の従来回路は、予め入力オフセット電圧を把握することなく、入力オフセット電圧を利得に応じて増幅させないようにすることができる等の効果を奏する。
しかしながら、上記第2の従来回路においても、第1のオペアンプ301の非反転入力端子に入力される入力オフセット電圧VinDC1が存在している。したがって、上記第2の従来回路においても、上述した第1の従来回路と同様、電源起動時に発生する引き込み電流IAMPの電流値が、ボルテージフォロワ部400の第2のオペアンプAMP2が出力可能な電流値の上限に相当する電流値(駆動電流値)IBを上回る場合、第1のオペアンプAMP1の非反転入力端子に入力される入力オフセット電圧VinDC1の大きさによっては、第2のオペアンプAMP2の出力端子に発生する電圧が入力オフセット電圧VinDC2まで立ち上がらない(上昇しない)可能性がある。
なお、上記の問題は、第1の従来回路及び第2の従来回路(以下、これらをまとめて「従来回路」ともいう。)における電源起動時だけでなく、当該従来回路に対する電源電流の供給が停止されてから再開された際にも同様に発生し得る。
本開示は、上記のような課題を解決するためになされたもので、基準電圧回路から出力される電圧を従来回路よりも確実に目標電圧まで立ち上がらせることが可能な非反転増幅回路を提供することを目的としている。
本開示に係る非反転増幅回路は、非反転入力端子がセンサの出力端子に接続された第1のオペアンプと、一端が第1のオペアンプの出力端子に接続され、他端が第1のオペアンプの反転入力端子に接続された帰還抵抗R2と、一端が第1のオペアンプの反転入力端子及び帰還抵抗R2の他端に接続された第1の入力抵抗R1と、一端が第1のオペアンプの非反転入力端子及びセンサの出力端子に接続され、他端が第1の入力抵抗R1の他端に接続された第2の入力抵抗R3と、非反転入力端子が所定の電圧源に接続され、出力端子が、第1の入力抵抗R1の他端、第2の入力抵抗R3の一端、及び反転入力端子に接続された第2のオペアンプと、第1のオペアンプの内部に引き込む方向に発生する引き込み電流の電流値を検出し、当該検出した電流値に相当する電流値を有する第1の電流を出力する第1の回路と、第2のオペアンプが出力可能な電流値の上限を示す情報を予め保持し、当該保持している情報に基づいて、第2のオペアンプが出力可能な電流値の上限に相当する電流値を有する第2の電流を出力する第2の回路と、第1の電流の電流値と、第2の電流の電流値とを比較し、第1の電流の電流値が第2の電流の電流値よりも大きい場合、第1のオペアンプに対し、引き込み電流の電流値を、第2のオペアンプが出力可能な電流値の上限に相当する電流値以下に抑制するためのフィードバック制御を行う第3の回路と、を備えたことを特徴とする。
本開示によれば、上記のように構成したので、基準電圧回路から出力される電圧を従来回路よりも確実に目標電圧まで立ち上がらせることが可能となる。
以下、本開示の実施の形態について図面を参照しながら詳細に説明する。
実施の形態1.
図1は実施の形態1に係る非反転増幅回路1の構成例を示す図である。
非反転増幅回路1は、図1に示すように、アンプ部2と、基準電圧回路3とを含んで構成される。
実施の形態1.
図1は実施の形態1に係る非反転増幅回路1の構成例を示す図である。
非反転増幅回路1は、図1に示すように、アンプ部2と、基準電圧回路3とを含んで構成される。
アンプ部2は、負帰還部を有する第1のオペアンプAMP1と、第1の入力抵抗R1と、帰還抵抗R2と、第2の入力抵抗R3と、を備える。
第1の入力抵抗R1は、一端が接続点aにおいて、第1のオペアンプAMP1の反転入力端子(-)、及び帰還抵抗R2の他端に接続され、他端が接続点bにおいて、第2の入力抵抗R3の一端、及び後述する第2のオペアンプAMP2の出力端子と接続されている。
帰還抵抗R2は、第1のオペアンプAMP1の負帰還部に接続されている。具体的には、帰還抵抗R2は、一端が第1のオペアンプAMP1の出力端子に接続され、他端が接続点aにおいて、第1のオペアンプAMP1の反転入力端子、及び第1の入力抵抗R1の一端に接続されている。
第2の入力抵抗R3は、一端が接続点bにおいて、第1の入力抵抗R1の他端、及び第2のオペアンプAMP2の出力端子に接続され、他端が接続点cにおいて、第1のオペアンプAMP1の非反転入力端子、及び、当該非反転入力端子に入力される入力信号を出力するセンサの出力端子SENSに接続される。センサは、例えば圧電素子である。
第1のオペアンプAMP1は、非反転入力端子(+)、反転入力端子(-)、及び出力端子を備える。第1のオペアンプAMP1は、非反転入力端子が、接続点cにおいて、センサの出力端子SENS、及び第2の入力抵抗R3の他端に接続されている。また、第1のオペアンプAMP1は、出力端子が、帰還抵抗R2の一端と接続されている。また、第1のオペアンプAMP1は、反転入力端子が、接続点aにおいて、第1の入力抵抗R1の一端、及び帰還抵抗R2の他端と接続されている。
なお、第1のオペアンプAMP1は、初段AMP11と出力段AMP12とを含んで構成されており、この初段AMP11と出力段AMP12との間に電流制限回路5を備えている。電流制限回路5については後述する。また、図1において、符号VOFSは、第1のオペアンプAMP1の非反転入力端子に入力される入力オフセット電圧を表す。
基準電圧回路3は、負帰還部を有する第2のオペアンプAMP2を備えている。第2のオペアンプAMP2の非反転入力端子(+)には、電圧源としてのダイオードDの出力端子が接続されている。また、第2のオペアンプAMP2の出力端子は、接続点bにおいて、第1の入力抵抗R1の他端、及び第2の入力抵抗R3の一端に接続されている。
次に、電流制限回路5について説明する。電流制限回路5は、非反転増幅回路1の電源が起動される際、又は非反転増幅回路1に対する電源電流の供給が停止されてから再開される際に、第1のオペアンプAMP1の出力端子側から第1のオペアンプAMP1の内部に引き込む方向に発生する電流(引き込み電流)IAMPの電流値を、第2のオペアンプAMP2(基準電圧回路3)が出力可能な電流値の上限に相当する電流値以下に抑制する回路である。電流制限回路5は、例えば上述のように、第1のオペアンプAMP1の初段AMP11と出力段AMP12との間に設けられる。
電流制限回路5は、例えば図1に示すように、出力電流モニタ回路(第1の回路)51と、制限電流参照回路(第2の回路)52と、比較回路(第3の回路)53とを含んで構成される。
出力電流モニタ回路51は、第1のオペアンプAMP1の出力端子に発生する引き込み電流IAMPを監視(モニタ)し、その電流値を検出する。そして、出力電流モニタ回路51は、検出した電流値に相当する電流値を有する電流(以下、「第1の電流」ともいう。)を生成し、比較回路53に出力する。
制限電流参照回路52は、第2のオペアンプAMP2が出力可能な電流値の上限を示す情報を予め回路内部のメモリ等に保持(記憶)している。そして、制限電流参照回路52は、当該メモリ等に保持している情報に基づいて、第2のオペアンプAMP2が出力可能な電流値の上限に相当する電流値を有する電流(以下、「第2の電流」ともいう。)を生成し、比較回路53に出力する。なお、第2のオペアンプAMP2が出力可能な電流値の上限は、第2のオペアンプAMP2の仕様等により予め把握可能である。
比較回路53は、出力電流モニタ回路51から出力された第1の電流と、制限電流参照回路52から出力された第2の電流とを比較する。そして、比較回路53は、当該比較の結果、第1の電流の電流値が第2の電流の電流値よりも大きい場合、第1のオペアンプAMP1の出力段AMP12に対し、引き込み電流IAMPの電流値を、第2のオペアンプAMP2が出力可能な電流値の上限に相当する電流値以下に抑制するためのフィードバック制御を行う。
例えば、比較回路53は、第1のオペアンプAMP1の出力段AMP12に設けられている、引き込み電流IAMPを流すためのトランジスタのベース端子に印加する電圧を制御することにより、当該トランジスタを引き込み電流IAMPが流れにくくなるようにする。これにより、比較回路53は、簡易な構成で、引き込み電流IAMPの電流値が、第2のオペアンプAMP2が出力可能な電流値の上限に相当する電流値以下になるように制御することができる。ただし、これはあくまで一例であり、比較回路53による制御の方法については特に限定されない。
これにより、非反転増幅回路1では、基準電圧回路3から出力される電圧を従来回路よりも確実に目標電圧まで立ち上がらせることが可能となる。特に、非反転増幅回路1では、非反転増幅回路1の電源が起動される際、又は、非反転増幅回路1に対する電源電流の供給が停止されてから再開される際に、基準電圧回路3から出力される電圧を、従来回路よりも確実に目標電圧まで立ち上がらせることが可能となる。また、この効果は、上述した入力オフセット電圧条件を満たすか否かにかかわらず達成されるため、非反転増幅回路1の非反転入力端子に入力する入力オフセット電圧VOFSを低減させる等の必要もなくなる。
なお、非反転増幅回路1は、基準電圧回路3から出力される電圧が目標電圧(例えば基準電圧VB)まで立ち上がれば、それ以降は従来通り動作する。例えば、基準電圧回路3の出力端子に生じた基準電圧VBは、第2の入力抵抗R3を経て、センサの出力端子SENSから第1のオペアンプAMP1の非反転入力端子に入力される入力信号に与えられる。第1のオペアンプAMP1は、基準電圧VBが付与された入力信号を所定の増幅率にしたがって増幅し、増幅後の信号による電圧を出力電圧VOUTとして出力する。
なお、出力電流モニタ回路51は、引き込み電流IAMPを監視(モニタ)して検出した電流値を所定値で除し、その結果得られた電流値を有する電流を第1の電流として出力してもよい。また、その場合、制限電流参照回路52は、上記メモリ等に保持している電流値の上限を上記所定値と同一の値で除し、その結果得られた電流値を有する電流を第2の電流として出力してもよい。
例えば、出力電流モニタ回路51は、引き込み電流IAMPを監視(モニタ)して検出した電流値が15μAであった場合、この電流値を所定値10で除した1.5μAの電流値を有する電流を第1の電流として生成し出力する。また、制限電流参照回路52は、上記メモリ等に保持している電流値の上限値が10μAであった場合、この電流値を所定値10で除した1.0μAの電流値を有する電流を第2の電流として生成し出力する。この場合、比較回路53は、第1の電流の電流値(1.5μA)が第2の電流の電流値(1.0μA)よりも大きいため、上述したフィードバック制御を行う。
すなわち、比較回路53は、2つの電流の電流値を比較さえできればよいことから、出力電流モニタ回路51及び制限電流参照回路52は、第1の電流及び第2の電流を生成するための元になる電流値を同一の比率で低減させ、その結果得られた電流値を有する電流を、第1の電流及び第2の電流としてそれぞれ生成してもよい。これにより、非反転増幅回路1は、出力する電流の電流値を低減でき、消費電力量の削減につながる。
なお、上記の説明では、電流制限回路5が第1のオペアンプAMP1の初段AMP11と出力段AMP12との間に設けられる例を説明した。しかしながら、電流制限回路5は、必ずしも第1のオペアンプAMP1の初段AMP11と出力段AMP12との間に設けられずともよい。ただし、上記のように、電流制限回路5が第1のオペアンプAMP1の初段AMP11と出力段AMP12との間に設けられる場合、電流制限回路5を第1のオペアンプAMP1の内部に含めることができ、非反転増幅回路1の小型化を図ることができる。
以上のように、実施の形態1によれば、非反転増幅回路1は、非反転入力端子がセンサの出力端子に接続された第1のオペアンプAMP1と、一端が第1のオペアンプAMP1の出力端子に接続され、他端が第1のオペアンプAMP1の反転入力端子に接続された帰還抵抗R2と、一端が第1のオペアンプAMP1の反転入力端子及び帰還抵抗R2の他端に接続された第1の入力抵抗R1と、一端が第1のオペアンプAMP1の非反転入力端子及びセンサの出力端子SENSに接続され、他端が第1の入力抵抗R1の他端に接続された第2の入力抵抗R3と、非反転入力端子が所定の電圧源に接続され、出力端子が、第1の入力抵抗R1の他端、第2の入力抵抗R3の一端、及び反転入力端子に接続された第2のオペアンプAMP2と、第1のオペアンプAMP1の内部に引き込む方向に発生する引き込み電流IAMPの電流値を検出し、当該検出した電流値に相当する電流値を有する第1の電流を出力する出力電流モニタ回路(第1の回路)51と、第2のオペアンプAMP2が出力可能な電流値の上限を示す情報を予め保持し、当該保持している情報に基づいて、第2のオペアンプAMP2が出力可能な電流値の上限に相当する電流値を有する第2の電流を出力する制限電流参照回路(第2の回路)52と、第1の電流の電流値と、第2の電流の電流値とを比較し、第1の電流の電流値が第2の電流の電流値よりも大きい場合、第1のオペアンプAMP1に対し、引き込み電流IAMPの電流値を、第2のオペアンプAMP2が出力可能な電流値の上限に相当する電流値以下に抑制するためのフィードバック制御を行う比較回路(第3の回路)53と、を備えた。これにより、非反転増幅回路1は、基準電圧回路(第2のオペアンプAMP2)から出力される電圧を従来回路よりも確実に目標電圧まで立ち上がらせることが可能となる。
また、出力電流モニタ回路51は、検出した電流値を所定値で除して得られた電流値を有する電流を第1の電流として出力し、制限電流参照回路52は、保持している電流値の上限を所定値と同一の値で除して得られた電流値を有する電流を第2の電流として出力する。これにより、非反転増幅回路1は、出力する電流の電流値を低減でき、消費電力量の削減につながる。
また、出力電流モニタ回路51、制限電流参照回路52、及び比較回路53は、第1のオペアンプAMP1の初段AMP11と出力段AMP12との間に設けられている。これにより、非反転増幅回路1は、回路の小型化を図ることができる。
また、比較回路53は、第1の電流の電流値が第2の電流の電流値よりも大きい場合、第1のオペアンプAMP1の出力段AMP12に設けられている、引き込み電流IAMPを流すためのトランジスタのベース端子に印加する電圧を制御することにより、フィードバック制御を行う。これにより、非反転増幅回路1は、簡易な構成でフィードバック制御を行うことができる。
なお、本開示はその開示の範囲内において、実施の形態の任意の構成要素の変形、若しくは実施の形態において任意の構成要素の省略が可能である。
1 非反転増幅回路
2 アンプ部
3 基準電圧回路
5 電流制限回路
51 出力電流モニタ回路(第1の回路)
52 制限電流参照回路(第2の回路)
53 比較回路(第3の回路)
100 アンプ部
150 基準電圧回路
300 アンプ部
301 第1のオペアンプ
302 帰還抵抗
303 入力抵抗
400 ボルテージフォロワ部
401 第2のオペアンプ
a 接続点
AMP1 第1のオペアンプ
AMP11 初段
AMP12 出力段
AMP2 第2のオペアンプ
b 接続点
c 接続点
D ダイオード
IAMP 引き込み電流
IB 駆動電流値
R1 第1の入力抵抗
R2 帰還抵抗
R3 第2の入力抵抗
SENS 出力端子
VB 基準電圧
VinDC1 入力オフセット電圧
VinDC2 入力オフセット電圧
VOFS 入力オフセット電圧
VOUT 出力電圧
VR 電圧
2 アンプ部
3 基準電圧回路
5 電流制限回路
51 出力電流モニタ回路(第1の回路)
52 制限電流参照回路(第2の回路)
53 比較回路(第3の回路)
100 アンプ部
150 基準電圧回路
300 アンプ部
301 第1のオペアンプ
302 帰還抵抗
303 入力抵抗
400 ボルテージフォロワ部
401 第2のオペアンプ
a 接続点
AMP1 第1のオペアンプ
AMP11 初段
AMP12 出力段
AMP2 第2のオペアンプ
b 接続点
c 接続点
D ダイオード
IAMP 引き込み電流
IB 駆動電流値
R1 第1の入力抵抗
R2 帰還抵抗
R3 第2の入力抵抗
SENS 出力端子
VB 基準電圧
VinDC1 入力オフセット電圧
VinDC2 入力オフセット電圧
VOFS 入力オフセット電圧
VOUT 出力電圧
VR 電圧
Claims (4)
- 非反転入力端子がセンサの出力端子に接続された第1のオペアンプと、
一端が前記第1のオペアンプの出力端子に接続され、他端が前記第1のオペアンプの反転入力端子に接続された帰還抵抗と、
一端が前記第1のオペアンプの反転入力端子及び前記帰還抵抗の他端に接続された第1の入力抵抗と、
一端が前記第1のオペアンプの非反転入力端子及び前記センサの出力端子に接続され、他端が前記第1の入力抵抗の他端に接続された第2の入力抵抗と、
非反転入力端子が所定の電圧源に接続され、出力端子が、前記第1の入力抵抗の他端、前記第2の入力抵抗の一端、及び反転入力端子に接続された第2のオペアンプと、
前記第1のオペアンプの内部に引き込む方向に発生する引き込み電流の電流値を検出し、当該検出した電流値に相当する電流値を有する第1の電流を出力する第1の回路と、
前記第2のオペアンプが出力可能な電流値の上限を示す情報を予め保持し、当該保持している情報に基づいて、前記第2のオペアンプが出力可能な電流値の上限に相当する電流値を有する第2の電流を出力する第2の回路と、
前記第1の電流の電流値と、前記第2の電流の電流値とを比較し、第1の電流の電流値が第2の電流の電流値よりも大きい場合、前記第1のオペアンプに対し、前記引き込み電流の電流値を、前記第2のオペアンプが出力可能な電流値の上限に相当する電流値以下に抑制するためのフィードバック制御を行う第3の回路と、
を備えた非反転増幅回路。 - 前記第1の回路は、前記検出した電流値を所定値で除して得られた電流値を有する電流を前記第1の電流として出力し、
前記第2の回路は、前記保持している電流値の上限を前記所定値と同一の値で除して得られた電流値を有する電流を前記第2の電流として出力する
ことを特徴とする請求項1に記載の非反転増幅回路。 - 前記第1の回路、前記第2の回路、及び前記第3の回路は、前記第1のオペアンプの初段と出力段との間に設けられている
ことを特徴とする請求項1又は請求項2に記載の非反転増幅回路。 - 前記第3の回路は、
前記第1の電流の電流値が前記第2の電流の電流値よりも大きい場合、前記第1のオペアンプの出力段に設けられている、前記引き込み電流を流すためのトランジスタのベース端子に印加する電圧を制御することにより、前記フィードバック制御を行う
ことを特徴とする請求項3記載の非反転増幅回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022142623A JP2024038548A (ja) | 2022-09-08 | 2022-09-08 | 非反転増幅回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022142623A JP2024038548A (ja) | 2022-09-08 | 2022-09-08 | 非反転増幅回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2024038548A true JP2024038548A (ja) | 2024-03-21 |
Family
ID=90308988
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022142623A Pending JP2024038548A (ja) | 2022-09-08 | 2022-09-08 | 非反転増幅回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2024038548A (ja) |
-
2022
- 2022-09-08 JP JP2022142623A patent/JP2024038548A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5331508B2 (ja) | ボルテージレギュレータ | |
TWI354195B (en) | Voltage regulator | |
TWI355785B (en) | Voltage regulator | |
EP2894537A1 (en) | Voltage regulator | |
JP5194760B2 (ja) | 定電圧回路 | |
JP5971720B2 (ja) | 電圧レギュレータ | |
JP2010079873A (ja) | 定電圧回路装置 | |
JP2006065836A (ja) | レギュレータ回路 | |
JP2008217677A (ja) | 定電圧回路及びその動作制御方法 | |
JP2006280018A (ja) | スイッチングレギュレータ及びこれを備えた電子機器 | |
JP2005033865A (ja) | 半導体集積回路装置 | |
TWI647557B (zh) | 針對負載的切換控制器和方法 | |
US9035693B2 (en) | Temperature detecting apparatus, switch capacitor apparatus and voltage integrating circuit thereof | |
JP2008123276A (ja) | 定電圧出力回路 | |
JP4319012B2 (ja) | 過電流保護回路及びボルテージレギュレータ | |
JP2006319436A (ja) | 利得制御回路 | |
US11442480B2 (en) | Power supply circuit alternately switching between normal operation and sleep operation | |
JP2024038548A (ja) | 非反転増幅回路 | |
JP6309855B2 (ja) | レギュレータ回路 | |
JP4186739B2 (ja) | 突入電流防止回路 | |
JP2008011585A (ja) | スイッチングレギュレータ | |
JP2008109736A (ja) | 電源システム | |
KR102299672B1 (ko) | 제어되는 공급 저전압을 생성하기 위한 회로 장치 | |
TWI301936B (en) | Voltage regulator with prevention from overvoltage at load transients and its method | |
JP2007218664A (ja) | 電流検出装置 |