JPH10171544A - 定電圧回路 - Google Patents
定電圧回路Info
- Publication number
- JPH10171544A JPH10171544A JP8325451A JP32545196A JPH10171544A JP H10171544 A JPH10171544 A JP H10171544A JP 8325451 A JP8325451 A JP 8325451A JP 32545196 A JP32545196 A JP 32545196A JP H10171544 A JPH10171544 A JP H10171544A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- constant current
- voltage
- current
- constant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/22—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only
- G05F3/222—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only with compensation for device parameters, e.g. Early effect, gain, manufacturing process, or external variations, e.g. temperature, loading, supply voltage
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】
【課題】 電源電圧から定電圧を生成する定電圧回路に
関し、低消費電流で駆動できる定電圧回路を提供するこ
とを目的とする。 【解決手段】 電源電圧に応じて定電流を生成する定電
流回路（抵抗Ｒ1 〜Ｒ4、トランジスタＱ2 〜Ｑ5 ）
と、定電流回路と固定電位との間に接続され、定電流回
路で生成された定電流が供給され、定電流に応じて定電
圧を生成する抵抗Ｒ5 と、定電流回路で生成される定電
流を検出し、検出された定電流に応じて前記電圧発生手
段に供給される定電流が一定になるように定電流回路を
制御する制御回路（抵抗Ｒ6 、トランジスタＱ1 ，Ｑ6
〜Ｑ8 ）とを有してなる。
関し、低消費電流で駆動できる定電圧回路を提供するこ
とを目的とする。 【解決手段】 電源電圧に応じて定電流を生成する定電
流回路（抵抗Ｒ1 〜Ｒ4、トランジスタＱ2 〜Ｑ5 ）
と、定電流回路と固定電位との間に接続され、定電流回
路で生成された定電流が供給され、定電流に応じて定電
圧を生成する抵抗Ｒ5 と、定電流回路で生成される定電
流を検出し、検出された定電流に応じて前記電圧発生手
段に供給される定電流が一定になるように定電流回路を
制御する制御回路（抵抗Ｒ6 、トランジスタＱ1 ，Ｑ6
〜Ｑ8 ）とを有してなる。
Description
【０００１】
【発明の属する技術分野】本発明は定電圧回路に係り、
特に、電源電圧から定電圧を生成する定電圧回路に関す
る。
特に、電源電圧から定電圧を生成する定電圧回路に関す
る。
【０００２】
【従来の技術】図４に従来の一例の回路構成図を示す。
従来の定電圧回路１１は、電源電圧Ｖccから基準電圧Ｖ
ref を発生させる基準電圧発生回路１２、出力定電圧Ｖ
out に応じた検出電圧Ｖs を検出する電圧検出回路１
３、基準電圧発生回路１２で発生された基準電圧Ｖref
と電圧検出回路１３で検出された検出電圧Ｖs とを比較
する比較回路１４、比較回路１４の比較結果に応じて出
力端子Ｔout から電流を接地に引き込むトランジスタＱ
11から構成される。
従来の定電圧回路１１は、電源電圧Ｖccから基準電圧Ｖ
ref を発生させる基準電圧発生回路１２、出力定電圧Ｖ
out に応じた検出電圧Ｖs を検出する電圧検出回路１
３、基準電圧発生回路１２で発生された基準電圧Ｖref
と電圧検出回路１３で検出された検出電圧Ｖs とを比較
する比較回路１４、比較回路１４の比較結果に応じて出
力端子Ｔout から電流を接地に引き込むトランジスタＱ
11から構成される。
【０００３】電源電圧Ｖccは、抵抗Ｒ11により電圧降下
されて、基準電圧発生回路１２、電圧検出回路１３、比
較回路１４、トランジスタＱ11に供給される。基準電圧
発生回路１２は、抵抗Ｒ11と接地ＧＮＤとの間に接続さ
れ、抵抗Ｒ12及びツェナーダイオードＤｚを直列に接続
した構成とされ、抵抗Ｒ12とツェナーダイオードＤｚと
の接続点Ｐref からツェナーダイオードＤｚのツェナー
電圧Ｖｚとなる基準電圧Ｖref を出力する。
されて、基準電圧発生回路１２、電圧検出回路１３、比
較回路１４、トランジスタＱ11に供給される。基準電圧
発生回路１２は、抵抗Ｒ11と接地ＧＮＤとの間に接続さ
れ、抵抗Ｒ12及びツェナーダイオードＤｚを直列に接続
した構成とされ、抵抗Ｒ12とツェナーダイオードＤｚと
の接続点Ｐref からツェナーダイオードＤｚのツェナー
電圧Ｖｚとなる基準電圧Ｖref を出力する。
【０００４】また、電圧検出回路１３は、抵抗Ｒ11と接
地ＧＮＤとの間に接続され、抵抗Ｒ13，、Ｒ14を直列に
接続した構成とされおり、抵抗Ｒ13と抵抗Ｒ14との接続
点Ｐvsから電源電圧Ｖccを抵抗Ｒ11で電圧降下させた電
圧を分圧した電圧Ｖs を出力する。
地ＧＮＤとの間に接続され、抵抗Ｒ13，、Ｒ14を直列に
接続した構成とされおり、抵抗Ｒ13と抵抗Ｒ14との接続
点Ｐvsから電源電圧Ｖccを抵抗Ｒ11で電圧降下させた電
圧を分圧した電圧Ｖs を出力する。
【０００５】比較回路１４には反転端子（−）に基準電
圧発生回路１２で生成された基準電圧Ｖref が供給さ
れ、非反転端子（＋）に電圧検出回路１３で検出された
検出電圧Ｖs が供給される。比較回路１４は、検出電圧
Ｖs と基準電圧Ｖref との差電圧（Ｖs −Ｖref ）を出
力する。
圧発生回路１２で生成された基準電圧Ｖref が供給さ
れ、非反転端子（＋）に電圧検出回路１３で検出された
検出電圧Ｖs が供給される。比較回路１４は、検出電圧
Ｖs と基準電圧Ｖref との差電圧（Ｖs −Ｖref ）を出
力する。
【０００６】比較回路１４の出力信号はトランジスタＱ
11のベースに供給される。トランジスタＱ11はＮＰＮト
ランジスタから構成され、コレクタが抵抗Ｒ11と出力端
子Ｔout との接続点に接続され、エミッタは接地され
る。トランジスタＱ11は、比較回路１４の出力信号が上
昇するとエミッタ電流を増加させ、出力端子Ｔout に供
給される電流を減少させ、比較回路１４の出力信号が低
下するとエミッタ電流を減少させ、出力端子Ｔout に供
給される電流を増加させる。
11のベースに供給される。トランジスタＱ11はＮＰＮト
ランジスタから構成され、コレクタが抵抗Ｒ11と出力端
子Ｔout との接続点に接続され、エミッタは接地され
る。トランジスタＱ11は、比較回路１４の出力信号が上
昇するとエミッタ電流を増加させ、出力端子Ｔout に供
給される電流を減少させ、比較回路１４の出力信号が低
下するとエミッタ電流を減少させ、出力端子Ｔout に供
給される電流を増加させる。
【０００７】例えば、電源電圧Ｖccが上昇すると、電圧
検出回路１３で検出される検出電圧Ｖs が上昇する。検
出電圧Ｖs が上昇すると、比較回路１４の出力信号は検
出電圧Ｖs と基準電圧Ｖref との差電圧（Ｖs −Ｖref
）であるので、上昇することになる。
検出回路１３で検出される検出電圧Ｖs が上昇する。検
出電圧Ｖs が上昇すると、比較回路１４の出力信号は検
出電圧Ｖs と基準電圧Ｖref との差電圧（Ｖs −Ｖref
）であるので、上昇することになる。
【０００８】比較回路１４の差電圧（Ｖs −Ｖref ）が
上昇すると、トランジスタＱ11のベース電位が上昇す
る。トランジスタＱ11は、ＮＰＮトランジスタであるの
で、ベース電位が上昇すると、エミッタ電流が増加し、
出力端子Ｔout から接地ＧＮＤに引き込む電流を増加さ
せる。出力端子Ｔout は、トランジスタＱ11により接地
ＧＮＤに引き込まれる電流が増加すると、負荷（図示せ
ず）に供給する電流が低減されるため、出力電圧Ｖout
が低下される。
上昇すると、トランジスタＱ11のベース電位が上昇す
る。トランジスタＱ11は、ＮＰＮトランジスタであるの
で、ベース電位が上昇すると、エミッタ電流が増加し、
出力端子Ｔout から接地ＧＮＤに引き込む電流を増加さ
せる。出力端子Ｔout は、トランジスタＱ11により接地
ＧＮＤに引き込まれる電流が増加すると、負荷（図示せ
ず）に供給する電流が低減されるため、出力電圧Ｖout
が低下される。
【０００９】また、電源電圧Ｖccが低下すると、電圧検
出回路１３で検出される検出電圧Ｖs が低下する。検出
電圧Ｖs が低下すると、比較回路１４の出力信号は、検
出電圧Ｖs と基準電圧Ｖref との差電圧（Ｖs −Ｖref
）であるので、比較回路１４の出力信号も低下するこ
とになる。
出回路１３で検出される検出電圧Ｖs が低下する。検出
電圧Ｖs が低下すると、比較回路１４の出力信号は、検
出電圧Ｖs と基準電圧Ｖref との差電圧（Ｖs −Ｖref
）であるので、比較回路１４の出力信号も低下するこ
とになる。
【００１０】比較回路１４の差電圧（Ｖs −Ｖref ）が
低下すると、トランジスタＱ11のベース電位が低下す
る。トランジスタＱ11は、ＮＰＮトランジスタであるの
で、ベース電位が低下すると、エミッタ電流が低減し、
出力端子Ｔout から接地ＧＮＤに引き込む電流を低減さ
せる。出力端子Ｔout は、トランジスタＱ11により接地
ＧＮＤに引き込まれる電流が低減すると、負荷（図示せ
ず）に供給する電流が増加されるため、出力電圧Ｖout
が上昇される。
低下すると、トランジスタＱ11のベース電位が低下す
る。トランジスタＱ11は、ＮＰＮトランジスタであるの
で、ベース電位が低下すると、エミッタ電流が低減し、
出力端子Ｔout から接地ＧＮＤに引き込む電流を低減さ
せる。出力端子Ｔout は、トランジスタＱ11により接地
ＧＮＤに引き込まれる電流が低減すると、負荷（図示せ
ず）に供給する電流が増加されるため、出力電圧Ｖout
が上昇される。
【００１１】上記の動作を繰り返して、出力電圧Ｖout
が一定に保持される。
が一定に保持される。
【００１２】
【発明が解決しようとする課題】しかるに、従来の定電
圧回路は、基準電圧を発生するツェナーダイオード、出
力定電圧を検出するための抵抗、基準電圧と出力定電圧
とを比較するための比較器、比較器の出力に応じて電流
をバイパスさせ、出力電圧を制御する出力制御用トラン
ジスタＱ10により電流が消費される。
圧回路は、基準電圧を発生するツェナーダイオード、出
力定電圧を検出するための抵抗、基準電圧と出力定電圧
とを比較するための比較器、比較器の出力に応じて電流
をバイパスさせ、出力電圧を制御する出力制御用トラン
ジスタＱ10により電流が消費される。
【００１３】また、従来の定電圧回路では、出力基準電
圧が上昇すると、トランジスタＱ11のエミッタ電流を増
加させて、出力端子Ｔout に供給される電流を低下させ
ることにより出力電圧Ｖout を一定に保持しているの
で、図５に示すように電源電圧Ｖccが上昇すると、接地
ＧＮＤに逃がされる電流（無効電流）が増加することに
なり、消費電流の低減が困難であった。
圧が上昇すると、トランジスタＱ11のエミッタ電流を増
加させて、出力端子Ｔout に供給される電流を低下させ
ることにより出力電圧Ｖout を一定に保持しているの
で、図５に示すように電源電圧Ｖccが上昇すると、接地
ＧＮＤに逃がされる電流（無効電流）が増加することに
なり、消費電流の低減が困難であった。
【００１４】例えば、図４の回路で出力定電圧１〔Ｖ〕
を得ようとする場合、ツェナーダイオードでは約１μ
Ａ、抵抗及び比較回路では約０．５μＡ、出力制御用ト
ランジスタＱ10では約０．５μＡで合計約２μＡの電流
が無効に消費されており、消費電流の増加を招いてい
た。
を得ようとする場合、ツェナーダイオードでは約１μ
Ａ、抵抗及び比較回路では約０．５μＡ、出力制御用ト
ランジスタＱ10では約０．５μＡで合計約２μＡの電流
が無効に消費されており、消費電流の増加を招いてい
た。
【００１５】本発明は上記の点に鑑みてなされたもの
で、低消費電流で駆動できる定電圧回路を提供すること
を目的とする。
で、低消費電流で駆動できる定電圧回路を提供すること
を目的とする。
【００１６】
【課題を解決するための手段】本発明の請求項１は、電
源電圧に応じて定電流を生成する定電流発生手段と、前
記定電流発生手段と固定電位との間に接続され、前記定
電流発生手段で生成された前記定電流が供給され、前記
定電流に応じて定電圧を生成する電圧発生手段と、前記
定電流発生手段で生成される前記定電流を検出し、検出
された定電流に応じて前記電圧発生手段に供給される定
電流が一定になるように前記定電流発生手段を制御する
制御手段とを有することを特徴とする。
源電圧に応じて定電流を生成する定電流発生手段と、前
記定電流発生手段と固定電位との間に接続され、前記定
電流発生手段で生成された前記定電流が供給され、前記
定電流に応じて定電圧を生成する電圧発生手段と、前記
定電流発生手段で生成される前記定電流を検出し、検出
された定電流に応じて前記電圧発生手段に供給される定
電流が一定になるように前記定電流発生手段を制御する
制御手段とを有することを特徴とする。
【００１７】請求項１によれば、制御手段により定電流
手段で発生される定電流を制御し、電圧発生手段に供給
する電流を制御することにより、電圧発生手段で定電圧
を発生するため、電圧発生手段には定電圧を発生させる
ために常に一定の電流が供給されるので、電源電圧が増
加しても電圧発生手段に流れる電流は定電流であり、無
効電流が増加することはない。したがって、無効電流の
増加を防止できる。
手段で発生される定電流を制御し、電圧発生手段に供給
する電流を制御することにより、電圧発生手段で定電圧
を発生するため、電圧発生手段には定電圧を発生させる
ために常に一定の電流が供給されるので、電源電圧が増
加しても電圧発生手段に流れる電流は定電流であり、無
効電流が増加することはない。したがって、無効電流の
増加を防止できる。
【００１８】
【発明の実施の形態】図１に本発明の一実施例の回路構
成図を示す。本実施例の定電圧回路１は、電源電圧Ｖcc
から基準電圧Ｖref を発生するための基準電圧回路部
２、基準電圧回路部２を起動するためのスタートアップ
回路部３、基準電圧回路部２で発生された基準電圧Ｖre
f を制御する制御回路部４から構成される。
成図を示す。本実施例の定電圧回路１は、電源電圧Ｖcc
から基準電圧Ｖref を発生するための基準電圧回路部
２、基準電圧回路部２を起動するためのスタートアップ
回路部３、基準電圧回路部２で発生された基準電圧Ｖre
f を制御する制御回路部４から構成される。
【００１９】基準電圧回路部２は、抵抗Ｒ1 ，Ｒ2 ，Ｒ
3 ，Ｒ4 ，Ｒ5 、ＰＮＰトランジスタＱ2 ，Ｑ3 、ＮＰ
ＮトランジスタＱ4 ，Ｑ5 から構成され、電源電圧Ｖcc
に応じて温度補償された基準電圧Ｖref を生成する。な
お、抵抗Ｒ1 は特許請求の範囲中の第１の抵抗に相当
し、抵抗Ｒ2 は特許請求の範囲中の第２の抵抗に相当
し、抵抗Ｒ3 は特許請求の範囲中の第３の抵抗に相当
し、抵抗Ｒ4 は特許請求の範囲中の第４の抵抗に相当す
る。また、抵抗Ｒ5 は特許請求の範囲中の定電圧発生手
段に相当するさらに、トランジスタＱ2 は第１のトラン
ジスタ、トランジスタＱ3 は第２のトランジスタ、トラ
ンジスタＱ4 は第３のトランジスタ、トランジスタＱ5
は第４のトランジスタに相当する。
3 ，Ｒ4 ，Ｒ5 、ＰＮＰトランジスタＱ2 ，Ｑ3 、ＮＰ
ＮトランジスタＱ4 ，Ｑ5 から構成され、電源電圧Ｖcc
に応じて温度補償された基準電圧Ｖref を生成する。な
お、抵抗Ｒ1 は特許請求の範囲中の第１の抵抗に相当
し、抵抗Ｒ2 は特許請求の範囲中の第２の抵抗に相当
し、抵抗Ｒ3 は特許請求の範囲中の第３の抵抗に相当
し、抵抗Ｒ4 は特許請求の範囲中の第４の抵抗に相当す
る。また、抵抗Ｒ5 は特許請求の範囲中の定電圧発生手
段に相当するさらに、トランジスタＱ2 は第１のトラン
ジスタ、トランジスタＱ3 は第２のトランジスタ、トラ
ンジスタＱ4 は第３のトランジスタ、トランジスタＱ5
は第４のトランジスタに相当する。
【００２０】スタートアップ回路部３は、定電流源３
ａ、ＮＰＮトランジスタＱ9 ，Ｑ10、ダイオードＤ1 ，
Ｄ2 から構成され、基準電圧回路部２及び制御回路部３
から電流を引き込み、基準電圧回路部２及び制御回路部
３を起動する。制御回路部４は、定電流源４ａ、ＰＮＰ
トランジスタＱ1 ，Ｑ6 ，Ｑ7 ，Ｑ8から構成され、電
源電圧Ｖccに応じて基準電圧回路部２の抵抗Ｒ5 に供給
する電流が一定なるように制御する。制御回路部４は特
許請求の範囲中の制御手段に相当する。また、そのう
ち、トランジスタＱ1 は特許請求の範囲中の第５のトラ
ンジスタに相当し、トランジスタＱ7 は特許請求の範囲
中の第６のトランジスタに相当し、トランジスタＱ8 は
特許請求の範囲中の第７のトランジスタに相当し、トラ
ンジスタＱ6 は特許請求の範囲中の第８のトランジスタ
に相当する。さらに、定電流源４ａは特許請求の範囲中
の定電流源に相当している。
ａ、ＮＰＮトランジスタＱ9 ，Ｑ10、ダイオードＤ1 ，
Ｄ2 から構成され、基準電圧回路部２及び制御回路部３
から電流を引き込み、基準電圧回路部２及び制御回路部
３を起動する。制御回路部４は、定電流源４ａ、ＰＮＰ
トランジスタＱ1 ，Ｑ6 ，Ｑ7 ，Ｑ8から構成され、電
源電圧Ｖccに応じて基準電圧回路部２の抵抗Ｒ5 に供給
する電流が一定なるように制御する。制御回路部４は特
許請求の範囲中の制御手段に相当する。また、そのう
ち、トランジスタＱ1 は特許請求の範囲中の第５のトラ
ンジスタに相当し、トランジスタＱ7 は特許請求の範囲
中の第６のトランジスタに相当し、トランジスタＱ8 は
特許請求の範囲中の第７のトランジスタに相当し、トラ
ンジスタＱ6 は特許請求の範囲中の第８のトランジスタ
に相当する。さらに、定電流源４ａは特許請求の範囲中
の定電流源に相当している。
【００２１】次に、回路の動作を説明する。まず、電源
電圧Ｖccが印加されると、スタートアップ回路部３の定
電流源３ａ及び制御回路部４の定電流源４ａによりスタ
ートアップ回路部３及び制御回路部４に定電流Ｉ1 ，Ｉ
2 が流れる。スタートアップ回路部３に定電流Ｉ2 が流
れると、ダイオードＤ1 及びＤ2 に定電流Ｉ2 が供給さ
れ、トランジスタＱ10のベース電位が上昇する。
電圧Ｖccが印加されると、スタートアップ回路部３の定
電流源３ａ及び制御回路部４の定電流源４ａによりスタ
ートアップ回路部３及び制御回路部４に定電流Ｉ1 ，Ｉ
2 が流れる。スタートアップ回路部３に定電流Ｉ2 が流
れると、ダイオードＤ1 及びＤ2 に定電流Ｉ2 が供給さ
れ、トランジスタＱ10のベース電位が上昇する。
【００２２】トランジスタＱ10はＮＰＮトランジスタで
あるので、ベース電位が上昇すると、オンする。トラン
ジスタＱ10がオンすると、トランジスタＱ1 ，Ｑ2 のベ
ース電位が低下する。トランジスタＱ1 ，Ｑ2 は、ＰＮ
Ｐトランジスタであるので、ベース電位が低下すると、
オンする。
あるので、ベース電位が上昇すると、オンする。トラン
ジスタＱ10がオンすると、トランジスタＱ1 ，Ｑ2 のベ
ース電位が低下する。トランジスタＱ1 ，Ｑ2 は、ＰＮ
Ｐトランジスタであるので、ベース電位が低下すると、
オンする。
【００２３】トランジスタＱ1 ，Ｑ2 がオンすると、ト
ランジスタＱ4 及びトランジスタＱ7 のコレクタ及びベ
ースに電流が供給される。トランジスタＱ4 ，Ｑ7 はＮ
ＰＮトランジスタであるので、ベースに電流が供給され
ることによりオンする。トランジスタＱ4 のコレクタ及
びベースは、トランジスタＱ5 のベースに接続されてお
り、トランジスタＱ4 とともにカレントミラー回路を構
成しており、トランジスタＱ4 がオンすることによりト
ランジスタＱ5 もオンする。
ランジスタＱ4 及びトランジスタＱ7 のコレクタ及びベ
ースに電流が供給される。トランジスタＱ4 ，Ｑ7 はＮ
ＰＮトランジスタであるので、ベースに電流が供給され
ることによりオンする。トランジスタＱ4 のコレクタ及
びベースは、トランジスタＱ5 のベースに接続されてお
り、トランジスタＱ4 とともにカレントミラー回路を構
成しており、トランジスタＱ4 がオンすることによりト
ランジスタＱ5 もオンする。
【００２４】トランジスタＱ4 のエミッタは、抵抗Ｒ5
に接続されており、トランジスタＱ4 がオンすることに
より抵抗Ｒ5 の電流が供給される。また、トランジスタ
Ｑ5のエミッタは抵抗Ｒ4 を介して抵抗Ｒ5 に接続され
ており、抵抗Ｒ5 に電流を供給する。
に接続されており、トランジスタＱ4 がオンすることに
より抵抗Ｒ5 の電流が供給される。また、トランジスタ
Ｑ5のエミッタは抵抗Ｒ4 を介して抵抗Ｒ5 に接続され
ており、抵抗Ｒ5 に電流を供給する。
【００２５】以上により、抵抗Ｒ5 に電流が供給され、
抵抗Ｒ5 の両端に基準電圧Ｖref が発生する。基準電圧
Ｖref は基準電圧出力端子Ｔvrefから出力される。ま
た、トランジスタＱ7 のコレクタ及びベースは、トラン
ジスタＱ8 ，Ｑ9 のベースに接続されており、トランジ
スタＱ8 ，Ｑ9 は、トランジスタＱ7 とともにカレント
ミラー回路を構成しており、トランジスタＱ7 がオンす
ることにより、トランジスタＱ8 ，Ｑ9 がオンする。ト
ランジスタＱ8 のエミッタは抵抗Ｒ6を介して接地され
ており、また、トランジスタＱ8 のコレクタは定電流源
４ａとトランジスタＱ6 のベースとの接続点に接続され
ている。このため、トランジスタＱ8 がオンすると、ト
ランジスタＱ6 のベース電位が低下する。トランジスタ
Ｑ6 はＰＮＰトランジスタであるので、ベース電位が低
下すると、オンする。
抵抗Ｒ5 の両端に基準電圧Ｖref が発生する。基準電圧
Ｖref は基準電圧出力端子Ｔvrefから出力される。ま
た、トランジスタＱ7 のコレクタ及びベースは、トラン
ジスタＱ8 ，Ｑ9 のベースに接続されており、トランジ
スタＱ8 ，Ｑ9 は、トランジスタＱ7 とともにカレント
ミラー回路を構成しており、トランジスタＱ7 がオンす
ることにより、トランジスタＱ8 ，Ｑ9 がオンする。ト
ランジスタＱ8 のエミッタは抵抗Ｒ6を介して接地され
ており、また、トランジスタＱ8 のコレクタは定電流源
４ａとトランジスタＱ6 のベースとの接続点に接続され
ている。このため、トランジスタＱ8 がオンすると、ト
ランジスタＱ6 のベース電位が低下する。トランジスタ
Ｑ6 はＰＮＰトランジスタであるので、ベース電位が低
下すると、オンする。
【００２６】また、トランジスタＱ9 は、コレクタ−エ
ミッタ間がダイオードＤ2 に並列に接続されており、ト
ランジスタＱ7 がオンしたときにオンし、トランジスタ
Ｑ10のベース電位を低下させ、トランジスタＱ10をオフ
させる。以上により基準電圧回路部２及び制御回路部４
が起動される。
ミッタ間がダイオードＤ2 に並列に接続されており、ト
ランジスタＱ7 がオンしたときにオンし、トランジスタ
Ｑ10のベース電位を低下させ、トランジスタＱ10をオフ
させる。以上により基準電圧回路部２及び制御回路部４
が起動される。
【００２７】ここで、例えば、電源電圧Ｖccが上昇する
と、トランジスタＱ4 ，Ｑ5 のコレクタ電流が増加す
る。トランジスタＱ4 ，Ｑ5 のコレクタ電流が増加する
と、抵抗Ｒ5 に供給される電流が増加し、出力基準電圧
Ｖref が上昇する。このとき、抵抗Ｒ2 ，Ｒ3 の接続点
の電位も上昇するので、トランジスタＱ3のコレクタ電
流が低下する。トランジスタＱ3 のコレクタ電流が低下
すると、トランジスタＱ1 ，Ｑ2 のベース電位が低下す
る。
と、トランジスタＱ4 ，Ｑ5 のコレクタ電流が増加す
る。トランジスタＱ4 ，Ｑ5 のコレクタ電流が増加する
と、抵抗Ｒ5 に供給される電流が増加し、出力基準電圧
Ｖref が上昇する。このとき、抵抗Ｒ2 ，Ｒ3 の接続点
の電位も上昇するので、トランジスタＱ3のコレクタ電
流が低下する。トランジスタＱ3 のコレクタ電流が低下
すると、トランジスタＱ1 ，Ｑ2 のベース電位が低下す
る。
【００２８】トランジスタＱ1 のベース電位が低下する
と、トランジスタＱ1 のコレクタ電流が増加する。トラ
ンジスタＱ1 のコレクタ電流が増加すると、トランジス
タＱ7 のベース電位が上昇する。トランジスタＱ7 のベ
ース電位が上昇すると、トランジスタＱ8 のコレクタ電
流が増加し、トランジスタＱ6 のベース電位を低下させ
る。トランジスタＱ6 はベース電位が低下すると、エミ
ッタ電流を増加させる。トランジスタＱ6 のエミッタ電
流が増加すると、トランジスタＱ4 ，Ｑ5 のベース電位
が低下し、トランジスタＱ4 ，Ｑ5 のエミッタ電流が低
下する。このため、抵抗Ｒ5 に供給される電流が低下
し、基準電圧Ｖref が低下する。
と、トランジスタＱ1 のコレクタ電流が増加する。トラ
ンジスタＱ1 のコレクタ電流が増加すると、トランジス
タＱ7 のベース電位が上昇する。トランジスタＱ7 のベ
ース電位が上昇すると、トランジスタＱ8 のコレクタ電
流が増加し、トランジスタＱ6 のベース電位を低下させ
る。トランジスタＱ6 はベース電位が低下すると、エミ
ッタ電流を増加させる。トランジスタＱ6 のエミッタ電
流が増加すると、トランジスタＱ4 ，Ｑ5 のベース電位
が低下し、トランジスタＱ4 ，Ｑ5 のエミッタ電流が低
下する。このため、抵抗Ｒ5 に供給される電流が低下
し、基準電圧Ｖref が低下する。
【００２９】また、電源電圧Ｖccが低下し、トランジス
タＱ4 ，Ｑ5 のコレクタ電流が減少すると、抵抗Ｒ5 に
供給される電流が減少し、出力基準電圧Ｖref が低減す
る。このとき、抵抗Ｒ2 ，Ｒ3 の接続点の電位も減少す
る。抵抗Ｒ2 ，Ｒ3 の接続点の電位が減少すると、トラ
ンジスタＱ3 のコレクタ電流が増加する。
タＱ4 ，Ｑ5 のコレクタ電流が減少すると、抵抗Ｒ5 に
供給される電流が減少し、出力基準電圧Ｖref が低減す
る。このとき、抵抗Ｒ2 ，Ｒ3 の接続点の電位も減少す
る。抵抗Ｒ2 ，Ｒ3 の接続点の電位が減少すると、トラ
ンジスタＱ3 のコレクタ電流が増加する。
【００３０】トランジスタＱ3 のコレクタ電流が増加す
ると、トランジスタＱ1 ，Ｑ2 のベース電位が上昇す
る。トランジスタＱ1 のベース電位が上昇すると、トラ
ンジスタＱ1 のコレクタ電流が減少する。トランジスタ
Ｑ1 のコレクタ電流が減少すると、トランジスタＱ7 の
ベース電位が低下する。
ると、トランジスタＱ1 ，Ｑ2 のベース電位が上昇す
る。トランジスタＱ1 のベース電位が上昇すると、トラ
ンジスタＱ1 のコレクタ電流が減少する。トランジスタ
Ｑ1 のコレクタ電流が減少すると、トランジスタＱ7 の
ベース電位が低下する。
【００３１】トランジスタＱ7 のベース電位が低下する
と、トランジスタＱ8 のコレクタ電流が減少し、トラン
ジスタＱ6 のベース電位を上昇させる。トランジスタＱ
6 はベース電位が上昇すると、エミッタ電流を減少させ
る。トランジスタＱ6 のエミッタ電流が減少すると、ト
ランジスタＱ4 ，Ｑ5 のベース電位が上昇し、トランジ
スタＱ4 ，Ｑ5 のエミッタ電流が増加する。このため、
抵抗Ｒ5 に供給される電流が増加し、基準電圧Ｖref が
上昇する。
と、トランジスタＱ8 のコレクタ電流が減少し、トラン
ジスタＱ6 のベース電位を上昇させる。トランジスタＱ
6 はベース電位が上昇すると、エミッタ電流を減少させ
る。トランジスタＱ6 のエミッタ電流が減少すると、ト
ランジスタＱ4 ，Ｑ5 のベース電位が上昇し、トランジ
スタＱ4 ，Ｑ5 のエミッタ電流が増加する。このため、
抵抗Ｒ5 に供給される電流が増加し、基準電圧Ｖref が
上昇する。
【００３２】以上、動作を繰り返して、基準電圧Ｖref
が所定のレベル（例えば、１〔Ｖ〕）に保持される。上
記回路構成の定電圧回路１では、基準電圧回路部２の抵
抗Ｒ1 ，Ｒ2 ，Ｒ3，Ｒ4 、トランジスタＱ1 ，Ｑ2 ，
Ｑ3 ，Ｑ4 で生成された定電流が全て基準電圧を発生す
るための抵抗Ｒ5 に供給され、基準電圧を発生し、基準
電圧の制御は抵抗Ｒ5 に供給する電流を一定に制御する
ことにより行われるため、接地に流れる電流を一定に保
持でき、無効な電流を増加させることがない。
が所定のレベル（例えば、１〔Ｖ〕）に保持される。上
記回路構成の定電圧回路１では、基準電圧回路部２の抵
抗Ｒ1 ，Ｒ2 ，Ｒ3，Ｒ4 、トランジスタＱ1 ，Ｑ2 ，
Ｑ3 ，Ｑ4 で生成された定電流が全て基準電圧を発生す
るための抵抗Ｒ5 に供給され、基準電圧を発生し、基準
電圧の制御は抵抗Ｒ5 に供給する電流を一定に制御する
ことにより行われるため、接地に流れる電流を一定に保
持でき、無効な電流を増加させることがない。
【００３３】図３に本発明の一実施例の電源電圧に対す
る無効電流の特性図を示す。図３に示すように本実施例
によれば、抵抗Ｒ5 に流れる電流が一定になるように制
御が行われるので、電源電圧が上昇しても無効電流は一
定に保持され、無効電流が増加することはない。
る無効電流の特性図を示す。図３に示すように本実施例
によれば、抵抗Ｒ5 に流れる電流が一定になるように制
御が行われるので、電源電圧が上昇しても無効電流は一
定に保持され、無効電流が増加することはない。
【００３４】なお、基準電圧回路部２では温度補償も行
っている。基準電圧回路部２の温度補償動作について図
面とともに説明する。図２に本発明の一実施例の基準電
圧回路部の回路構成図を示す。図２において抵抗Ｒ2 、
Ｒ3 に電源電圧Ｖccから流れる電流をＩs 、トランジス
タＱ2 のエミッタ電流をＩ12、トランジスタＱ3 のエミ
ッタ電流をＩ13、トランジスタＱ4 のコレクタ電流をＩ
14、トランジスタＱ5 のコレクタ電流をＩ15とし、抵抗
Ｒ5 の両端に発生する電圧を基準電圧Ｖref とする。
っている。基準電圧回路部２の温度補償動作について図
面とともに説明する。図２に本発明の一実施例の基準電
圧回路部の回路構成図を示す。図２において抵抗Ｒ2 、
Ｒ3 に電源電圧Ｖccから流れる電流をＩs 、トランジス
タＱ2 のエミッタ電流をＩ12、トランジスタＱ3 のエミ
ッタ電流をＩ13、トランジスタＱ4 のコレクタ電流をＩ
14、トランジスタＱ5 のコレクタ電流をＩ15とし、抵抗
Ｒ5 の両端に発生する電圧を基準電圧Ｖref とする。
【００３５】図２において、抵抗Ｒ5 にはトランジスタ
Ｑ4 ，Ｑ5 から電流Ｉ14、Ｉ15が供給される。したがっ
て、抵抗Ｒ5 に発生する基準電圧Ｖref は、 Ｖref ＝Ｒ5 ×（Ｉ14＋Ｉ15） ・・・（１） で表される。
Ｑ4 ，Ｑ5 から電流Ｉ14、Ｉ15が供給される。したがっ
て、抵抗Ｒ5 に発生する基準電圧Ｖref は、 Ｖref ＝Ｒ5 ×（Ｉ14＋Ｉ15） ・・・（１） で表される。
【００３６】ここで、トランジスタＱ2 のベース−エミ
ッタ間電圧をＶBEQ2、トランジスタＱ3 のベース−エミ
ッタ間電圧をＶBEQ3とし、トランジスタＱ2 ，Ｑ3 、抵
抗Ｒ1 ，Ｒ2 ，Ｒ3 からなる回路について考えてみる
と、 ＶBEQ2＋Ｒ1 Ｉ12＝ＶBEQ3＋（Ｒ3 ／Ｒ2 ）ＶBEQ3 ・・・（２） が成り立つことがわかる。
ッタ間電圧をＶBEQ2、トランジスタＱ3 のベース−エミ
ッタ間電圧をＶBEQ3とし、トランジスタＱ2 ，Ｑ3 、抵
抗Ｒ1 ，Ｒ2 ，Ｒ3 からなる回路について考えてみる
と、 ＶBEQ2＋Ｒ1 Ｉ12＝ＶBEQ3＋（Ｒ3 ／Ｒ2 ）ＶBEQ3 ・・・（２） が成り立つことがわかる。
【００３７】式（２）から抵抗Ｒ1 に発生する電圧ＶR1
＝Ｒ1 Ｉ12は、 ＶR1＝Ｒ1 Ｉ12＝ＶBEQ3−ＶBEQ2＋（Ｒ3 ／Ｒ2 ）ＶBEQ3 ・・・（３） で表せる。ここで、トランジスタのベース−エミッタ間
電圧ＶBEは、一般に次の式で表せる。
＝Ｒ1 Ｉ12は、 ＶR1＝Ｒ1 Ｉ12＝ＶBEQ3−ＶBEQ2＋（Ｒ3 ／Ｒ2 ）ＶBEQ3 ・・・（３） で表せる。ここで、トランジスタのベース−エミッタ間
電圧ＶBEは、一般に次の式で表せる。
【００３８】
【数１】
【００３９】ここで、ｋ；ボルツマン定数、Ｔ；絶対温
度、ｑ；電荷、Ａ；接合面積、Ｉ；ベース−エミッタ間
電流である。式（４）により式（３）を書き換えると式
（３）は、
度、ｑ；電荷、Ａ；接合面積、Ｉ；ベース−エミッタ間
電流である。式（４）により式（３）を書き換えると式
（３）は、
【００４０】
【数２】
【００４１】で表せる。また、トランジスタＱ4 のベー
ス−エミッタ間電圧をＶBEQ4、トランジスタＱ5 のベー
ス−エミッタ間電圧をＶBEQ5とし、トランジスタＱ4 ，
Ｑ5 、抵抗Ｒ4からなる回路について考えてみると、 ＶBEQ4＝ＶBEQ5＋Ｉ15Ｒ4 ・・・（６） が成り立つことがわかる。
ス−エミッタ間電圧をＶBEQ4、トランジスタＱ5 のベー
ス−エミッタ間電圧をＶBEQ5とし、トランジスタＱ4 ，
Ｑ5 、抵抗Ｒ4からなる回路について考えてみると、 ＶBEQ4＝ＶBEQ5＋Ｉ15Ｒ4 ・・・（６） が成り立つことがわかる。
【００４２】式（６）から抵抗Ｒ4 に発生する電圧ＶR4
＝Ｉ15Ｒ4 は、 ＶR4＝Ｉ15Ｒ4 ＝ＶBEQ4−ＶBEQ5 ・・・（７） で表される。式（７）を式（４）で書き換えてみると、
＝Ｉ15Ｒ4 は、 ＶR4＝Ｉ15Ｒ4 ＝ＶBEQ4−ＶBEQ5 ・・・（７） で表される。式（７）を式（４）で書き換えてみると、
【００４３】
【数３】
【００４４】で表せる。式（８）において、トランジス
タＱ2 ，Ｑ4 の電流増幅率ｈFEが十分に大きいと考える
と、Ｉ12＝Ｉ14となる。したがって、式（８）は、
タＱ2 ，Ｑ4 の電流増幅率ｈFEが十分に大きいと考える
と、Ｉ12＝Ｉ14となる。したがって、式（８）は、
【００４５】
【数４】
【００４６】となる。また、式（１）からＶref ＝Ｒ5
×（Ｉ14＋Ｉ15）は、 Ｖref ＝Ｒ5 ×（Ｉ12＋Ｉ15） ・・・（１０） で表せる。
×（Ｉ14＋Ｉ15）は、 Ｖref ＝Ｒ5 ×（Ｉ12＋Ｉ15） ・・・（１０） で表せる。
【００４７】ここで、電流Ｉ12は式（５）から
【００４８】
【数５】
【００４９】で表せる。また、電流Ｉ15は式（９）から
【００５０】
【数６】
【００５１】で表せる。式（１１）、（１２）を式（１
０）に代入すると、基準電圧Ｖref は、
０）に代入すると、基準電圧Ｖref は、
【００５２】
【数７】
【００５３】で表せる。式（１３）を温度Ｔで微分する
と、
と、
【００５４】
【数８】
【００５５】となる。式（１４）において、第２項の
【００５６】
【数９】
【００５７】は負の温度係数を持つ。そこで、第１項の
【００５８】
【数１０】
【００５９】の抵抗Ｒ1 ，Ｒ4 ，Ｒ5 、接合面積Ａ2 ，
Ａ3 ，Ａ4 ，Ａ5 を適切に設定し、式（１４）を「０」
に設定する。以上により、温度によらず出力基準電圧Ｖ
ref が変化しないように構成できる。
Ａ3 ，Ａ4 ，Ａ5 を適切に設定し、式（１４）を「０」
に設定する。以上により、温度によらず出力基準電圧Ｖ
ref が変化しないように構成できる。
【００６０】本実施例によれば、抵抗Ｒ1 ，Ｒ2 ，Ｒ3
，Ｒ4 、トランジスタＱ2 ，Ｑ3 ，Ｑ4 ，Ｑ5 により
生成された定電流が全て抵抗Ｒ5 を供給され、抵抗Ｒ5
での電圧降下を利用して基準電圧Ｖref を発生するの
で、基準電圧回路部２での無効電流の発生を低減でき
る。
，Ｒ4 、トランジスタＱ2 ，Ｑ3 ，Ｑ4 ，Ｑ5 により
生成された定電流が全て抵抗Ｒ5 を供給され、抵抗Ｒ5
での電圧降下を利用して基準電圧Ｖref を発生するの
で、基準電圧回路部２での無効電流の発生を低減でき
る。
【００６１】また、スタートアップ回路３、及び、制御
回路部４では、定電流源により必要最小限の電流が供給
され、駆動されるので、無効電流の発生を必要最小限に
低減できる。さらに、基準電圧回路部２では温度補償が
行われ、温度に応じた出力基準電圧の変動を防止でき
る。
回路部４では、定電流源により必要最小限の電流が供給
され、駆動されるので、無効電流の発生を必要最小限に
低減できる。さらに、基準電圧回路部２では温度補償が
行われ、温度に応じた出力基準電圧の変動を防止でき
る。
【００６２】
【発明の効果】上述の如く、本発明の請求項１によれ
ば、制御手段により定電流手段で発生される定電流を制
御し、電圧発生手段に供給する電流を制御することによ
り、電圧発生手段で定電圧を発生するため、電圧発生手
段には定電圧を発生させるために常に一定の電流が供給
されるので、電源電圧が増加しても電圧発生手段に流れ
る電流は定電流であり、無効電流が増加することはな
く、したがって、無効電流の増加を防止できる等の特長
を有する。
ば、制御手段により定電流手段で発生される定電流を制
御し、電圧発生手段に供給する電流を制御することによ
り、電圧発生手段で定電圧を発生するため、電圧発生手
段には定電圧を発生させるために常に一定の電流が供給
されるので、電源電圧が増加しても電圧発生手段に流れ
る電流は定電流であり、無効電流が増加することはな
く、したがって、無効電流の増加を防止できる等の特長
を有する。
【図１】本発明の一実施例の回路構成図である。
【図２】本発明の一実施例の基準電圧回路部の回路構成
図である。
図である。
【図３】本発明の一実施例の電源電圧に対する無効電流
の特性図である。
の特性図である。
【図４】従来の一例の回路構成図である。
【図５】従来の一例の電源電圧に対する無効電流の特性
図である。
図である。
１ 定電圧回路 ２ 基準電圧回路部 ３ スタートアップ回路 ４ 制御回路部 ３ａ、４ａ 定電流源
Claims (4)
- 【請求項１】 電源電圧に応じて定電流を生成する定電
流生成手段と、 前記定電流生成手段と固定電位との間に接続され、前記
定電流生成手段で生成された前記定電流が供給され、前
記定電流に応じて定電圧を生成する電圧発生手段と、 前記定電流生成手段で生成される前記定電流を検出し、
検出された定電流に応じて前記電圧発生手段に供給され
る定電流が一定になるように前記定電流生成手段を制御
する制御手段とを有することを特徴とする定電圧回路。 - 【請求項２】 前記定電流生成手段は、前記電源電圧に
一端が接続された第１の抵抗と、 前記第１の抵抗の他端にエミッタが接続された第１のト
ランジスタと、 前記第１のトランジスタと同じ極性のトランジスタから
なり、前記電源電圧にエミッタが接続され、ベースが前
記第１のトランジスタのベースに接続された第２のトラ
ンジスタと、 前記第２のトランジスタのエミッタとベースとの間に接
続された第２の抵抗と、 前記第２のトランジスタのベースとコレクタとの間に接
続された第３の抵抗と、 前記第１のトランジスタとは反対の極性のトランジスタ
からなり、前記第１のトランジスタのコレクタにコレク
タが接続され、該コレクタとベースとが接続され、エミ
ッタが前記電圧発生手段に接続された第３のトランジス
タと、 前記第１のトランジスタとは反対の極性のトランジスタ
からなり、前記第２のトランジスタのコレクタにコレク
タが接続され、前記第３のトランジスタのベースにベー
スが接続された第４のトランジスタと、 前記第４のトランジスタのエミッタに一端が接続され、
他端に前記電圧発生手段が接続された第４の抵抗とから
なることを特徴とする請求項１記載の定電圧回路。 - 【請求項３】 前記電圧発生手段は、抵抗からなること
を特徴とする請求項１又は２記載の定電圧回路。 - 【請求項４】 前記制御手段は、前記第１のトランジス
タと同じ極性のトランジスタから構成され、前記第１の
抵抗と前記第１のトランジスタのエミッタとの接続点に
エミッタが接続され、ベースが前記第１のトランジスタ
のベースに接続された第５のトランジスタと、 前記第５のトランジスタとは反対の極性のトランジスタ
からなり、前記第５のトランジスタのコレクタにコレク
タが接続され、ベースがコレクタと接続され、エミッタ
が接地された第６のトランジスタと、 前記電源電圧に応じて定電流を生成する定電流源と、 前記定電流源で生成された定電流がコレクタに供給さ
れ、ベースが前記第６のトランジスタに接続され、エミ
ッタが接地された第７のトランジスタと、 前記第５のトランジスタと同じ極性のトランジスタから
なり、前記定電流源と前記第７のトランジスタとの接続
点にベースが接続され、エミッタが前記第１のトランジ
スタと前記第３のトランジスタのコレクタに接続され、
エミッタが接地された第８のトランジスタとから構成さ
れたこと特徴とする請求項１乃至３のいずれか一項記載
の定電圧回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32545196A JP3525655B2 (ja) | 1996-12-05 | 1996-12-05 | 定電圧回路 |
| US08/982,648 US5994887A (en) | 1996-12-05 | 1997-12-02 | Low power consumption constant-voltage circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32545196A JP3525655B2 (ja) | 1996-12-05 | 1996-12-05 | 定電圧回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10171544A true JPH10171544A (ja) | 1998-06-26 |
| JP3525655B2 JP3525655B2 (ja) | 2004-05-10 |
Family
ID=18177018
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32545196A Expired - Lifetime JP3525655B2 (ja) | 1996-12-05 | 1996-12-05 | 定電圧回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5994887A (ja) |
| JP (1) | JP3525655B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005242450A (ja) * | 2004-02-24 | 2005-09-08 | Yasuhiro Sugimoto | 定電圧および定電流発生回路 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000261260A (ja) * | 1999-03-10 | 2000-09-22 | Mitsumi Electric Co Ltd | 電圧・電流変換回路 |
| JP3540231B2 (ja) * | 2000-01-31 | 2004-07-07 | 沖電気工業株式会社 | クランプ回路及び非接触式通信用インターフェース回路 |
| JP2004086750A (ja) * | 2002-08-28 | 2004-03-18 | Nec Micro Systems Ltd | バンドギャップ回路 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4769589A (en) * | 1987-11-04 | 1988-09-06 | Teledyne Industries, Inc. | Low-voltage, temperature compensated constant current and voltage reference circuit |
| IT1245237B (it) * | 1991-03-18 | 1994-09-13 | Sgs Thomson Microelectronics | Generatore di tensione di riferimento variabile con la temperatura con deriva termica prestabilita e funzione lineare della tensione di alimentazione |
| US5373226A (en) * | 1991-11-15 | 1994-12-13 | Nec Corporation | Constant voltage circuit formed of FETs and reference voltage generating circuit to be used therefor |
| US5349286A (en) * | 1993-06-18 | 1994-09-20 | Texas Instruments Incorporated | Compensation for low gain bipolar transistors in voltage and current reference circuits |
| JPH07106869A (ja) * | 1993-09-30 | 1995-04-21 | Nec Corp | 定電流回路 |
| US5684394A (en) * | 1994-06-28 | 1997-11-04 | Texas Instruments Incorporated | Beta helper for voltage and current reference circuits |
| KR0148732B1 (ko) * | 1995-06-22 | 1998-11-02 | 문정환 | 반도체 소자의 기준전압 발생회로 |
| US5621308A (en) * | 1996-02-29 | 1997-04-15 | Kadanka; Petr | Electrical apparatus and method for providing a reference signal |
-
1996
- 1996-12-05 JP JP32545196A patent/JP3525655B2/ja not_active Expired - Lifetime
-
1997
- 1997-12-02 US US08/982,648 patent/US5994887A/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005242450A (ja) * | 2004-02-24 | 2005-09-08 | Yasuhiro Sugimoto | 定電圧および定電流発生回路 |
| JP4517062B2 (ja) * | 2004-02-24 | 2010-08-04 | 泰博 杉本 | 定電圧発生回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5994887A (en) | 1999-11-30 |
| JP3525655B2 (ja) | 2004-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3687343B2 (ja) | 電池の充電制御回路 | |
| WO2003076886A1 (fr) | Appareil electronique avec dispositif semi-conducteur et sonde thermometrique | |
| JPH05206755A (ja) | 基準電圧発生回路 | |
| JP4397562B2 (ja) | バンドギャップリファレンス回路 | |
| JP2704245B2 (ja) | 基準電圧発生回路 | |
| JPH07104372B2 (ja) | 電圧比較回路 | |
| JP3525655B2 (ja) | 定電圧回路 | |
| JP4647130B2 (ja) | 基準電圧発生回路 | |
| JP3179444B2 (ja) | 電源監視回路 | |
| JPH10105262A (ja) | 温度変動に対する減少された感度を有する電圧制御手段 | |
| JPH08185236A (ja) | 基準電圧生成回路 | |
| US4374356A (en) | Constant voltage circuit | |
| JP2679062B2 (ja) | 定電圧発生回路 | |
| JP2900521B2 (ja) | 基準電圧発生回路 | |
| JP2602610Y2 (ja) | パワーオンリセット回路 | |
| JP2745610B2 (ja) | 低電圧基準電源回路 | |
| JPH01288911A (ja) | ＢｉＣＭＯＳ基準電圧発生器 | |
| JP3610685B2 (ja) | 電圧検出回路 | |
| JP2772962B2 (ja) | 定電圧回路およびそれを利用した直流２線式センサ | |
| JP3074036B2 (ja) | 定電圧回路 | |
| JP4224967B2 (ja) | 電流検出回路 | |
| JPH0732336B2 (ja) | スイツチング電流発生回路 | |
| JPH0686587A (ja) | ブラシレスモータの駆動装置 | |
| JPS62114014A (ja) | 定電圧電源回路 | |
| JPH08211955A (ja) | 基準電圧回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031222 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040127 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040209 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100227 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110227 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120227 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130227 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130227 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |