JP2005242450A - 定電圧および定電流発生回路 - Google Patents

定電圧および定電流発生回路 Download PDF

Info

Publication number
JP2005242450A
JP2005242450A JP2004047968A JP2004047968A JP2005242450A JP 2005242450 A JP2005242450 A JP 2005242450A JP 2004047968 A JP2004047968 A JP 2004047968A JP 2004047968 A JP2004047968 A JP 2004047968A JP 2005242450 A JP2005242450 A JP 2005242450A
Authority
JP
Japan
Prior art keywords
current
voltage
temperature coefficient
impedance element
diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004047968A
Other languages
English (en)
Other versions
JP4517062B2 (ja
Inventor
Yasuhiro Sugimoto
泰博 杉本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sugimoto Yasuhiro
Original Assignee
Sugimoto Yasuhiro
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sugimoto Yasuhiro filed Critical Sugimoto Yasuhiro
Priority to JP2004047968A priority Critical patent/JP4517062B2/ja
Publication of JP2005242450A publication Critical patent/JP2005242450A/ja
Application granted granted Critical
Publication of JP4517062B2 publication Critical patent/JP4517062B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Control Of Electrical Variables (AREA)

Abstract

【課題】 電源電圧より高い常に一定の電圧、又は低い常に一定の電圧、あるいは正の温度係数、又は負の温度係数を持つ電圧、温度係数を持たない定電流などを発生させることが可能な同一の回路構成を提供すること。
【解決手段】 電源電圧の変化には依存しない正の温度係数を持つ電流、および電源電圧の変化には依存しない負の温度係数を持つ電流とをインピーダンス素子に流して正あるいは負の温度係数を持つ電圧を発生させ、この電圧を互いに直列に接続して温度係数を持たない電圧を形成する。また、電源電圧の変化には依存しない負の温度係数を持つ電圧と正の温度係数を持つ電圧とを、互いに直列に接続して任意の温度係数を持つ電圧を発生させる回路手段を持ち、任意の温度係数を他のインピーダンス素子の温度係数と一致させることにより温度係数を持たない電流を形成する。
【選択図】 図1

Description

本発明は、出力電圧の低い降圧形DC-DCコンバータ回路に適した、低出力電圧の定電圧発生回路および定電流発生回路に関する。
従来、この種の定電圧発生回路では、例えば、非特許文献1が知られている。非特許文献1に示される定電圧発生回路では、図2に示すような回路構成が使用され、温度および電源電圧の変動によらない、常に一定の電圧が発生される。
図2において、第1のダイオード10、第2のダイオード20、インピーダンス素子(R3)30、およびA倍の差動利得を有する演算増幅器40により構成される回路は、温度の上昇に従って電流値が増加する正の温度係数を持つ電流を発生する。演算増幅器40は差動利得Aが大であれば、その2つの入力端子(+端子62および−端子61)の電圧が一致する。従って、インピーダンス素子300と320の値が等しい場合には、その中を流れる電流も等しい。ここで、この電流をIPとする。一方、ダイオード10のアノード・カソード接合面積に対し、ダイオード20のアノード・カソード接合面積はN倍に設定されている。この時、ダイオード10の両端の電圧をVBED1、ダイオード20の両端の電圧をVBED2、インピーダンス素子30の両端の電圧をvR3とすれば、vR3=VBED1−VBED2が成り立つことより、
R3=VTln(IP/IS)−VTln(IP/NIS)=VTlnN
が成り立つため、
Figure 2005242450
を得る。ただし、VT=kT/q、このVTを熱電圧と呼んでいる。k:ボルツマン定数、T:絶対温度、q:単位電荷である。
(1)式より、IPは温度に比例して変化する電流となることがわかる。温度が上昇するとその値は増加するので、正の温度係数を持つ電流である。この電流IPはダイオード10に流れるので、端子62の電圧VBED1は、非特許文献1を参照して、
Figure 2005242450
と表される。ここでVGOは、0°Kにおけるシリコンのバンドギャップ電圧の推定値であり、Eは定数、γ=4−n、nは移動度の温度係数である。ここで、IP=GTαと置けば、
Figure 2005242450
と書ける。なお、αの値は(1)式より求まり、抵抗R3が温度係数を持たない場合には、ほぼ1である。(3)式より、VBED1は負の温度係数を持つ電圧であることがわかる。
(1)式のIPは正の温度係数を持ち、(3)式のVBED1は負の温度係数を持つ電圧であるから、両者を組み合わせることで温度変化のない電圧を得られることが期待される。実際、インピーダンス素子300に流れる電流はIPであることから、図2のVREFは、
Figure 2005242450
で表される電圧となる。ただし、K=(R1/R3)lnNである。(4)式を温度Tで微分して零とおけば、VREFの温度係数が零となる条件が求まる。
この条件は、
Figure 2005242450
より
Figure 2005242450
であるから、これより、
Figure 2005242450
となることがわかる。
(6)式はT=T0において温度係数が零となるVREF電圧の温度依存性を表す式である。今、T=T0=25℃の場合、VTは約26mVであり、γ=2.8、α=1、VGO=1.205 [V] とすると、VREFは、1.252[V]と計算される。温度が変化するとVREFは、この値を極大値として変化するが、(6)式よりわかるように、温度変化をする項はVTを含んだ項であり、この値は小さい。したがってVREFとして約1.25 [V]の電圧を設定すれば、これは温度依存性を持たない電圧と言える。
なお、図2の回路では、演算増幅器40の特性が電源電圧変動の影響を受けなければ、(6)式で示したVREFの値には変化が無いものと考えられる。差動利得Aの値が十分大きければこの条件が満足される。
以上より、図2の回路は、温度および電源電圧が変動した場合においても、常に一定の電圧値を供給することが出来る定電圧発生回路の機能を持つことがわかる。
第2の従来例としては、非特許文献2に記載の回路が知られている。この定電圧発生回路では図3に示すような回路構成が使用され、温度および電源電圧の変動によらない常に一定の電圧が発生される。
ただし、図3の回路は図2の回路の変形例ということが出来る。主にCMOS素子を使うプロセスで用いられる回路である。図3の回路の動作原理は図2のものと変わらない。図3におけるIPは、上記(1)式で示されるものと同一である。また、図3におけるVREFは、上記(6)式で示されるものと同一となる。なおVREFを図3の230番端子より取り出すのであれば、インピーダンス素子320(R2)は省略出来る。ただ回路の対称性およびバランスを保つ上で有用であるので、占有面積に余裕がある場合には残しておくこともある。
図3において、PMOSトランジスタに流れる電流IPは電源電圧変動を受けない。これは、PMOSトランジスタが飽和領域で動作している場合には、ドレイン・ソース間電圧の変化はドレイン電流の値に影響しないということによるものである。図3において、電源電圧の変動により電源と端子230の電圧値が変化しても、PMOSトランジスタを流れる電流IPの値はゲート・ソース間電圧が変わらなければ変化しない。PMOSトランジスタのゲート端子は、演算増幅器40により常に端子61と端子62の電圧が一致する電流IPを発生するように制御されている。端子61と端子62の電圧はグラウンドを基準にして決定されるので電源電圧の変動とは無関係となり、温度が一定ならば電流IPは電源電圧の変化にかかわらず一定となる。
図2と図3の回路の第1の違いは、電流IPを供給しているのが、図2では演算増幅器40であるのに対し、図3ではPMOSトランジスタであることである。回路を流れる電流IPを他の回路でも利用しようとする場合があるが、この用途として図3の回路が使われるのである。
図2と図3の回路の第2の違いは、演算増幅器40の極性の違いである。図2では演算増幅器の正入力端子がダイオード10のアノードに、負入力端子が直列接続されたインピーダンス素子30とダイオード20のインピーダンス素子30側に接続されている。これに対し、図3では演算増幅器の負入力端子がダイオード10のアノードに、正入力端子が直列接続されたインピーダンス素子30とダイオード20のインピーダンス素子30側に接続されている。
図2では、演算増幅器40の出力端子から、負入力端子に帰還される負帰還信号に対し(帰還率はダイオードの等価抵抗をRonとすれば、{(R3+Ron)/ (R2+ R3+Ron)}で計算される。)、正入力端子に帰還される正帰還信号(帰還率は(Ron)/ (R1+Ron))で計算される。)が小さくなり、回路が安定に動作するように、図の構成が選ばれている。これに対し図3では、ソース接地増幅回路として動作する。PMOSトランジスタで帰還信号の極性が反転するため、演算増幅器40の入力端子の極性についてもこれを反転させて、前記同様に回路動作の安定を計っているのである。
P.R.Gray, P.J.Hurst, S.H.Lewis, and R.G.Meyer, "Analysis and Design of Analog Integrated Circuits", Fourth Edition, p.323, JOHN WILEY & SONS, INC., 2001. R.Gregolian and G.C.Temes, "Analog MOS Integrated Circuits for Signal Processing", p.559, JOHN WILEY & SONS, INC., 1986.
以上のように非特許文献1で提案されている図2および非特許文献2で提案されている図3の回路では、温度および電源電圧が変動した場合においても常に一定の電圧を発生させることが出来るが、この電圧は約1.25[V]である。この電圧より高い常に一定の電圧、又は低い常に一定の電圧、あるいは正の温度係数、又は負の温度係数を持つ電圧、温度係数を持たない定電流などを発生させるためには、この1.25[V]を基準にそれぞれを作成する必要がある。したがって個々に回路が必要となり、同一の回路構成で上記の要求を全て満足させることが出来ないので、種々の用途に対応する共通の回路ブロック(いわゆるIP)としての用途には不向きである。
そこで本発明では、1.25[V]より高い常に一定の電圧、又は低い常に一定の電圧、あるいは正の温度係数、又は負の温度係数を持つ電圧、温度係数を持たない定電流などを発生させることが可能な同一の回路構成を提供することを目的とする。
本発明の定電圧回路の第1の形態は、温度の上昇に従って電流値が増加する正の温度係数を持つ電流を発生する第1電流発生回路手段と、温度の上昇に従って電流値が減少する負の温度係数を持つ電流を発生する第2電流発生回路手段と、両電流を合成する合成回路手段とを備える。
合成回路手段は、異なるインピーダンスを持つインピーダンス素子を直列に接続して構成し、一方のインピーダンス素子に前記正の温度係数を持つ電流および負の温度係数を持つ電流を供給し、他方のインピーダンス素子に正の温度係数を持つ電流又は負の温度係数を持つ電流を供給し、両インピーダンス素子の両端に温度変化によらない一定電圧を発生させる。正の温度係数を持つ電流および負の温度係数を持つ電流を供給するインピーダンス素子のインピーダンス値、及び/又は第2電流発生回路手段の電流値を定めるインピーダンス素子のインピーダンス値により出力電圧を設定する。
本発明の定電圧回路の第2の形態は、温度の上昇に従って電流値が増加する正の温度係数を持つ電流を発生する第1電流発生回路手段と、第1電流発生回路手段が発生する正の温度係数を持つ電流をダイオードに供給し、かつ温度の上昇に従って電流値が減少する負の温度係数を持つ電流を発生する第2電流発生回路手段と、両電流を合成する合成回路手段とを備える。
合成回路手段は、インピーダンス素子に前記正の温度係数を持つ電流および負の温度係数を持つ電流を供給することにより当該インピーダンス素子の両端に温度変化によらない一定電圧を発生させる。インピーダンス素子のインピーダンス値及び/又は第2電流発生回路手段の電流値を定めるインピーダンス素子のインピーダンス値により出力電圧を設定する。
上記インピーダンス素子のインピーダンス値を適切に選ぶことにより、上記直列に接続されたインピーダンス素子の両端の電圧の温度係数を零とすることが出来る。
上記の定電圧発生回路において、正の温度係数を持つ電流を発生する回路手段は、非特許文献2で紹介した図3の回路と同一で、これは既知である。図3の回路は、第1のダイオードの両端の電圧と、第2のダイオードと第1のインピーダンス素子とを直列に接続した回路の両端の電圧が、常に等しくなるように演算増幅器により制御される電流源としてのMOSトランジスタを使用した回路である。このMOSトランジスタの電流は上記第1のダイオードと、上記第2のダイオードと第1のインピーダンス素子とを直列に接続した回路に流れている。この結果、第1のインピーダンス素子中を流れる電流、言い換えると演算増幅器により制御されるMOSトランジスタの電流IPは、正の温度係数を持った電流となる。
上記の定電圧発生回路において、負の温度係数を持つ電流を発生する回路手段は、上記第1のダイオード、あるいは上記第2のダイオードの両端の電圧を、演算増幅器と第1のトランジスタを用いて、第2のインピーダンス素子の両端に印加せしめたものである。ダイオードの両端の電圧は負の温度係数を持っているので、この電圧を第2のインピーダンス素子の両端に印加すると、該第2のインピーダンス中を流れる電流は、上記第1、あるいは第2のダイオードの両端の電圧を、上記第2のインピーダンス素子のインピーダンス値で除した電流であり、これは負の温度係数を持つということがわかる。
したがって、上記の回路手段により作成された、正の温度係数を持つ電流と、負の温度係数を持つ電流とを、上記電流の合成手段に加えると、温度および電源電圧の変化に依らず、常に一定の電圧を発生することが出来る。
更に、上記の定電圧発生回路を用いて、温度および電源電圧の変化に依らず、常に一定の電流を発生する定電流発生回路手段が提供される。
この定電流発生回路手段は、上記第1のダイオード、あるいは上記第2のダイオードと第1のインピーダンス素子の直列接続された回路に、更に新規の第3のインピーダンス素子を直列に接続して新たな回路を構成し、該新たな直列回路の両端の電圧を、第4のインピーダンス素子の両端に印加せしめることで実現される。この場合、新規の第3のインピーダンス素子中に流れる電流は、正の温度係数を持つ電流IPであるから、第3のインピーダンス素子の両端には正の温度係数を持つ電圧が現われる。一方、上記第1のダイオード、あるいは上記第2のダイオードと第1のインピーダンス素子の直列接続された回路の両端の電圧は、負の温度係数を持っているので、両者を直列に接続した新たな回路の両端の電圧の温度係数は、上記第3のインピーダンス素子のインピーダンス値を調整することで、正、負、あるいは零の種々の値とすることが出来る。
上記両者を直列に接続した新たな回路の両端の電圧を、演算増幅器と第2のトランジスタを用いて第4のインピーダンス素子の両端に加える。第4のインピーダンス素子は温度特性を持っているのでそのインピーダンス値は温度によって変化する。この第4のインピーダンス素子の温度係数と、上記第3のインピーダンス素子のインピーダンス値を調整することで、上記両者を直列に接続した新たな回路の両端の電圧の温度係数を調整して一致させると、上記第4のインピーダンス素子中を流れる電流は、温度に依らず一定となる。
本発明によれば、同一の回路構成で、温度および電源電圧の変動によらない1.25 [V] より高い常に一定の電圧、又は低い常に一定の電圧、あるいは電源電圧の変動にはよらないが、正の温度係数、又は負の温度係数を持つ電圧、また温度および電源電圧の変動によらない定電流などを発生させることができる。
以下、本発明の実施の形態を実施例に基づき詳細に説明する。図1は、本発明実施例を示す回路構成図である。
図1において、正の温度係数を持つ電流を発生する回路手段100は、1倍のアノード・カソード接合面積を持つ第1のダイオードD1(10)、N倍のアノード・カソード接合面積を持つ第2のダイオードD2(20)、第1のインピーダンス素子RP(30)、演算増幅器40、演算増幅器40により制御される電流源IP(41,42,43)、第3のインピーダンス素子RAD(300)により構成されている。
このうち、D1、D2及びRPは、図2および図3のD1、D2及びR3に相当している。図1における演算増幅器40の役割は、図3における演算増幅器の役割と同様で、電流源41および42の電流を制御することにより、D1または直列接続されたRPとD2に流れる電流を変化させ、演算増幅器40の2つの入力端子61および62の電位を一致させることである。端子61および62の電位が等しい場合には、(1)式を導いた時と同様に考えて、
Figure 2005242450
が成立する。この時、IPは電源電圧の影響を直接受けることはない。すなわち演算増幅器40の差動利得Aが十分大きければ、電源電圧変動の影響が端子61および62に現れることはない。以上より、回路手段100によって正の温度係数を持つ電流IPが発生される。さらに図1の回路の演算増幅器40は、電流源43を制御している。これより、電流源43にも正の温度係数を持つ電流IPが発生される。
(7)式で示される電流が流れた場合、ダイオードD1の両端には、(2)式の場合と同様に、
Figure 2005242450
の電圧が発生する。ここでVGOは、0°Kにおけるシリコンのバンドギャップ電圧の推定値であり、Eは定数、γ=4−n、nは移動度の温度係数である。
Gを定数、IP=GTαと置けば、(3)式と全く同様に、
Figure 2005242450
が成立する。VBED1は負の温度係数を持つので、回路手段200はこの負の温度係数を持つVBED1を利用することにより、負の温度係数を持った電流を発生させる。
回路手段200は、上記ダイオードD1(10)に加えて、演算増幅器101、MOSトランジスタ102、およびインピーダンス素子RN(103)より構成される。演算増幅器101とMOSトランジスタ102はバッフアの機能を果たし、演算増幅器101の差動利得Bが十分大きい場合には、ダイオードD1の両端の電圧と、インピーダンス素子RNの両端の電圧は一致する。また演算増幅器101の入力電流が零であると仮定すると、インピーダンス素子RNを流れる電流 INとMOSトランジスタ102のドレイン・ソース間を流れる電流は一致する。以上より、
Figure 2005242450
と表され、負の温度係数を持つ電流が得られる。なお、VBED1の電圧は、電源電圧の変化には依存しないので、INにおいても電源電圧変動の影響はない。
また、61番端子と62番端子の電圧は一致するため、ダイオードD1(10)の両端電圧である62番端子の代わりに61番端子の電圧を使用しても同様の機能を奏することができる。61番端子の電圧は、回路手段100における第1のインピーダンス素子RPの両端の電圧と、ダイオードD2(20)の両端の電圧を足し合わせたものである。また、回路手段200として、ダイオードD2(20)の両端電圧をインピーダンス素子RN(103)の両端に印加する構成としてもよい。
これは、インピーダンス素子RPの両端電圧は正の温度係数を持つが、この値は小さいため、ダイオードD2(20)の両端電圧の温度係数は、ほぼダイオードD1(10)の両端電圧の温度係数と等しいからである。そのため、ダイオードD2(20)の両端電圧をインピーダンス素子RN(103)の両端に印加する構成としてもインピーダンス素子RN(103)のインピーダンス値を調整すれば、ダイオードD1(10)の両端電圧をインピーダンス素子RN(103)の両端に印加する構成とほぼ同様の機能を奏することができる。
以上のように、電源電圧の変化には依存しない、正の温度係数を持つ電流IPと負の温度係数を持つ電流INが得られるので、インピーダンス素子RG1(210)とインピーダンス素子RG2(220)を直列に接続した、両電流を合成する手段により、温度および電源電圧の変化に依らない、一定の電圧VREF(240)を出力端子230に発生させることが出来る。
出力端子230の電圧VREFは、電流源43より供給される電流IPをインピーダンス素子RG1(210)およびRG2(220)に供給し、MOSトランジスタ102を流れる電流INを電流ミラー回路150により電流源152の電流としてインピーダンス素子RG2に供給した、合成の電圧として発生されるので、
Figure 2005242450
となる。ただし、
Figure 2005242450
とした。
(4)〜(6)式での議論と全く同様に、(11)式は、
Figure 2005242450
が成立する温度T0で温度係数を持たなくなる。その条件は、
Figure 2005242450
であり、この時、
Figure 2005242450
となることがわかる。この場合、IPおよびIN共に電源電圧変動の依存性はないので、VREFについても電源電圧の変化による影響はない。
(13)式より、図1におけるVREFは、図2あるいは図3におけるVREFに、RG2/RNという抵抗比の係数を掛けたものであることがわかる。したがって図1のVREFとして、RG2の値を変えることにより、従来の1.25[V] に限らず、0 [V] から電流源43が正常に動作する範囲でVccに近い値までを実現出来る。この場合、VREFの温度特性は、(13)式の中かっこの中が(6)式のものと一致しているので、従来の図2あるいは図3のものと変わらない。また(12)式の条件は、KGにおいて、RG1あるいはRPを変化させることで満足できるので、VREFと(12)式の条件は、独立で制御することが出来て都合が良い。
また、(11)式において、
Figure 2005242450
を満たすKGを選択することにより、230番端子のVREFは正の温度係数を持つ電圧とすることができる。
また、上記した例では、VREFを得る合成回路を、インピーダンス素子210とインピーダンス素子220の直列回路において、インピーダンス素子210(RG1)とインピーダンス素子220(RG2)の接続端である64番端子に負の温度係数の電流INを入力し、インピーダンス素子210の230番端子に正の温度係数の電流IPを入力した構成とし、230番端子からVREFを得ているが、他の構成としてもよい。
例えば、インピーダンス素子210とインピーダンス素子220の直列回路に代えて、インピーダンス素子220のみとし、インピーダンス素子220の64番端子に負の温度係数の電流IN及び正の温度係数の電流IPを入力する構成としてもよい。この構成によれば、VREFは(11)式においてRG1を0とすることで表すことができる。この場合においても、温度の微分係数が0となる条件を設定することができる。また、RG2/RNの抵抗比を調整することによりVREFの大きさを変更することができる。
また、インピーダンス素子210(RG1)とインピーダンス素子220(RG2)の接続端である64番端子に正の温度係数の電流IPを入力し、インピーダンス素子210の230番端子に負の温度係数の電流INを入力した構成とし、230番端子からVREFを得る構成としてもよい。この構成によれば、VREFは(11)式において電流INと電流IPとを入れ替えることで表すことができる。この場合においても、温度の微分係数が0となる条件を設定することができる。また、(11)式〜(13)式と同様の計算を行えば、[(RG1+RG2)/RN]の抵抗比を調整することによりVREFの大きさを変更することができることがわかる。
更に、図1中で、ダイオードD1(10)およびインピーダンス素子RAD(300)が直列に接続された65番端子の電圧V65は、電源電圧の変化には依らない、任意の温度係数を持った電圧とすることが出来る。ダイオードD1の両端の電圧VBED1は(9)式で、インピーダンス素子RAD中を流れる電流IPは(7)式で与えられているので、
Figure 2005242450
となる。ただし、
Figure 2005242450
である。(14)式でRADを調整してKCを変化させれば、V65として任意の温度係数を持つ電圧を作ることが出来ることがわかる。
図1では、演算増幅器301およびMOSトランジスタ302を使って、66番端子の電圧V66を、上記V65の電圧と一致させている。インピーダンス素子RC(303)は一般に温度特性を持っているが、これを
Figure 2005242450
と表す。ただし、βはインピーダンス素子RCの値の温度係数であり、RC0はT=T0における値を表している。
以上より、インピーダンス素子RC中を流れる電流、すなわち310端子の電流ICは、
Figure 2005242450
と表されるので、KCすなわちRADを調整して、
Figure 2005242450
により温度Tの係数を揃えれば、温度T=T0近傍における、インピーダンス素子RCが持つ温度係数の影響を受けない、一定の電流ICを得ることが出来る。
なお、図1では、ダイオードD1にインピーダンス素子RADを接続する構成を示しているが、インピーダンス素子RADはダイオードD1とインピーダンス素子RPの直列回路に直列接続する構成とすることもできる。これは、61番端子と62番端子の電圧が等しく、電流源41と電流源42には同じ電流IPが流れるため、いずれにインピーダンス素子RADを接続しても同様の作用効果を奏するからである。
以上のように、図1の構成によれば、温度および電源電圧の変動によらない任意の一定電圧、あるいは電源電圧の変動にはよらないが、正の温度係数、又は負の温度係数を持つ電圧、また温度および電源電圧の変動によらない定電流などを同時に発生させることができることがわかる。
次に本例の特性について述べる。図1の構成を、回路シミュレーションツールでシミュレーションした結果を示す。図1の回路の性能は、使用する演算増幅器の電圧利得に大きく依存するものと考えられるので、演算増幅器の電圧利得が無限大である理想的な場合の特性を点線で、実際の素子を用いて演算増幅器を実現した場合に標準的に得られる値、60dBの場合の特性を実線で示した。
図4は、VREFの温度特性を示している。VREFの電圧は0.5Vに、また25℃において温度係数が零となるように設定してある。この時のVccは3.6V である。温度変化が−25℃ 〜+75℃ の範囲において、VREFの変化は理想的な演算増幅器を用いた場合で約2.4mV(48ppm/℃)、電圧利得60dBの演算増幅器を用いた場合で約3.0mV(60ppm/℃)である。図4の温度特性には、わずかな非直線性が現れている。この特性が前述の非特許文献1の特性と類似であることは、(13)式からも明らかで、非直線性の原因はVTの項が残っているからである。
なお、ppmはparts per millionの略であり、1/100万の意味である。例えば、1000ppm/℃は、(1/1000)/℃=0.1%/℃を表している。
図5は、VREFの電源電圧依存特性である。25℃において電源電圧が2.4V 〜5.5Vまで変化した場合の、VREF電圧の変化を示している。この時、VREFの変化は理想的な演算増幅器を用いた場合で約2.2mV(0.71mV/V)、電圧利得60dBの演算増幅器を用いた場合で約2.0mV(0.65mV/V)である。図5の特性では、Idealの特性とGainが60dBの特性とは両者ともに電源電圧の変化に対して同一の変化を示しており、演算増幅器の電圧利得の相違は電源電圧の変化対出力電圧の特性には影響していない。つまり、演算増幅器の電圧利得の影響は現れていないことがわかる。
なお、60dBの特性に含まれる電圧値のオフセットは、有限Gainによるオペアンプに発生する入力オフセットである。
図6は、定電流ICの温度特性を表す。抵抗は−2,600ppm/℃の温度係数を持っている。電流値が 約3μAで、また25℃において温度係数が零となるように設定した。この時のVccは3.6Vである。この場合も非線形な特性が現れるが、抵抗の温度変化の大きさに比べると非常に小さい。(17)式に基づく温度係数の打消しが、効果的に行われていることがわかる。図6では、温度−25℃ 〜+75℃の範囲において、ICの変化は理想的な演算増幅器を用いた場合で約0.0021μA(70ppm/℃)、電圧利得60dBの演算増幅器を用いた場合でもほとんど変わらず、約0.022μA(73ppm/℃)である。
図7には、ICの電源電圧依存特性を示した。温度25℃において、電源電圧が2.4V〜5.5Vまで変化している。電源電圧の変化による電流値の変化はほとんど観測されないが、理想的な演算増幅器を用いた場合の電流値と、電圧利得60dBの演算増幅器を用いた場合の電流値がやや異なるのは、(16)式で示されるように、電流値そのものは抵抗の両端に加わる電圧で決まるからである。この電圧は有限Gainによるオペアンプに発生する入力オフセットの影響を受ける。
図4〜図7に示した特性により、図1の回路が、温度変化および電源電圧変動によらず、抵抗比によって決定される任意の電圧を参照電圧として供給出来ること、および抵抗の温度係数および電源電圧の変動には影響されない、抵抗の値によって定まる一定の電流を得ることが出来ることなどがわかる。
図8は、図1の構成の応用例である。図1では温度変化および電源電圧変動によらない電圧VREFは、端子230とグラウンド間に発生していたが、図8の場合は、端子230とVcc間に発生するようになっている。なお図8の回路の動作は、図1の回路と全く同様に考えられる。
図9は図1あるいは図8において、ダイオードD1あるいはD2を構成する具体的な方法を示している。図1のダイオードは、例えば図9(a)に示したように、pnpトランジスタのコレクタおよびベース端子をグラウンド端子に接続して構成すれば良い。これにより、IC上で図1の回路を具体的に構成することが出来る。また、図8でのダイオードは、例えば図9(b)に示したように、npnトランジスタのコレクタおよびベース端子をVcc端子に接続して構成すれば良い。
本発明の回路は、スイッチング・レギュレータなどの、基準電圧源あるいは基準電流源を必要とする種々の構成に適用することができる。
本発明の実施例の定電圧および定電流発生器の回路構成を示す図である。 従来例の定電圧および定電流発生器の回路構成を示す図である。 従来例の定電圧および定電流発生器の回路の他の構成例を示す図である。 本発明の実施例の定電圧および定電流発生器において出力電圧の温度特性をシミュレーションした結果の図である。 本発明の実施例の定電圧および定電流発生器において、出力電圧の電源電圧変動特性をシミュレーションした結果を示す図である。 本発明の実施例の定電圧および定電流発生器において、出力電流の温度特性をシミュレーションした結果を示す図である。 本発明の実施例の定電圧および定電流発生器において、出力電流の電源電圧変動特性をシミュレーションした結果を示す図である。 本発明の定電圧および定電流発生器において、他の実施例を示す図である。 本発明の定電圧および定電流発生器において、使用するダイオードの具体的な構成方法を示した図である。
符号の説明
1 電源(Vcc)端子
10,20 ダイオード素子
30 インピーダンス素子(RP
40 演算増幅器(A)
41,42,43 演算増幅器により制御される電流源
50 発生した正の温度係数を持つ電流
100 正の温度係数を持つ電流を発生する回路
101 演算増幅器(B)
102 NMOSトランジスタ(図1)又はPMOSトランジスタ(図8)
103 インピーダンス素子(RN
150 カレントミラー回路
151,152 カレントミラー回路中の電流源
200 負の温度係数を持つ電流を発生する回路
210,220 出力のインピーダンス素子(RG1、RG2
301 演算増幅器(C)
302 NMOSトランジスタ(図1)又はPMOSトランジスタ(図8)
303 インピーダンス素子(RC
REF(230) 出力電圧(出力電圧端子)
C(310) 出力電流(出力電流端子)
P 正の温度係数を持つ電流
N 負の温度係数を持つ電流
61,62,63,64,65,66 回路中の内部端子

Claims (5)

  1. 温度の上昇に従って電流値が増加する正の温度係数を持つ電流を発生する第1電流発生回路手段と、
    温度の上昇に従って電流値が減少する負の温度係数を持つ電流を発生する第2電流発生回路手段と、
    両電流を合成する合成回路手段とを備え、
    前記合成回路手段は、異なるインピーダンスを持つインピーダンス素子を直列に接続して構成し、一方のインピーダンス素子に前記正の温度係数を持つ電流および負の温度係数を持つ電流を供給し、他方のインピーダンス素子に正の温度係数を持つ電流又は負の温度係数を持つ電流を供給し、両インピーダンス素子の両端に温度変化によらない一定電圧を発生させ、
    前記正の温度係数を持つ電流および負の温度係数を持つ電流を供給するインピーダンス素子のインピーダンス値、
    前記両インピーダンス素子の合成のインピーダンス値、
    第2電流発生回路手段の電流値を定めるインピーダンス素子のインピーダンス値の少なくとも何れか一つのインピーダンス値により出力電圧を設定することを特徴とする定電圧発生回路。
  2. 温度の上昇に従って電流値が増加する正の温度係数を持つ電流を発生する第1電流発生回路手段と、
    前記第1電流発生回路手段が発生する正の温度係数を持つ電流をダイオードに供給し、かつ温度の上昇に従って電流値が減少する負の温度係数を持つ電流を発生する第2電流発生回路手段と、
    両電流を合成する合成回路手段とを備え、
    前記合成回路手段は、インピーダンス素子に前記正の温度係数を持つ電流および負の温度係数を持つ電流を供給することにより当該インピーダンス素子の両端に温度変化によらない一定電圧を発生させ、当該インピーダンス素子のインピーダンス値及び/又は第2電流発生回路手段の電流値を定めるインピーダンス素子のインピーダンス値により出力電圧を設定することを特徴とする定電圧発生回路。
  3. 前記第1電流発生回路手段は、差動利得増幅器と、当該差動利得増幅器の負入力端に接続する第1のダイオードと、当該差動利得増幅器の正入力端に接続する第2のダイオード及び第1のインピーダンス素子の直列回路とを含み、差動利得増幅器により第1のダイオードの両端電圧と直列回路の両端電圧とを常に等しく制御して、前記第1のダイオード及び前記直列回路に電源電圧によらない正の温度係数を持つ電流を発生させる回路であり、
    前記第2電流発生回路手段は、前記第1のダイオード、又は第2のダイオードおよび第1のインピーダンス素子の直列回路、又は第2のダイオードの両端電圧を印加する第2のインピーダンス素子を含み、当該第2のインピーダンス素子に電源電圧によらない負の温度係数を持つ電流を発生させる回路であることを特徴とする請求項1又は2に記載の定電圧発生回路。
  4. 差動利得増幅器と、当該差動利得増幅器の負入力端に接続する第1のダイオードと、当該差動利得増幅器の正入力端に接続する第2のダイオード及び第1のインピーダンス素子の直列回路とを含み、差動利得増幅器により第1のダイオードの両端電圧と直列回路の両端電圧とを常に等しく制御して、前記第1のダイオード及び前記直列回路に電源電圧によらない正の温度係数を持つ電流を発生させる第1電流発生回路手段と、
    前記第1のダイオード又は前記直列回路に直列接続する、第3のインピーダンス素子とを含み、
    前記第1のダイオード、又は前記直列回路と第3のインピーダンス素子とからなる直列接続してなる回路の両端電圧を出力する回路であり、
    前記第3のインピーダンス素子のインピーダンス値により前記両端電圧の温度係数を任意に設定することを特徴とする定電圧発生回路。
  5. 差動利得増幅器と、当該差動利得増幅器の負入力端に接続する第1のダイオードと、当該差動利得増幅器の正入力端に接続する第2のダイオード及び第1のインピーダンス素子の直列回路とを含み、差動利得増幅器により第1のダイオードの両端電圧と直列回路の両端電圧とを常に等しく制御して、前記第1のインピーダンス素子に電源電圧によらない正の温度係数を持つ電流を発生させる第1電流発生回路手段と、
    前記第1のダイオード又は前記直列回路に直列接続する第3のインピーダンス素子と、
    前記第1のダイオード、又は前記直列回路と第3のインピーダンス素子とからなる直列接続してなる回路の両端電圧を印加する第4のインピーダンス素子を含み、
    当該第4のインピーダンス素子に温度依存性を持たない定電流を発生させることを特徴とする定電流発生回路。
JP2004047968A 2004-02-24 2004-02-24 定電圧発生回路 Expired - Fee Related JP4517062B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004047968A JP4517062B2 (ja) 2004-02-24 2004-02-24 定電圧発生回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004047968A JP4517062B2 (ja) 2004-02-24 2004-02-24 定電圧発生回路

Publications (2)

Publication Number Publication Date
JP2005242450A true JP2005242450A (ja) 2005-09-08
JP4517062B2 JP4517062B2 (ja) 2010-08-04

Family

ID=35024162

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004047968A Expired - Fee Related JP4517062B2 (ja) 2004-02-24 2004-02-24 定電圧発生回路

Country Status (1)

Country Link
JP (1) JP4517062B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007157055A (ja) * 2005-12-08 2007-06-21 Elpida Memory Inc 基準電圧発生回路
JP2008071335A (ja) * 2006-09-13 2008-03-27 Hynix Semiconductor Inc バンドギャップレファレンス回路とこれを利用した温度情報出力装置
JP2009003835A (ja) * 2007-06-25 2009-01-08 Oki Electric Ind Co Ltd 基準電流発生装置
JP2009059149A (ja) * 2007-08-31 2009-03-19 Oki Electric Ind Co Ltd 基準電圧回路
WO2013140852A1 (ja) * 2012-03-22 2013-09-26 セイコーインスツル株式会社 基準電圧回路

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63234307A (ja) * 1987-03-24 1988-09-29 Toshiba Corp バイアス回路
JPH05241672A (ja) * 1992-03-02 1993-09-21 Texas Instr Japan Ltd 定電圧回路および定電流回路
JPH0830344A (ja) * 1994-07-20 1996-02-02 Matsushita Electric Ind Co Ltd 定電圧発生回路
JPH10171544A (ja) * 1996-12-05 1998-06-26 Mitsumi Electric Co Ltd 定電圧回路
JP2001166840A (ja) * 1999-12-13 2001-06-22 Hitachi Ltd 定電圧発生回路
JP2002149252A (ja) * 2000-11-07 2002-05-24 Nec Corp バンドギャップレファレンス回路
JP2005537528A (ja) * 2001-12-06 2005-12-08 スカイワークス ソリューションズ、 インコーポレイテッド 低電力バンドギャップ回路

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63234307A (ja) * 1987-03-24 1988-09-29 Toshiba Corp バイアス回路
JPH05241672A (ja) * 1992-03-02 1993-09-21 Texas Instr Japan Ltd 定電圧回路および定電流回路
JPH0830344A (ja) * 1994-07-20 1996-02-02 Matsushita Electric Ind Co Ltd 定電圧発生回路
JPH10171544A (ja) * 1996-12-05 1998-06-26 Mitsumi Electric Co Ltd 定電圧回路
JP2001166840A (ja) * 1999-12-13 2001-06-22 Hitachi Ltd 定電圧発生回路
JP2002149252A (ja) * 2000-11-07 2002-05-24 Nec Corp バンドギャップレファレンス回路
JP2005537528A (ja) * 2001-12-06 2005-12-08 スカイワークス ソリューションズ、 インコーポレイテッド 低電力バンドギャップ回路

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007157055A (ja) * 2005-12-08 2007-06-21 Elpida Memory Inc 基準電圧発生回路
JP2008071335A (ja) * 2006-09-13 2008-03-27 Hynix Semiconductor Inc バンドギャップレファレンス回路とこれを利用した温度情報出力装置
JP2009003835A (ja) * 2007-06-25 2009-01-08 Oki Electric Ind Co Ltd 基準電流発生装置
JP2009059149A (ja) * 2007-08-31 2009-03-19 Oki Electric Ind Co Ltd 基準電圧回路
WO2013140852A1 (ja) * 2012-03-22 2013-09-26 セイコーインスツル株式会社 基準電圧回路
JP2013225282A (ja) * 2012-03-22 2013-10-31 Seiko Instruments Inc 基準電圧回路
KR20140138184A (ko) * 2012-03-22 2014-12-03 세이코 인스트루 가부시키가이샤 기준 전압 회로
CN104204986A (zh) * 2012-03-22 2014-12-10 精工电子有限公司 基准电压电路
TWI570537B (zh) * 2012-03-22 2017-02-11 Sii Semiconductor Corp Reference voltage circuit
US9910452B2 (en) 2012-03-22 2018-03-06 Sii Semiconductor Corporation Reference-voltage circuit
KR101995697B1 (ko) * 2012-03-22 2019-07-03 에이블릭 가부시키가이샤 기준 전압 회로

Also Published As

Publication number Publication date
JP4517062B2 (ja) 2010-08-04

Similar Documents

Publication Publication Date Title
KR101241378B1 (ko) 기준 바이어스 발생 회로
US8154272B2 (en) Reference voltage generating apparatus and method thereof for removing temperature invariant current components from a reference current
JP4817825B2 (ja) 基準電圧発生回路
US7375504B2 (en) Reference current generator
CN108369428B (zh) 跨电阻器施加受控电压的温度补偿参考电压生成器
TW201413415A (zh) 參考電壓產生器
US10520972B2 (en) Bandgap reference circuit
TWI694321B (zh) 提供可調恆定電流之電流電路
KR20120056222A (ko) 정전류 회로 및 기준 전압 회로
KR20090127811A (ko) 전압 조정기
JP2002237731A (ja) 電圧制御型カレントソース回路及び電流制御方法
US10503197B2 (en) Current generation circuit
JPWO2008032606A1 (ja) 基準電流回路、基準電圧回路、およびスタートアップ回路
JP4517062B2 (ja) 定電圧発生回路
JP4328391B2 (ja) 電圧および電流基準回路
JP2010003115A (ja) 定電流回路
JP2009087010A (ja) 基準電圧発生回路
JP2004015423A (ja) 定電流発生回路
JP2002318626A (ja) 定電圧回路
JP2006260209A (ja) 電圧制御電圧源
JP2005234890A (ja) 定電流回路
KR20090014559A (ko) 비교기를 이용한 밴드갭 기준회로
US10658984B2 (en) Differential amplifier circuit
KR20100124381A (ko) 직접 게이트 구동 기준 전류원 회로
JP2005285019A (ja) 基準電流発生回路及び基準電圧発生回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100115

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100310

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100331

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100402

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130528

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees