CN110635025A - 纳米管随机存储器及其形成方法 - Google Patents

纳米管随机存储器及其形成方法 Download PDF

Info

Publication number
CN110635025A
CN110635025A CN201810663559.0A CN201810663559A CN110635025A CN 110635025 A CN110635025 A CN 110635025A CN 201810663559 A CN201810663559 A CN 201810663559A CN 110635025 A CN110635025 A CN 110635025A
Authority
CN
China
Prior art keywords
nanotube
electrode
oxide layer
layer
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810663559.0A
Other languages
English (en)
Other versions
CN110635025B (zh
Inventor
张云鹏
黄宇亮
平延磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201810663559.0A priority Critical patent/CN110635025B/zh
Publication of CN110635025A publication Critical patent/CN110635025A/zh
Application granted granted Critical
Publication of CN110635025B publication Critical patent/CN110635025B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes

Abstract

一种纳米管随机存储器及其形成方法，其中形成方法包括：提供基底，所述基底顶部具有氧化层，氧化层和部分基底内具有第一电极；对第一电极和氧化层顶部进行表面处理，使第一电极和氧化层顶部的粗糙度增加；进行表面处理之后，在氧化层和第一电极顶部形成纳米管材料层。所述方法能够增加纳米管材料层与第一电极和氧化层顶部的结合力。

Description

纳米管随机存储器及其形成方法
技术领域
本发明涉及存储器领域，尤其涉及一种纳米管随机存储器及其形成方法。
背景技术
随着芯片集成的器件越来越多，器件的尺寸正逐渐接近其物理极限，因此，寻找尺寸小、成本低、速度快、稳定性好的存储器件，并实现器件的高度集成化，已经成为半导体工艺所面临的关键问题。
近年来，研究人员将目光转向另一种新型材料—碳纳米管(Carbon Nanotube，CNT)，碳纳米管以其独有的电学特性成为下一代电子器件的首先材料。
然而，现有技术形成的纳米管随机存储器的性能较差。
发明内容
本发明解决的技术问题是提供一种纳米管随机存储器及其形成方法，以提高纳米管随机存储器的性能。
为解决上述技术问题，本发明提供一种纳米管随机存储器的形成方法，包括：提供基底，所述基底顶部具有氧化层，所述氧化层和部分基底内具有第一电极；对第一电极和氧化层顶部进行表面处理，使第一电极和氧化层顶部的粗糙度增加；进行表面处理之后，在氧化层和第一电极的顶部形成纳米管材料层。
可选的，所述氧化层的厚度为：50纳米～1000纳米。
可选的，所述第一电极的材料为金属；所述氧化层的材料包括氧化硅。
可选的，所述表面处理的工艺包括：溅射工艺或者等离子体工艺。
可选的，所述溅射工艺的参数包括：溅射粒子包括氩原子，能量为100瓦～450瓦，时间为5秒～200秒。
可选的，在所述溅射工艺过程中，部分所述氧化层被去除，暴露出第一电极的部分侧壁。
可选的，在所述溅射工艺过程中，所述氧化层的去除量为：3纳米～50纳米。
可选的，所述纳米管材料层的形成方法包括：在所述氧化层和第一电极顶部形成纳米管溶液；进行退火处理，使纳米管溶液内的溶剂蒸发，形成所述纳米管材料层。
可选的，所述纳米管溶液为纳米管和水的混合液。
可选的，所述纳米管为单壁纳米管或者多壁纳米管。
可选的，进行所述表面处理之后，形成纳米管溶液之前，所述形成方法还包括：对氧化层和第一电极顶部进行亲水化处理。
可选的，所述亲水化处理的参数包括：亲水剂包括酸溶液，所述酸溶液中酸和水的体积比为1:3000～1:200，时间为10秒～120秒。
可选的，所述酸溶液包括氢氟酸溶液、盐酸溶液、硫酸溶液、磷酸和硝酸中的一种或者多种组合。
可选的，形成纳米管材料层之后，所述形成方法还包括：在所述纳米管材料层顶部形成第二电极材料膜，所述第二电极材料膜表面具有掩膜层，所述掩膜层覆盖第一电极顶部、以及第一电极周围的部分第二电极材料膜；以所述掩膜层为掩膜，刻蚀所述第二电极材料膜和纳米管材料层，直至暴露出氧化层，形成纳米管层和位于纳米管层顶部的第二电极；在氧化层表面、以及纳米管层和第二电极的侧壁形成第一介质层，所述第一介质层内具有暴露出第二电极的第一开口，且所述第一开口位于第二电极顶部；在所述第一开口内形成第一金属线，所述第一金属线充满第一开口。
可选的，所述基底内具有第二金属线，所述第二金属线的顶部与第一电极的底部相接触。
相应的，本发明还提供一种纳米管随机存储器，包括：基底；位于所述基底顶部的氧化层，所述氧化层和部分基底内具有第一电极，所述第一电极和氧化层顶部的粗糙度较大；位于在氧化层和第一电极顶部的纳米管材料层。
可选的，所述氧化层顶部低于第一电极顶部；所述第一电极顶部到氧化层顶部的距离为：3纳米～50纳米。
可选的，所述纳米管材料层的材料包括：纳米管；所述纳米管为单壁纳米管或多壁纳米管。
与现有技术相比，本发明实施例的技术方案具有以下有益效果：
本发明技术方案提供的纳米管随机存储器的形成方法中，形成纳米管材料层之前，对第一电极和氧化层顶部进行表面处理，使得氧化层和第一电极顶部的粗糙度均增加，则后续纳米管材料层与氧化层和第一电极的接触面积均增大，使得纳米管材料层与氧化层和第一电极的结合力增强，则有利于防止纳米管材料层与氧化层和第一电极之间发生剥离，进而有利于提高纳米管随机存储器的性能。
进一步，所述表面处理的工艺包括溅射工艺，在溅射工艺的过程中，部分氧化层被去除，暴露出第一电极的部分侧壁，使得后续纳米管材料层还与第一电极的部分侧壁接触，则纳米管材料层与第一电极的接触面积更大，使得纳米管材料层与第一电极之间更加不易发生剥离。
进一步，所述纳米管材料层的形成方法包括：在所述氧化层和第一电极顶部形成纳米管溶液。进行所述表面处理之后，形成纳米管溶液之前，所述形成方法还包括对氧化层和第一电极顶部进行亲水化处理，使得纳米管溶液与氧化层和第一电极之间的接触角缩小，有利于进一步增大纳米管溶液与氧化层和第一电极之间的接触面积。所述纳米管溶液用于形成纳米管材料层，因此，有利于进一步增大纳米管材料层与氧化层和第一电极之间的接触面积，使得纳米管材料层与氧化层和第一电极之间的结合力更强。
附图说明
图1是一种纳米管随机存储器的结构示意图；
图2至图6是本发明纳米管随机存储器的形成方法一实施例各步骤的结构示意图。
具体实施方式
正如背景技术所述，纳米管随机存储器的性能较差。
图1是一种纳米管随机存储器的结构示意图。
请参考图1，提供基底100，所述基底100表面具有氧化层102；在所述氧化层102和部分基底100内形成第一电极101；在部分所述氧化层102和第一电极101顶部形成纳米管层103；在所述纳米管层103顶部形成第二电极104。
上述纳米管随机存储器中，所述纳米管随机存储器的工作方法包括：在所述第二电极104上加电压时，所述纳米管层103导通；在所述第一电极101上加电压时，所述纳米管层103断开。
所述氧化层102和第一电极101顶部所在的平面内，尽管所述氧化层102的面积占有比例较大，使得氧化层102与纳米管材料层103的接触面积较大，但是，氧化层102与纳米管材料层103之间的接触面积仍不够，使得纳米管材料层103与氧化层102之间的结合力较弱，则纳米管材料层103易与氧化层102发生剥离；相应的，所述第一电极101的面积占有比例较小，则所述第一电极101与纳米线材料层103的接触面积较小，使得纳米管材料层103与第一电极101的结合力较弱，则在后续工艺过程中纳米管材料层103与第一电极101易发生剥离。
综上，纳米管材料层103与第一电极101和氧化层102的结合力均较小，使得纳米管材料层103相对于第一电极101或氧化层102发生剥离或分层，使得纳米管随机存储器的性能较差。
为解决上述技术问题，本发明提供一种半导体结构的形成方法，形成纳米管材料层之前，对第一电极和氧化层顶部进行表面处理，使第一电极和氧化层顶部的粗糙度增加。所述方法能够增加纳米管材料层与第一电极和氧化层之间的结合力，防止后续工艺过程中纳米管材料层与第一电极和氧化层发生剥离。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图2至图6是本发明纳米管随机存储器的形成方法一实施例各步骤的结构示意图。
请参考图2，提供基底，所述基底顶部具有氧化层202，所述氧化层202和部分基底内具有第一电极203。
在本实施例中，所述基底包括：衬底200、位于衬底200上的第二介质层201、以及位于第二介质层201顶部的第一停止层(图中未标出)，所述第一电极203贯穿氧化层202和第一停止层。
所述衬底200的材料包括硅、锗或者硅锗。
第二介质层201的材料包括氧化硅或者氮氧化硅。
所述第二介质层201用于实现半导体器件之间的电隔离。
所述第二介质层201和衬底200之间具有第二停止层(图中未标出)，所述第二停止层的材料包括氮化硅或者氮化钛，所述第二停止层用于后续形成第二开口时作为停止层。
所述第二介质层201内还具有第二金属线250，所述第二金属线250的形成方法包括：去除部分第二介质层201，直至暴露出第二停止层，在所述第二介质层201内形成第二开口；在所述第二开口内和第二介质层201顶部形成第二金属材料层，所述第二金属材料层充满第二开口；平坦化所述第二金属材料层，直至暴露出第二介质层201顶部，在所述第二开口内形成第二金属线250。
去除部分第二介质层201的工艺包括干法刻蚀工艺和湿法刻蚀工艺中的一种或者两种组合。
所述第二金属材料层的材料为金属，所述第二金属材料层的形成工艺包括化学气相沉积工艺或者物理气相沉积工艺。
平坦化所述第二金属材料层的工艺包括化学机械研磨工艺。
所述氧化层202的材料包括氧化硅，所述氧化层202的厚度为：50纳米～1000纳米。
所述第一电极203的形成方法包括：形成贯穿氧化层202的初始第三开口；去除初始第三开口底部的第一停止层，在所述氧化层202和第一停止层内形成第三开口；在所述第三开口内形成第一电极203，所述第一电极203充满第三开口。
所述初始第三开口的形成工艺包括干法刻蚀工艺和湿法刻蚀工艺中的一种或者两种组合。
去除初始第三开口底部的第一停止层的工艺包括干法刻蚀工艺和湿法刻蚀工艺中的一种或者两种组合。
在本实施例中，所述第一电极203的材料为金属，所述氧化层202的材料为氧化硅，则所述氧化层202的硬度小于第一电极203的硬度。
在本实施例中，所述第一电极203顶部和氧化层202顶部齐平。
在其他实施例中，所述第一电极顶部高于或者低于氧化层202顶部。
请参考图3，对第一电极203和氧化层202顶部进行表面处理，使得第一电极203和氧化层202顶部的粗糙度增加。
所述表面处理使得第一电极203和氧化层202顶部的粗糙度增加，使得第一电极203和氧化层202与后续纳米管材料层之间的接触面积增大，有利于增大第一电极203和氧化层202与纳米管材料层之间的结合力，使得在后续工艺过程中，所述纳米管材料层与第一电极203和氧化层202之间不易剥离，有利于提高纳米管随机存储器的性能。
在本实施例中，所述表面处理的工艺为溅射处理。在其他实施例中，所述表面处理的工艺包括等离子工艺。
在本实施例中，所述溅射工艺的参数包括：溅射离子包括氩原子，能量为100瓦～450瓦，时间为5秒～200秒。
选择所述能量范围的意义在于：若所述能量小于100瓦，为了达到最终的溅射效果，使得溅射时间过长，不利于提高溅射效率；若能量大于450瓦，为了达到同样的溅射结果，使得溅射时间过短，则溅射工艺控制难度较大。
在本实施例中，由于第一电极203的硬度大于氧化层202的硬度，使得所述溅射工艺对第一电极203的去除量小于氧化层202的去除量。具体的，在溅射处理过程中，所述氧化层202的去除量为：3纳米～50纳米。而溅射工艺之前，所述第一电极203顶部和氧化层202顶部齐平，则溅射工艺后，第一电极203的部分侧壁被暴露出，使得后续纳米管材料层不仅与第一电极203顶部接触，还与第一电极203的部分侧壁接触，使得纳米管材料层与第一电极203的接触面积更大，因此，有利于提高纳米管材料管与第一电极203之间的结合力，则后续工艺过程中，纳米管材料层与第一电极203不易发生剥离，有利于提高纳米管随机存储器的性能。
进行所述表面处理之后，所述形成方法包括：在所述氧化层202和第一电极203顶部形成纳米管材料层。所述纳米管材料层的形成方法包括：在所述氧化层202和第一电极203顶部形成纳米管溶液；进行退火处理，使纳米管溶液内的溶剂蒸发，形成所述纳米管材料层。
进行表面处理之后，形成所述纳米管溶液之前，所述形成方法还包括：对氧化层202和第一电极203顶部进行亲水化处理。具体请参考图4。
请参考图4，进行所述表面处理之后，对氧化层202和第一电极203顶部进行亲水化处理，使氧化层202和第一电极203顶部亲水。
在本实施例中，对氧化层202第一电极203顶部进行亲水化处理，使氧化层202和第一电极203顶部亲水。
在其他实施例中，不进行所述亲水化处理。
在本实施例中，形成所述纳米管溶液之前，对氧化层202和第一电极203顶部进行亲水化处理，使得氧化层202和第一电极203顶部亲水，则氧化层202和第一电极203与后续纳米管溶液的接触面积进一步较大，所述纳米管溶液用于后续形成纳米管材料层，则所述氧化层202和第一电极203与纳米管材料层的接触面积较大，使得氧化层202和第一电极203与纳米管材料层的结合力较强，则在后续工艺过程中，氧化层202和第一电极203与纳米管材料层更加不易发生剥离，有利于提高纳米管随机存储器的性能。
所述亲水化处理的工艺参数包括：亲水剂包括酸，所述酸溶液中酸和水的体积比为1:3000～1:200，时间为10秒～120秒。
所述酸溶液包括氢氟酸溶液、盐酸溶液、硫酸溶液、磷酸和硝酸中的一种或者多种组合。
选择所述酸溶液中酸和水的体积比的意义在于：若所述酸溶液的浓度小于1:3000，使得氧化层202和第一电极203顶部的亲水性还不够，使得氧化层202和第一电极203和后续的纳米管溶液的接触面积仍较小，所述纳米管溶液用于后续形成纳米管材料层，则所述氧化层203和第一电极203与纳米管材料层之间的接触面积仍较小，使得氧化层202和第一电极203和纳米管材料层之间的结合力不够，则在后续工艺过程中氧化层202和第一电极203和纳米管材料层易发生剥离；若所述酸溶液的浓度大于1:200，所述酸溶液将刻蚀氧化层202，使得氧化层202的厚度减薄，则氧化层202到第一电极203顶部的高度差较大，使得后续在氧化层202和第一电极203表面形成的纳米管材料层204的均匀性较差。
请参考5，进行所述亲水化处理之后，在氧化层202和第一电极203顶部形成纳米管材料层204和位于纳米管材料层204顶部的第二电极材料层205，所述第二电极材料层205顶部具有掩膜层206，所述掩膜层206覆盖第一电极203顶部、以及第一电极203周围的部分第二电极材料层205。
所述纳米管材料层的形成方法包括：在所述氧化层202和第一电极203顶部形成纳米管溶液；进行退火处理，使纳米管溶液内的溶剂蒸发，形成所述纳米管材料层。
所述纳米管溶液为碳纳米管和水的混合液。所述纳米管为单壁纳米管或者多壁纳米管。
形成纳米管材料层204之前，对第一电极203和氧化层202顶部进行溅射处理，使得第一电极203和氧化层202顶部的粗糙度增大，则所述纳米管材料层204与第一电极203和氧化层202的接触面积较大，使得纳米管材料层204与第一电极203和氧化层202的结合力较强，则在后续工艺过程中，纳米管材料层204与第一电极203和氧化层202不易发生剥离，有利于提高纳米管随机存储器的性能。
并且，进行所述溅射处理之后，形成纳米管溶液之前，对第一电极203和氧化层202顶部进行亲水化处理，使得第一电极203和氧化层202顶部亲水，则纳米管溶液与第一电极203和氧化层202的接触面积进一步增大，所述纳米管溶液用于形成纳米管材料层204，则所述纳米管材料层204与第一电极203和氧化层202的接触面积较大，则纳米管材料层204与第一电极203和氧化层202的结合力更强，使得在后续工艺过程中，纳米管材料层204与第一电极203和氧化层202更加不易发生分离，有利于进一步提高纳米管随机存储器的性能。
第二电极材料层205的材料为金属，所述第二电极材料层205用于后续形成第二电极。
所述掩膜层206的材料包括氮化硅或者氮化钛，所述掩膜层206作为后续形成纳米管层和第二电极的掩膜。
请参考图6，以所述掩膜层206(见图5)为掩膜，刻蚀所述第二电极材料层205(见图5)和纳米管材料层204(见图5)，形成纳米管层207和位于纳米管层207顶部的第二电极208。
以所述掩膜层206为掩膜，刻蚀所述第二电极材料层205和纳米管材料层204的工艺包括干法刻蚀工艺和湿法刻蚀工艺中的一种或者两种组合。
所述纳米管层207的材料为纳米管，所述第二电极208的材料为金属。
在形成纳米管207和第二电极208的过程中，所述纳米管层207与氧化层202和第一电极203的结合力较强，使得纳米管层207与氧化层202和第一电极203不易发生剥离，有利于提高纳米管随机存储器的性能。
形成纳米管层207和第二电极208之后，所述形成方法还包括：去除所述掩膜层208。
去除所述掩膜层206的工艺包括干法刻蚀工艺和湿法刻蚀工艺中的一种或者两种组合。
去除所述掩膜层206之后，所述形成方法还包括：在氧化层202表面、以及纳米管层207和第二电极208的侧壁形成第一介质层，所述第一介质层内具有暴露出第二电极208顶部的第一开口，且所述第一开口位于第二电极208顶部；在所述第一开口内形成第一金属线，所述第一金属线充满第一开口。
相应的，本发明还提供一种纳米管随机存储器，请继续参考图5，包括：
基底；
位于所述基底顶部的氧化层202，所述氧化层202和部分基底内具有第一电极203，且第一电极203和氧化层202顶部的粗糙度较大；
位于在氧化层202和第一电极203顶部的纳米管材料层204。
所述氧化层202顶部低于第一电极203顶部；所述第一电极203顶部到氧化层202顶部的距离为：3纳米～50纳米。
所述纳米管材料层204的材料包括：纳米管；所述纳米管为单壁纳米管或多壁纳米管。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (18)

1.一种纳米管随机存储器的形成方法，其特征在于，包括：
提供基底，所述基底顶部具有氧化层，所述氧化层和部分基底内具有第一电极；
对第一电极和氧化层顶部进行表面处理，使第一电极和氧化层顶部的粗糙度增加；
进行表面处理之后，在氧化层和第一电极顶部形成纳米管材料层。
2.如权利要求1所述的纳米管随机存储器的形成方法，其特征在于，所述氧化层的厚度为：50纳米～1000纳米。
3.如权利要求1所述的纳米管随机存储器的形成方法，其特征在于，所述第一电极的材料为金属；所述氧化层的材料包括氧化硅。
4.如权利要求1所述的纳米管随机存储器的形成方法，其特征在于，所述表面处理的工艺包括：溅射工艺或者等离子体工艺。
5.如权利要求4所述的纳米管随机存储器的形成方法，其特征在于，所述溅射工艺的参数包括：溅射粒子包括氩原子，能量为100瓦～450瓦，时间为5秒～200秒。
6.如权利要求4所述的纳米管随机存储器的形成方法，其特征在于，在所述溅射工艺过程中，部分所述氧化层被去除，暴露出第一电极的部分侧壁。
7.如权利要求6所述的纳米管随机存储器的形成方法，其特征在于，在所述溅射工艺中，所述氧化层的去除量为：3纳米～50纳米。
8.如权利要求1所述的纳米管随机存储器的形成方法，其特征在于，所述纳米管材料层的形成方法包括：在所述氧化层和第一电极顶部形成纳米管溶液；进行退火处理，使纳米管溶液内的溶剂蒸发，形成所述纳米管材料层。
9.如权利要求8所述的纳米管随机存储器的形成方法，其特征在于，所述纳米管溶液为纳米管和水的混合液。
10.如权利要求9所述的纳米管随机存储器的形成方法，其特征在于，所述纳米管为单壁纳米管或者多壁纳米管。
11.如权利要求8所述的纳米管随机存储器的形成方法，其特征在于，进行所述表面处理之后，形成纳米管溶液之前，所述形成方法还包括：对氧化层和第一电极顶部进行亲水化处理。
12.如权利要求11所述的纳米管随机存储器的形成方法，其特征在于，所述亲水化处理的参数包括：亲水剂包括酸溶液，所述酸溶液中酸和水的体积比为1:3000～1:200，时间为10秒～120秒。
13.如权利要求12所述的纳米管随机存储器的形成方法，其特征在于，所述酸溶液包括氢氟酸溶液、盐酸溶液、硫酸溶液、磷酸和硝酸中的一种或者多种组合。
14.如权利要求1所述的纳米管随机存储器的形成方法，其特征在于，形成纳米管材料层之后，所述形成方法还包括：在所述纳米管材料层顶部形成第二电极材料膜，所述第二电极材料膜表面具有掩膜层，所述掩膜层覆盖第一电极顶部、以及第一电极周围的部分第二电极材料膜；以所述掩膜层为掩膜，刻蚀所述第二电极材料膜和纳米管材料层，直至暴露出氧化层，形成纳米管层和位于纳米管层顶部的第二电极；在氧化层表面、以及纳米管层和第二电极的侧壁形成第一介质层，所述第一介质层内具有暴露出第二电极顶部的第一开口，且所述第一开口位于第二电极顶部；在所述第一开口内形成第一金属线，所述第一金属线充满第一开口。
15.如权利要求1所述的纳米管随机存储器的形成方法，其特征在于，所述基底内具有第二金属线，所述第二金属线的顶部与第一电极的底部相接触。
16.一种纳米管随机存储器，其特征在于，包括：
基底；
位于所述基底顶部的氧化层，所述氧化层和部分基底内具有第一电极，所述氧化层和第一电极顶部的粗糙度较大；
位于在氧化层和第一电极顶部的纳米管材料层。
17.如权利要求16所述的纳米管随机存储器，其特征在于，所述氧化层顶部低于第一电极顶部；所述第一电极顶部到氧化层顶部的距离为：3纳米～50纳米。
18.如权利要求16所述的含纳米管随机存储器，其特征在于，所述纳米管材料层的材料包括：纳米管；所述纳米管为单壁纳米管或多壁纳米管。
CN201810663559.0A 2018-06-25 2018-06-25 纳米管随机存储器及其形成方法 Active CN110635025B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810663559.0A CN110635025B (zh) 2018-06-25 2018-06-25 纳米管随机存储器及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810663559.0A CN110635025B (zh) 2018-06-25 2018-06-25 纳米管随机存储器及其形成方法

Publications (2)

Publication Number Publication Date
CN110635025A true CN110635025A (zh) 2019-12-31
CN110635025B CN110635025B (zh) 2023-09-22

Family

ID=68968540

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810663559.0A Active CN110635025B (zh) 2018-06-25 2018-06-25 纳米管随机存储器及其形成方法

Country Status (1)

Country Link
CN (1) CN110635025B (zh)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6955937B1 (en) * 2004-08-12 2005-10-18 Lsi Logic Corporation Carbon nanotube memory cell for integrated circuit structure with removable side spacers to permit access to memory cell and process for forming such memory cell
US6969651B1 (en) * 2004-03-26 2005-11-29 Lsi Logic Corporation Layout design and process to form nanotube cell for nanotube memory applications
US20060263289A1 (en) * 2005-05-23 2006-11-23 Samsung Electronics Co., Ltd. Metal oxide resistive memory and method of fabricating the same
US20070021293A1 (en) * 2005-07-25 2007-01-25 International Business Machines Corporation Shared gate for conventional planar device and horizontal cnt
KR100674144B1 (ko) * 2006-01-05 2007-01-29 한국과학기술원 탄소 나노 튜브를 이용한 상변화 메모리 및 이의 제조 방법
KR100713936B1 (ko) * 2006-04-14 2007-05-07 주식회사 하이닉스반도체 상변환 기억 소자 및 그의 제조방법
CN101304019A (zh) * 2007-01-12 2008-11-12 三星电子株式会社 集成电路装置及其形成方法
US20090246367A1 (en) * 2008-03-28 2009-10-01 Huotari Hannu A Methods for forming carbon nanotubes
CN101919048A (zh) * 2007-12-31 2010-12-15 桑迪士克3D有限责任公司 具有平坦化碳纳米管层的存储器单元及其制造方法
US8125824B1 (en) * 2010-09-02 2012-02-28 Lockheed Martin Corporation Nanotube random access memory (NRAM) and transistor integration
US20160071803A1 (en) * 2014-09-09 2016-03-10 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6969651B1 (en) * 2004-03-26 2005-11-29 Lsi Logic Corporation Layout design and process to form nanotube cell for nanotube memory applications
US6955937B1 (en) * 2004-08-12 2005-10-18 Lsi Logic Corporation Carbon nanotube memory cell for integrated circuit structure with removable side spacers to permit access to memory cell and process for forming such memory cell
US20060263289A1 (en) * 2005-05-23 2006-11-23 Samsung Electronics Co., Ltd. Metal oxide resistive memory and method of fabricating the same
US20070021293A1 (en) * 2005-07-25 2007-01-25 International Business Machines Corporation Shared gate for conventional planar device and horizontal cnt
KR100674144B1 (ko) * 2006-01-05 2007-01-29 한국과학기술원 탄소 나노 튜브를 이용한 상변화 메모리 및 이의 제조 방법
KR100713936B1 (ko) * 2006-04-14 2007-05-07 주식회사 하이닉스반도체 상변환 기억 소자 및 그의 제조방법
CN101304019A (zh) * 2007-01-12 2008-11-12 三星电子株式会社 集成电路装置及其形成方法
CN101919048A (zh) * 2007-12-31 2010-12-15 桑迪士克3D有限责任公司 具有平坦化碳纳米管层的存储器单元及其制造方法
US20090246367A1 (en) * 2008-03-28 2009-10-01 Huotari Hannu A Methods for forming carbon nanotubes
US8125824B1 (en) * 2010-09-02 2012-02-28 Lockheed Martin Corporation Nanotube random access memory (NRAM) and transistor integration
US20160071803A1 (en) * 2014-09-09 2016-03-10 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same

Also Published As

Publication number Publication date
CN110635025B (zh) 2023-09-22

Similar Documents

Publication Publication Date Title
CN108321079B (zh) 半导体结构及其形成方法
US8546177B2 (en) Methods of manufacturing phase-change memory device and semiconductor device
CN105336662B (zh) 半导体结构的形成方法
CN103426749A (zh) 开口的形成方法和堆叠结构
US11450562B2 (en) Method of bottom-up metallization in a recessed feature
CN110635025B (zh) 纳米管随机存储器及其形成方法
CN106033719B (zh) 半导体结构的形成方法
JP4542488B2 (ja) 半導体装置の製造方法
CN104701242B (zh) 接触孔的刻蚀方法
CN110875426B (zh) 纳米管随机存储器及其形成方法
CN102903667A (zh) 半导体器件的形成方法
CN112530857A (zh) 半导体结构及其形成方法
CN113707599A (zh) 半导体结构及其形成方法
TW200403848A (en) Method of manufacturing capacitor in semiconductor devices
CN103794550B (zh) 电互连结构的形成方法
CN102592993B (zh) 提高后栅工程金属插塞化学机械平坦化工艺均匀性的方法
CN109037147B (zh) 一种金属互联层中接触孔的制备方法
CN112349651A (zh) 半导体结构及其形成方法
TW400559B (en) A method of manufacturing the gate spacer of the semiconductor chip
KR20010064054A (ko) 웨이퍼 에지 영역 부근의 넷 다이에서 금속배선 단락을방지할 수 있는 이너 캐패시터 형성방법
KR20030055802A (ko) 듀얼 다마신 공정을 이용한 반도체 소자의 제조방법
CN113380693A (zh) 半导体结构的形成方法
CN106158724A (zh) 半导体结构的形成方法
CN113394191A (zh) 半导体结构及其形成方法
CN115602608A (zh) 半导体结构的形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant