CN103426749A - 开口的形成方法和堆叠结构 - Google Patents
开口的形成方法和堆叠结构 Download PDFInfo
- Publication number
- CN103426749A CN103426749A CN2012101493577A CN201210149357A CN103426749A CN 103426749 A CN103426749 A CN 103426749A CN 2012101493577 A CN2012101493577 A CN 2012101493577A CN 201210149357 A CN201210149357 A CN 201210149357A CN 103426749 A CN103426749 A CN 103426749A
- Authority
- CN
- China
- Prior art keywords
- layer
- tension stress
- ultralow
- hard mask
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一种开口的形成方法和堆叠结构,其中所述开口的形成方法,包括:提供基底,在所述基底上超低K介质层;在所述超低K介质层表面形成刻蚀停止层;在所述刻蚀停止层表面形成拉应力材料层;在所述拉应力材料层表面形成氮化钛金属硬掩膜层。在氮化钛金属硬掩膜层和刻蚀停止层之间形成拉应力材料层,以抵消氮化钛金属硬掩膜层产生的部分或全部压应力,使得氮化钛金属硬掩膜层和拉应力材料层双层结构的特性体现为非应力或者很小的压应力或张应力,减小或消除后续在超低K介质层中形成的开口由于应力带来的变形。
Description
技术领域
本发明涉及半导体制造领域,特别涉及一种开口的形成方法和堆叠结构。
背景技术
随着半导体集成电路技术的不断发展,半导体器件尺寸和互连结构尺寸不断减小,从而导致金属连线之间的间距在逐渐缩小,用于隔离金属连线之间的介质层也变得越来越薄,这样会导致金属连线之间可能会发生串扰。现在,通过降低金属连线层间的介质层的介电常数,可有效地降低这种串扰,因此,低K介电材料、超低K介电材料已越来越广泛地应用于互连工艺的介质层,低K介电材料的介电常数通常小于4大于等于2.2,超低K介电材料为介电常数常小于2.2。
由于空气是目前能获得的最低K值的材料(K=1.0),为了大幅的降低K值,在介质层中形成空气隙或孔洞以有效的降低介质层的K值。因此,为了能使得介电常数低于2.2,现在广泛应用的超低K介电材料为多孔材料。但是由于多孔材料的多孔性,利用多孔材料形成的介质层的机械强度较低,在进行晶片处理时容易受到损伤,例如,利用等离子体灰化工艺去除光刻胶时,所述等离子体会对暴露出的超低K介质层造成损伤。
为了减小灰化工艺对超低K介质层所造成的损伤,现有采用对超低K介质材料具有的高刻蚀选择比的氮化钛金属硬掩膜层作为刻蚀超低K介质层的掩膜,具体请参考图1~图3。
参考图1,提供基底100,在所述基底100表面形成超低K介质层101;在所述超低K介质层101表面形成氧化层102;在所述氧化层102表面形成氮化钛金属硬掩膜层103。所述氧化层102作为后续刻蚀氮化钛金属硬掩膜层103时的停止层,并作为超低K介质层101和氮化钛金属硬掩膜层103之间的隔离层。
参考图2,在所述氮化钛金属硬掩膜层103表面形成图形化的光刻胶层104,所述图形化的光刻胶层104中具有暴露氮化钛金属硬掩膜层103表面的第一开口,所述第一开口对应后续氮化钛金属硬掩膜层103待刻蚀的位置;以所述图形化的光刻胶层104为掩膜,刻蚀所述氮化钛金属硬掩膜层103,形成暴露所述氧化层102表面的第二开口105。
参考图3,去除图形化的光刻胶层103(图2所示),去除图形化的光刻胶层103时,由于氧化层102和氮化钛金属硬掩膜层103的保护,去除过程不会对超低K介质层101产生影响;以氮化钛金属硬掩膜层103为掩膜,沿第二开口105刻蚀所述氧化层102和超低K介质层101,形成第三开口106;去除氮化钛金属硬掩膜层103,在第三开口106填充满金属(图中为示出),形成金属互连结构。
但是采用氮化钛金属硬掩膜层103作为掩膜时,在形成第三开口106后,第三开口106的形状会发生变形,影响后续形成的金属互连结构的稳定性。
更多关于形成超低K介质层的工艺请参考公开号为US2008/0026203A1的美国专利文献。
发明内容
本发明解决的问题是提供一种开口的形成方法和堆叠结构,防止超低K介质层形成的开口发生变形。
为解决上述问题,本发明提供了一种开口的形成方法,包括:
提供基底,在所述基底上形成超低K介质层;
在所述超低K介质层表面形成刻蚀停止层;
在所述刻蚀停止层表面形成拉应力材料层;
在所述拉应力材料层表面形成氮化钛金属硬掩膜层;
刻蚀所述氮化钛金属硬掩膜层和拉应力材料层,形成第一开口,所述第一开口暴露刻蚀停止层表面;以所述氮化钛金属硬掩膜层和拉应力材料层为掩膜,沿第一开口刻蚀所述刻蚀停止层和超低K介质层,形成第二开口。
可选的,所述拉应力材料层的材料为氮化铝或拉应力的氮化硅。
可选的,所述钛金属硬掩膜层和拉应力材料层的总厚度为50~500埃。
可选的,所述拉应力材料层的材料为氮化铝时,所述钛金属硬掩膜层的厚度与拉应力材料层厚度的比例范围为0.7~1.7。
可选的,所述拉应力材料层的材料为拉应力的氮化硅时,所述钛金属硬掩膜层的厚度与拉应力材料层厚度的比例范围为0.8~1.5。
可选的,所述拉应力材料层的材料为拉应力的氮化硅时,所述拉应力材料层的拉应力为0~1500Mpa。
可选的,所述刻蚀停止层和超低K介质层之间还形成有碳化硅层。
可选的,所述超低K介质层和碳化硅层的形成方法为:在所述基底上形成超低K介质材料层;在所述超低K介质材料层表面形成碳化硅材料层;平坦化所述碳化硅材料层,形成碳化硅层和超低K介质层。
可选的,所述碳化硅层的厚度为10~200埃。
可选的,所述刻蚀停止层的厚度为50~500埃。
可选的,所述刻蚀停止层为无氮抗反射涂层。
本发明实施例还提供了一种堆叠结构,包括:
基底,位于基底上的超低K介质层;
位于超低K介质层表面的刻蚀停止层;
位于刻蚀停止层表面的拉应力材料层;
位于拉应力材料层表面的氮化钛金属硬掩膜层。
可选的,所述拉应力材料层的材料为氮化铝或拉应力的氮化硅。
可选的,所述钛金属硬掩膜层和拉应力材料层的总厚度为50~500埃。
可选的,所述拉应力材料层的材料为氮化铝时,所述钛金属硬掩膜层的厚度与拉应力材料层厚度的比例范围为0.7~1.7。
可选的,所述拉应力材料层的材料为拉应力的氮化硅时,所述钛金属硬掩膜层的厚度与拉应力材料层厚度的比例范围为0.8~1.5。
可选的,所述拉应力材料层的材料为拉应力的氮化硅时,所述拉应力材料层的拉应力为0~1500Mpa。
可选的,所述刻蚀停止层和超低K介质层之间还形成有碳化硅层。
可选的,所述碳化硅层的厚度为10~200埃。
可选的,所述刻蚀停止层为无氮抗反射涂层。
与现有技术相比,本发明技术方案具有以下优点:
在氮化钛金属硬掩膜层和刻蚀停止层之间形成拉应力材料层,以抵消氮化钛金属硬掩膜层产生的部分或全部压应力,使得氮化钛金属硬掩膜层和拉应力材料层双层结构的特性体现为非应力或者很小的压应力或张应力,减小或消除后续在超低K介质层中形成的开口由于应力带来的变形。
进一步,所述拉应力材料层的材料为氮化铝或拉应力的氮化硅,氮化铝或拉应力的氮化硅形成的拉应力材料层提供的拉应力的大小与氮化钛金属硬掩膜层产生的压应力的大小在等级上相当,使两者的叠层结构特性更容易表现为非应力。
更进一步,所述拉应力材料层的材料为氮化铝时,所述钛金属硬掩膜层的厚度与拉应力材料层厚度的比例范围为0.7~1.7,此时压应力和拉应力抵消的效果最佳,使得氮化钛金属硬掩膜层和拉应力材料层双层结构的特性表现为无应力,或者非常小的压应力或拉应力,从而使得后续在刻蚀停止层、碳化硅层、超低K介质层中形成的第二开口保持较好的形状。
所述拉应力材料层的材料为拉应力的氮化硅时,所述钛金属硬掩膜层的厚度与拉应力材料层厚度的比例范围为0.8~1.5,此时压应力和拉应力抵消的效果最佳,使得氮化钛金属硬掩膜层和拉应力材料层双层结构的特性表现为无应力,或者非常小的压应力或拉应力,从而使得后续在刻蚀停止层、碳化硅层、超低K介质层中形成的第二开口保持较好的形状。
附图说明
图1~图3为现有采用氮化钛金属硬掩膜层为掩膜刻蚀超低K介质层的剖面结构示意图;
图4为本发明实施例开口的形成方法的流程示意图;
图5~图10为本发明实施例开口的形成过程的剖面结构示意图。
具体实施方式
发明人在现有采用氮化钛金属硬掩膜层作为掩膜刻蚀超低K介质层时,请参考图3,在超低K介质层101中形成的第三开口106会发生扭曲变形,后续在第三开口106中填充满金属形成金属互连结构后,对金属互连结构的稳定性产生重要的影响。
发明人进一步研究发现,氮化钛金属硬掩膜层103会对与之接触的氧化层102产生水平方向的压应力,在形成第三开口106后,由于第三开口106侧壁的氧化层102和超低K介质层101接触的为空气,氮化钛金属硬掩膜层103会对氧化层102产生水平方向的压应力时,氧化层102和超低K介质层101会向第三开口106的方向产生扭曲变形,从而使第三开口106的形状发生改变。
为解决上述问题,发明人提出一种开口的形成方法和堆叠结构,其中所述开口的形成方法,包括:提供基底,在所述基底上超低K介质层;在所述超低K介质层表面形成刻蚀停止层;在所述刻蚀停止层表面形成拉应力材料层;在所述拉应力材料层表面形成氮化钛金属硬掩膜层;刻蚀所述氮化钛金属硬掩膜层和拉应力材料层,形成第一开口,所述第一开口暴露刻蚀停止层表面;以所述氮化钛金属硬掩膜层和拉应力材料层为掩膜,沿第一开口刻蚀所述刻蚀停止层和超低K介质层,形成第二开口。在氮化钛金属硬掩膜层和刻蚀停止层之间形成拉应力材料层,以抵消氮化钛金属硬掩膜层产生的部分或全部压应力,使得氮化钛金属硬掩膜层和拉应力材料层双层结构的特性体现为非应力或者很小的压应力或张应力,减小或消除后续在超低K介质层中形成的开口由于应力带来的变形。
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图对本发明的具体实施方式做详细的说明。在详述本发明实施例时,为便于说明,示意图会不依一般比例作局部放大,而且所述示意图只是示例,其在此不应限制本发明的保护范围。此外,在实际制作中应包含长度、宽度及深度的三维空间尺寸。
参考图4,图4为本发明实施例开口的形成方法的流程示意图,包括:
步骤S201,提供基底,在所述基底上形成超低K介质层;
步骤S202,在超低K介质层表面形成碳化硅层;
步骤S203,在碳化硅层表面形成刻蚀停止层;
步骤S204,在刻蚀停止层表面形成拉应力材料层;
步骤S205,在拉应力材料层表面形成氮化钛金属硬掩膜层
步骤S206,刻蚀所述氮化钛金属硬掩膜层和拉应力材料层,形成暴露刻蚀停止层表面的第一开口;
步骤S207,以所述氮化钛金属硬掩膜层和拉应力材料层为掩膜,沿所述第一开口刻蚀所述刻蚀停止层、碳化硅层、超低K介质层,形成第二开口。
图5~图10为本发明实施例开口的形成过程的剖面结构示意图。
参考图5,提供基底300,在所述基底300上形成超低K介质层301;在超低K介质层301表面形成碳化硅层302。
所述基底300为硅衬底、锗衬底、硅锗衬底、碳化硅衬底、氮化镓衬底其中的一种。所述基底300内形成有离子掺杂区、硅通孔等;所述基底300上还可以形成晶体管、电阻、电容等半导体器件。
在本发明的其他实施例中,所述基底300上还形成有一层或多层层间介质层,所述层间介质层的材料为氧化硅、低K介电材料或超低K介电材料,所述介质层中形成有金属互连线、导电插塞等半导体结构。所述超低K介质层形成在层间介质层表面。
所述超低K介质层301和碳化硅层302形成的具体过程为:在所述基底300上形成超低K介质材料层;在所述超低K介质材料层表面形成碳化硅材料层;平坦化所述碳化硅材料层,形成碳化硅层302和超低K介质层301。
所述碳化硅层302的厚度为10~200埃。
平坦化所述碳化硅材料层的工艺为化学机械研磨,本发明实施例中,在基底300上形成超低K介质材料层后,不直接对不平整的超低K介质材料层进行化学机械研磨使其平坦化,而在超低K介质材料层表面形成碳化硅材料层,然后对碳化硅材料层进行平坦化工艺,以防止平坦化超低K介质材料层时对超低K介质材料层的损害以及研磨缺陷的产生。
形成所述超低K介质材料层的工艺包括化学气相沉积工艺或溶胶—凝胶工艺。
所述超低K介质材料层的材料为二氧化硅气凝胶时,利用所述溶胶—凝胶工艺形成二氧化硅气凝胶的具体过程包括:利用化学气相沉积工艺在所述基底表面形成烷氧基硅烷,然后将所述烷氧基硅烷进行混合水解反应形成二氧化硅湿凝胶,将所述二氧化硅湿凝胶进行干燥处理,形成二氧化硅气凝胶。
参考图6,在碳化硅层302表面形成刻蚀停止层303。
所述刻蚀停止层303的形成工艺为等离子体增强型化学气相沉积工艺(PECVD)。所述等离子体增强型化学气相沉积工艺采用的气体为SiH4和CO2。
所述刻蚀停止层303的厚度为50~500埃。
所述刻蚀停止层303为无氮抗反射涂层(Nitrogen-Free Anti-ReflectiveCoating,NFARC),所述刻蚀停止层303作为后续刻蚀氮化钛金属硬掩膜层和拉应力材料层时的刻蚀停止层,所述刻蚀停止层303还可以防止超低K介质层中的氧元素透过后续拉应力材料层和氮化钛金属硬掩膜层对氮化钛金属硬掩膜层上形成的光刻胶层的毒化。
参考图7,在所述刻蚀停止层303表面形成拉应力材料层304;在拉应力材料层304表面形成氮化钛金属硬掩膜层305。
由于氮化钛金属硬掩膜层305对底层的材料层表现为压应力,当底层的材料中形成开口时,压应力会使得底层材料产生变形,从而使得底层材料中形成的开口的形状发生改变,在氮化钛金属硬掩膜层305下方形成拉应力材料层304,拉应力材料层304产生的拉应力会抵消氮化钛金属硬掩膜层305产生的部分或全部压应力,使得氮化钛金属硬掩膜层305和拉应力材料层304双层结构的特性表现为无应力,或者非常小的压应力或拉应力,从而使得后续在刻蚀停止层、碳化硅层、超低K介质层中形成的第二开口保持较好的形状。
所述拉应力材料层304的材料为氮化铝或拉应力的氮化硅,氮化铝或拉应力的氮化硅形成的拉应力材料层304提供的拉应力的大小与氮化钛金属硬掩膜层305产生的压应力的大小在等级上相当,使两者的叠层结构特性更容易表现为非应力。
所述氮化钛金属硬掩膜层305和拉应力材料层304的总厚度为50~500埃。
所述拉应力材料层304的材料为氮化铝时,所述钛金属硬掩膜层305的厚度与拉应力材料层304厚度的比例范围为0.7~1.7,较佳的所述钛金属硬掩膜层305的厚度与拉应力材料层304厚度的比例范围为0.8~1.2,比如两者的比例可以为:0.8、0.9、1.0、1.1、1.2,此时压应力和拉应力抵消的效果最佳,使得氮化钛金属硬掩膜层305和拉应力材料层304双层结构的特性表现为无应力,或者非常小的压应力或拉应力,从而使得后续在刻蚀停止层、碳化硅层、超低K介质层中形成的第二开口保持较好的形状。
所述拉应力材料层304的材料为拉应力的氮化硅时,所述钛金属硬掩膜层305的厚度与拉应力材料层厚度304的比例范围为0.8~1.5,较佳的所述钛金属硬掩膜层305的厚度与拉应力材料层厚度304的比例范围为0.9~1.3,比如两者的比例可以为:0.9、1.0、1.1、1.2、1.3,此时压应力和拉应力抵消的效果最佳,使得氮化钛金属硬掩膜层305和拉应力材料层304双层结构的特性表现为无应力,或者非常小的压应力或拉应力,从而使得后续在刻蚀停止层、碳化硅层、超低K介质层中形成的第二开口保持较好的形状。
所述拉应力材料层304的材料为拉应力的氮化硅时,所述拉应力材料层的拉应力为0~1500Mpa,较佳的,所述拉应力材料层的拉应力为300~1200Mpa,以达到较好的消除压应力的效果,而不会使拉应力材料层304带来的压应力过大或过小。
参考图8,在所述氮化钛金属硬掩膜层305表面形成图形化的光刻胶层306,所述图形化的光刻胶层306中具有对应后续刻蚀位置的开口。在形成图形化的光刻胶层306时,由于有刻蚀停止层303的阻挡,超低K介质层中的氧元素不会透过刻蚀停止层303、拉应力材料层304和氮化钛金属硬掩膜层305使光阻发生毒化现象。
参考图9,以图形化的光刻胶层306为掩膜,刻蚀所述氮化钛金属硬掩膜层305和拉应力材料层304,形成暴露所述刻蚀停止层303表面的第一开口307。
所述刻蚀工艺的射频功率为:100W~1000W,偏置电压为0V~200V,刻蚀腔压力为5mTorr~100mTorr,Cl2的流量为50sccm~500sccm,CH4的流量为10sccm~200sccm,Ar的流量为50sccm~500sccm,SiCl4的流量为10sccm~200sccm,NF3的流量为10sccm~500sccm。
参考图10,去除图形化的光刻胶层306(图9所示);以所述氮化钛金属硬掩膜层305和拉应力材料层304为掩膜,沿所述第一开口307刻蚀所述刻蚀停止层303、碳化硅层302、超低K介质层301,形成第二开口308。
在刻蚀超低K介质层301之前,先去除图形化的光刻胶层306,防止在形成第二开口308后,再采用灰化工艺去除图形化的光刻胶层306时,灰化工艺产生的等离子体对超低K介质层301的损害。
在形成第二开口308时,由于氮化钛金属硬掩膜层305和拉应力材料层304双层结构的特性表现为无应力,或者非常小的压应力或拉应力,拉应力材料层304底下的刻蚀停止层303、碳化硅层302、超低K介质层301不会发生变形,从而使得在刻蚀停止层303、碳化硅层302、超低K介质层301中形成的第二开口308保持较好的形状,在第三开口308中填充金属,形成金属互连结构后,保证了金属互连结构的稳定性。
本发明实施例还提供了一种堆叠结构,具体请参考图10,包括:
基底300,位于基底300上的超低K介质层301;
位于超低K介质层301表面的碳化硅层302;
位于碳化硅层302表面的刻蚀停止层303;
位于刻蚀停止层303表面的拉应力材料层304;
位于拉应力材料层304表面的氮化钛金属硬掩膜层305。
所述堆叠结构的氮化钛金属硬掩膜层305和拉应力材料层304中还形成有第一开口307;所述堆叠结构的刻蚀停止层303、碳化硅层302、超低K介质层301中还形成有第二开口308,第二开口308和第一开口307的位置和宽度相对应。
所述拉应力材料层304的材料为氮化铝或拉应力的氮化硅,氮化铝或拉应力的氮化硅形成的拉应力材料层304提供的拉应力的大小与氮化钛金属硬掩膜层305产生的压应力的大小在等级上相当,使两者的叠层结构特性更容易表现为非应力。
所述钛金属硬掩膜层305和拉应力材料层304的总厚度为50~500埃。
所述拉应力材料层304的材料为氮化铝时,所述钛金属硬掩膜层305的厚度与拉应力材料层304厚度的比例范围为0.7~1.7,较佳的所述钛金属硬掩膜层305的厚度与拉应力材料层304厚度的比例范围为0.8~1.2,比如两者的比例可以为:0.8、0.9、1.0、1.1、1.2,此时压应力和拉应力抵消的效果最佳,使得氮化钛金属硬掩膜层305和拉应力材料层304双层结构的特性表现为无应力,或者非常小的压应力或拉应力,使得刻蚀停止层、碳化硅层、超低K介质层中形成的第二开口保持较好的形状。
所述拉应力材料层304的材料为拉应力的氮化硅时,所述钛金属硬掩膜层305的厚度与拉应力材料层304厚度的比例范围为0.8~1.5,较佳的所述钛金属硬掩膜层305的厚度与拉应力材料层厚度304的比例范围为0.9~1.3,比如两者的比例可以为:0.9、1.0、1.1、1.2、1.3,此时压应力和拉应力抵消的效果最佳,使得氮化钛金属硬掩膜层305和拉应力材料层304双层结构的特性表现为无应力,或者非常小的压应力或拉应力,从而使得刻蚀停止层、碳化硅层、超低K介质层中形成的第二开口保持较好的形状。
所述拉应力材料层304的材料为拉应力的氮化硅时,所述拉应力材料层304的拉应力为0~1500Mpa,较佳的,所述拉应力材料层的拉应力为300~1200Mpa,以达到较好的消除压应力的效果,而不会使拉应力材料层304带来的压应力过大或过小。
所述碳化硅层302的厚度为10~200埃。
所述刻蚀停止层303为无氮抗反射涂层。
综上,本发明实施例提供的开口的形成方法和堆叠结构,在氮化钛金属硬掩膜层和刻蚀停止层之间形成拉应力材料层,以抵消氮化钛金属硬掩膜层产生的部分或全部压应力,使得氮化钛金属硬掩膜层和拉应力材料层双层结构的特性体现为非应力或者很小的压应力或张应力,减小或消除后续在超低K介质层中形成的开口中由于应力带来的变形。
进一步,所述拉应力材料层的材料为氮化铝或拉应力的氮化硅,氮化铝或拉应力的氮化硅形成的拉应力材料层提供的拉应力的大小与氮化钛金属硬掩膜层产生的压应力的大小在等级上相当,使两者的叠层结构特性更容易表现为非应力。
更进一步,所述拉应力材料层的材料为氮化铝时,所述钛金属硬掩膜层的厚度与拉应力材料层厚度的比例范围为0.7~1.7,此时压应力和拉应力抵消的效果最佳,使得氮化钛金属硬掩膜层和拉应力材料层双层结构的特性表现为无应力,或者非常小的压应力或拉应力,从而使得后续在刻蚀停止层、碳化硅层、超低K介质层中形成的第二开口保持较好的形状。
所述拉应力材料层的材料为拉应力的氮化硅时,所述钛金属硬掩膜层的厚度与拉应力材料层厚度的比例范围为0.8~1.5,此时压应力和拉应力抵消的效果最佳,使得氮化钛金属硬掩膜层和拉应力材料层双层结构的特性表现为无应力,或者非常小的压应力或拉应力,从而使得后续在刻蚀停止层、碳化硅层、超低K介质层中形成的第二开口保持较好的形状。
本发明虽然已以较佳实施例公开如上,但其并不是用来限定本发明,任何本领域技术人员在不脱离本发明的精神和范围内,都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改,因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰,均属于本发明技术方案的保护范围。
Claims (20)
1.一种开口的形成方法,其特征在于,包括:
提供基底,在所述基底上形成超低K介质层;
在所述超低K介质层表面形成刻蚀停止层;
在所述刻蚀停止层表面形成拉应力材料层;
在所述拉应力材料层表面形成氮化钛金属硬掩膜层;
刻蚀所述氮化钛金属硬掩膜层和拉应力材料层,形成第一开口,所述第一开口暴露刻蚀停止层表面;以所述氮化钛金属硬掩膜层和拉应力材料层为掩膜,沿第一开口刻蚀所述刻蚀停止层和超低K介质层,形成第二开口。
2.如权利要求1所述的开口的形成方法,其特征在于,所述拉应力材料层的材料为氮化铝或拉应力的氮化硅。
3.如权利要求2所述的开口的形成方法,其特征在于,所述钛金属硬掩膜层和拉应力材料层的总厚度为50~500埃。
4.如权利要求2所述的开口的形成方法,其特征在于,所述拉应力材料层的材料为氮化铝时,所述钛金属硬掩膜层的厚度与拉应力材料层厚度的比例范围为0.7~1.7。
5.如权利要求2所述的开口的形成方法,其特征在于,所述拉应力材料层的材料为拉应力的氮化硅时,所述钛金属硬掩膜层的厚度与拉应力材料层厚度的比例范围为0.8~1.5。
6.如权利要求2所述的开口的形成方法,其特征在于,所述拉应力材料层的材料为拉应力的氮化硅时,所述拉应力材料层的拉应力为0~1500Mpa。
7.如权利要求1所述的开口的形成方法,其特征在于,所述刻蚀停止层和超低K介质层之间还形成有碳化硅层。
8.如权利要求7所述的开口的形成方法,其特征在于,所述超低K介质层和碳化硅层的形成方法为:在所述基底上形成超低K介质材料层;在所述超低K介质材料层表面形成碳化硅材料层;平坦化所述碳化硅材料层,形成碳化硅层和超低K介质层。
9.如权利要求7所述的开口的形成方法,其特征在于,所述碳化硅层的厚度为10~200埃。
10.如权利要求1所述的开口的形成方法,其特征在于,所述刻蚀停止层为无氮抗反射涂层。
11.如权利要求1所述的开口的形成方法,其特征在于,所述刻蚀停止层的厚度为50~500埃。
12.一种堆叠结构,其特征在于,包括:
基底,位于基底上的超低K介质层;
位于超低K介质层表面的刻蚀停止层;
位于刻蚀停止层表面的拉应力材料层;
位于拉应力材料层表面的氮化钛金属硬掩膜层。
13.如权利要求12所述的堆叠结构,其特征在于,所述拉应力材料层的材料为氮化铝或拉应力的氮化硅。
14.如权利要求13所述的堆叠结构,其特征在于,所述钛金属硬掩膜层和拉应力材料层的总厚度为50~500埃。
15.如权利要求13所述的堆叠结构,其特征在于,所述拉应力材料层的材料为氮化铝时,所述钛金属硬掩膜层的厚度与拉应力材料层厚度的比例范围为0.7~1.7。
16.如权利要求13所述的堆叠结构,其特征在于,所述拉应力材料层的材料为拉应力的氮化硅时,所述钛金属硬掩膜层的厚度与拉应力材料层厚度的比例范围为0.8~1.5。
17.如权利要求13所述的堆叠结构,其特征在于,所述拉应力材料层的材料为拉应力的氮化硅时,所述拉应力材料层的拉应力为0~1500Mpa。
18.如权利要求12所述的堆叠结构,其特征在于,所述刻蚀停止层和超低K介质层之间还形成有碳化硅层。
19.如权利要求18所述的堆叠结构,其特征在于,所述碳化硅层的厚度为10~200埃。
20.如权利要求12所述的堆叠结构,其特征在于,所述刻蚀停止层为无氮抗反射涂层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210149357.7A CN103426749B (zh) | 2012-05-14 | 2012-05-14 | 开口的形成方法和堆叠结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210149357.7A CN103426749B (zh) | 2012-05-14 | 2012-05-14 | 开口的形成方法和堆叠结构 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103426749A true CN103426749A (zh) | 2013-12-04 |
CN103426749B CN103426749B (zh) | 2015-11-25 |
Family
ID=49651324
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210149357.7A Active CN103426749B (zh) | 2012-05-14 | 2012-05-14 | 开口的形成方法和堆叠结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103426749B (zh) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104752333A (zh) * | 2013-12-31 | 2015-07-01 | 中芯国际集成电路制造(上海)有限公司 | 第一金属互连层的制作方法 |
CN105742233A (zh) * | 2014-12-26 | 2016-07-06 | 台湾积体电路制造股份有限公司 | 用于形成具有部件开口的半导体器件的机制 |
CN107735869A (zh) * | 2015-02-17 | 2018-02-23 | 瑞德兰科技有限公司 | 高性能辐射检测器和其制造方法 |
CN108122737A (zh) * | 2017-12-20 | 2018-06-05 | 德淮半导体有限公司 | 半导体装置及其制造方法 |
CN108155145A (zh) * | 2016-12-02 | 2018-06-12 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法 |
CN113539947A (zh) * | 2020-04-17 | 2021-10-22 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW451417B (en) * | 2000-08-07 | 2001-08-21 | United Microelectronics Corp | Manufacturing method for dual damascene structure |
US20020182857A1 (en) * | 2001-05-29 | 2002-12-05 | Chih-Chien Liu | Damascene process in intergrated circuit fabrication |
CN1433062A (zh) * | 2002-01-10 | 2003-07-30 | 联华电子股份有限公司 | 在低介电常数材料层中形成开口的方法 |
US20030183937A1 (en) * | 2001-02-28 | 2003-10-02 | International Business Machines Corporation | Low-k interconnect structure comprised of a multilayer of spin-on porous dielectrics |
CN102194735A (zh) * | 2010-03-11 | 2011-09-21 | 中芯国际集成电路制造(上海)有限公司 | 一种形成通孔的方法 |
CN102324400A (zh) * | 2011-09-28 | 2012-01-18 | 上海华力微电子有限公司 | 铜互连结构的制作方法 |
-
2012
- 2012-05-14 CN CN201210149357.7A patent/CN103426749B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW451417B (en) * | 2000-08-07 | 2001-08-21 | United Microelectronics Corp | Manufacturing method for dual damascene structure |
US20030183937A1 (en) * | 2001-02-28 | 2003-10-02 | International Business Machines Corporation | Low-k interconnect structure comprised of a multilayer of spin-on porous dielectrics |
US20020182857A1 (en) * | 2001-05-29 | 2002-12-05 | Chih-Chien Liu | Damascene process in intergrated circuit fabrication |
CN1433062A (zh) * | 2002-01-10 | 2003-07-30 | 联华电子股份有限公司 | 在低介电常数材料层中形成开口的方法 |
CN102194735A (zh) * | 2010-03-11 | 2011-09-21 | 中芯国际集成电路制造(上海)有限公司 | 一种形成通孔的方法 |
CN102324400A (zh) * | 2011-09-28 | 2012-01-18 | 上海华力微电子有限公司 | 铜互连结构的制作方法 |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104752333A (zh) * | 2013-12-31 | 2015-07-01 | 中芯国际集成电路制造(上海)有限公司 | 第一金属互连层的制作方法 |
CN104752333B (zh) * | 2013-12-31 | 2018-07-03 | 中芯国际集成电路制造(上海)有限公司 | 第一金属互连层的制作方法 |
CN105742233A (zh) * | 2014-12-26 | 2016-07-06 | 台湾积体电路制造股份有限公司 | 用于形成具有部件开口的半导体器件的机制 |
US10002790B2 (en) | 2014-12-26 | 2018-06-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Mechanisms for forming semiconductor device structure with feature opening |
CN105742233B (zh) * | 2014-12-26 | 2019-04-26 | 台湾积体电路制造股份有限公司 | 用于形成具有部件开口的半导体器件的方法 |
CN107735869A (zh) * | 2015-02-17 | 2018-02-23 | 瑞德兰科技有限公司 | 高性能辐射检测器和其制造方法 |
US10276627B2 (en) | 2015-02-17 | 2019-04-30 | Redlen Technologies, Inc. | High-performance radiation detectors and methods of fabricating thereof |
CN108155145A (zh) * | 2016-12-02 | 2018-06-12 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法 |
CN108122737A (zh) * | 2017-12-20 | 2018-06-05 | 德淮半导体有限公司 | 半导体装置及其制造方法 |
CN113539947A (zh) * | 2020-04-17 | 2021-10-22 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
Also Published As
Publication number | Publication date |
---|---|
CN103426749B (zh) | 2015-11-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103426749B (zh) | 开口的形成方法和堆叠结构 | |
CN107680953B (zh) | 金属内连线的互连结构及其形成方法、半导体器件 | |
US10062656B2 (en) | Composite bond structure in stacked semiconductor structure | |
CN102938378A (zh) | 半导体器件及其制造方法 | |
CN101894791B (zh) | 接触孔的形成方法 | |
US20140015141A1 (en) | Backside Processing of Semiconductor Devices | |
CN104617035A (zh) | 半导体器件的形成方法 | |
CN102456607A (zh) | 浅沟槽隔离结构的制作方法 | |
CN103367234B (zh) | 半导体结构的形成方法 | |
US7365412B2 (en) | Vertical parallel plate capacitor using spacer shaped electrodes and method for fabrication thereof | |
CN101442007B (zh) | 一种去除金属绝缘层金属结构的侧壁聚合物的方法 | |
CN103367237B (zh) | 半导体结构的形成方法 | |
CN103928389A (zh) | 半导体结构的形成方法 | |
CN104143528A (zh) | 互连结构的形成方法 | |
CN103426745B (zh) | 半导体结构的形成方法 | |
US7154159B2 (en) | Trench isolation structure and method of forming the same | |
CN103187359B (zh) | 金属互连线的形成方法 | |
CN104716029B (zh) | 半导体器件的制作方法 | |
US7678661B2 (en) | Method of forming an insulating layer in a semiconductor device | |
CN102903667A (zh) | 半导体器件的形成方法 | |
CN103165515B (zh) | 半导体器件的制作方法 | |
CN103681311A (zh) | 浅沟槽隔离结构的形成方法 | |
CN102446814A (zh) | 双镶嵌结构的形成方法 | |
CN103165520A (zh) | 半导体器件的制造方法 | |
KR100850070B1 (ko) | Mim 커패시터의 비아홀 식각 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |