CN104752333A - 第一金属互连层的制作方法 - Google Patents

第一金属互连层的制作方法 Download PDF

Info

Publication number
CN104752333A
CN104752333A CN201310754043.4A CN201310754043A CN104752333A CN 104752333 A CN104752333 A CN 104752333A CN 201310754043 A CN201310754043 A CN 201310754043A CN 104752333 A CN104752333 A CN 104752333A
Authority
CN
China
Prior art keywords
layer
etching
manufacture method
metal level
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310754043.4A
Other languages
English (en)
Other versions
CN104752333B (zh
Inventor
刘焕新
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310754043.4A priority Critical patent/CN104752333B/zh
Publication of CN104752333A publication Critical patent/CN104752333A/zh
Application granted granted Critical
Publication of CN104752333B publication Critical patent/CN104752333B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76882Reflowing or applying of pressure to better fill the contact hole
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本申请提供了一种第一金属互连层的制作方法。该制作方法包括:提供半导体衬底;在半导体衬底上依次形成刻蚀停止层、金属间介质层、正硅酸乙酯氧化层和金属层;刻蚀金属层、正硅酸乙酯氧化层、金属间介质层和刻蚀停止层,形成通孔;在通孔中形成牺牲层;刻蚀去除金属层;以及剥离牺牲层。采用在通孔中形成牺牲层,用于避免刻蚀金属层的过程中刻蚀液对钨造成的腐蚀损伤,因此克服了现有技术对钨的损伤的缺陷,减小了第一金属互连层和半导体器件层之间的电阻;在去除金属层后再剥离去除牺牲层,对已经形成的器件结构也不构成附加损伤。

Description

第一金属互连层的制作方法
技术领域
本申请涉及半导体制造技术领域,具体而言,涉及一种第一金属互连层的制作方法。
背景技术
在半导体器件制作过程中,首先进行半导体前道工艺过程制作各种功能器件,然后再进行金属互连层等器件的制作,以金属氧化物半导体场效应管(MOSFET)器件为例,在完成MOSFET器件的主要结构制作完成后,还要在MOSFET器件上制作钨接触和钨栓塞,将MOSFET器件的各部分相互电连接,完成MOSFET器件的器件层工艺。
在MOSFET器件所在器件层制作完成后,还要在器件层之上制作金属互连层。现有技术中金属互连层的制作工艺在制作第一金属互联层时,先在器件层的钨接触或者钨栓塞上方依次沉积形成刻蚀停止层201、金属间介质层202、正硅酸乙酯氧化层204和金属层205,形成具有如图1所示剖面结构的半导体器件,其中所述形成的正硅酸乙酯氧化层204和金属层205作为刻蚀过程的硬掩膜;然后依次对图1所示的金属层205、正硅酸乙酯氧化层204、金属间介质层202和刻蚀停止层201进行刻蚀形成通孔206或沟槽,得到具有如图2所示剖面结构的半导体器件;采用对金属具有强腐蚀性的双氧水等去除图2所示的金属层205,得到具有如图3所示剖面的半导体器件,但在该过程中会对裸露的钨造成腐蚀。
在钨接触或者钨栓塞受到腐蚀后,容易增大钨与后续填充的金属之间的欧姆接触损伤,进而导致第一金属互连层和半导体器件层之间的电阻增大,影响信号传输的时效性和稳定性。
发明内容
本申请旨在提供一种第一金属互连层的制作方法,以解决现有技术在制作第一金属互连层时钨受到损伤的问题。
为了实现上述目的,本申请提供了一种第一金属互连层的制作方法,制作方法包括:提供半导体衬底;在半导体衬底上依次形成刻蚀停止层、金属间介质层、正硅酸乙酯氧化层和金属层;刻蚀金属层、正硅酸乙酯氧化层、金属间介质层和刻蚀停止层,形成通孔;在通孔中形成牺牲层;刻蚀去除金属层;以及剥离牺牲层。
进一步地,上述在通孔中形成牺牲层的步骤包括:在金属层和通孔中沉积牺牲层材料,形成预牺牲层;回蚀预牺牲层中位于金属层上的牺牲层材料,使金属层裸露,形成牺牲层。
进一步地,上述牺牲层材料为无定形碳或光刻胶。
进一步地,上述牺牲层材料为无定形碳,采用化学气相沉积法将无定形碳沉积在金属层上和通孔中;或者上述牺牲层材料为光刻胶,采用涂覆法将光刻胶涂在金属层上和通孔中。
进一步地,在上述通孔中,牺牲层的高度与通孔的深度比为1:3~1:1。
进一步地,上述制作方法采用等离子体刻蚀法回蚀和剥离牺牲层材料。
进一步地,上述牺牲层材料的回蚀和剥离过程包括:朝向牺牲层材料通入刻蚀气体,刻蚀气体包括氮气和氢气,氢气为主刻蚀气体。
进一步地,形成上述金属层的材料为氮化钛或氮化硼。
进一步地,刻蚀去除上述金属层所采用的刻蚀液包括H2O2的水溶液,其中刻蚀液中H2O2的百分含量为1~10%,刻蚀液的温度为20~50℃。
进一步地,刻蚀去除上述金属层所采用的刻蚀液包括NH4OH和H2O2的水溶液,其中,刻蚀液中NH4OH:H2O2:H2O体积比是1:1~4:50~200,刻蚀液的温度为20~50℃。
进一步地,上述制作方法在形成牺牲层之前还包括采用去离子水清洗通孔的过程。
进一步地,上述制作方法在剥离牺牲层材料后还包括采用DHF溶液或EKC溶剂清洗通孔的过程。
进一步地,上述DHF溶液中HF和去离子水的重量比为1:1000~1:3000,且DHF溶液清洗的时间为20~80S。
进一步地,上述EKC溶剂为温度为30~45℃的EKC575溶剂,采用EKC575溶剂清洗的时间为30~120S。
进一步地,上述制作方法在形成正硅酸乙酯层之前还包括在金属间介质层上形成环状有机硅烷层的过程。
进一步地,形成上述环状有机硅烷层的材料为OMCTS。
应用本申请的技术方案,采用在通孔中形成牺牲层,用于避免刻蚀金属层的过程中刻蚀液对钨造成的腐蚀损伤,因此克服了现有技术对钨的损伤的缺陷,减小了第一金属互连层和半导体器件层之间的电阻;在去除金属层后再剥离去除牺牲层,对已经形成的器件结构也不构成附加损伤。
附图说明
构成本申请的一部分的说明书附图用来提供对本申请的进一步理解,本申请的示意性实施例及其说明用于解释本申请,并不构成对本申请的不当限定。在附图中:
图1示出了现有技术中在半导体衬底上依次沉积形成刻蚀停止层、金属间介质层、正硅酸乙酯氧化层和金属层后,得到的半导体器件的剖面结构示意图;
图2示出了对图1所示的金属层、正硅酸乙酯氧化层、金属间介质层和刻蚀停止层进行刻蚀后,得到的半导体器件的剖面结构示意图;
图3示出了去除图2所示的金属层后的半导体器件的剖面结构示意图;
图4示出了本申请一种优选实施方式提供的第一金属互连层制作方法的流程图;
图5示出了本申请所提供的半导体衬底的剖面结构示意图;
图6示出了在图5所示半导体衬底上形成刻蚀停止层、金属间介质层、环状有机硅烷层、正硅酸乙酯氧化层和金属层后,得到的半导体器件的剖面结构示意图;
图7示出了对图6所示的金属层、正硅酸乙酯层、环状有机硅烷层、金属间介质层和刻蚀停止层进行刻蚀形成通孔后,得到的半导体器件的剖面结构示意图;
图8示出了在图7所示的金属层上和通孔中沉积牺牲层材料形成预牺牲层后,得到的半导体器件的剖面结构示意图;
图9示出了回蚀图8所示的预牺牲层形成牺牲层后,得到的半导体器件的剖面结构示意图;
图10示出了刻蚀去除图9所示的金属层后,得到的半导体器件的剖面结构示意图;以及
图11示出了剥离图10所示的牺牲层后,得到的半导体器件的剖面结构示意图。
具体实施方式
应该指出,以下详细说明都是例示性的,旨在对本申请提供进一步的说明。除非另有指明,本文使用的所有技术和科学术语具有与本申请所属技术领域的普通技术人员通常理解的相同含义。
需要注意的是,这里所使用的术语仅是为了描述具体实施方式,而非意图限制根据本申请的示例性实施方式。如在这里所使用的,除非上下文另外明确指出,否则单数形式也意图包括复数形式,此外,还应当理解的是,当在本说明书中使用属于“包含”和/或“包括”时,其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
为了便于描述,在这里可以使用空间相对术语,如“在……之上”、“在……上方”、“在……上表面”、“上面的”等,用来描述如在图中所示的一个器件或特征与其他器件或特征的空间位置关系。应当理解的是,空间相对术语旨在包含除了器件在图中所描述的方位之外的在使用或操作中的不同方位。例如,如果附图中的器件被倒置,则描述为“在其他器件或构造上方”或“在其他器件或构造之上”的器件之后将被定位为“在其他器件或构造下方”或“在其他器件或构造之下”。因而,示例性术语“在……上方”可以包括“在……上方”和“在……下方”两种方位。该器件也可以其他不同方式定位(旋转90度或处于其他方位),并且对这里所使用的空间相对描述作出相应解释。
正如背景技术所介绍的,现有技术在制作第一金属互连层时,会不可避免地对已经制作完成的钨接触和/或钨栓塞中的钨造成损伤,为了解决如上对钨造成的损伤,本申请提出了一种第一金属互连层的制作方法,图4示出了该制作方法优选的流程。上述第一金属互连层的制作方法包括:提供半导体衬底100;在半导体衬底上依次形成刻蚀停止层201、金属间介质层202、正硅酸乙酯氧化层204和金属层205;刻蚀金属层205、正硅酸乙酯氧化层204、金属间介质层202和刻蚀停止层201,形成通孔206;在通孔206中形成牺牲层207;刻蚀去除金属层205;以及剥离牺牲层207。
本申请采用在通孔206中形成牺牲层207,用于避免刻蚀金属层205的过程中刻蚀液对钨造成的腐蚀损伤,因此克服了现有技术对钨的损伤的缺陷,减小了第一金属互连层和半导体器件层之间的电阻;在去除金属层205后再剥离去除牺牲层207,对已经形成的器件结构也不构成附加损伤。形成上述牺牲层207的材料为不同于金属层205、易刻蚀的材料,优选无定形碳或光刻胶。
现在,将参照附图更详细地描述根据本申请的示例性实施方式。然而,这些示例性实施方式可以由多种不同的形式来实施,并且不应当被解释为只限于这里所阐述的实施方式。应当理解的是,提供这些实施方式是为了使得本申请的公开彻底且完整,并且将这些示例性实施方式的构思充分传达给本领域普通技术人员,在附图中,为了清楚起见,扩大了层和区域的厚度,并且使用相同的附图标记表示相同的器件,因而将省略对它们的描述。
首先,提供半导体衬底100,本申请的半导体衬底100优选为已经完成半导体器件层制作的衬底,如图5所示,其中,半导体器件层可以包括有源器件结构、无源器件结构和钨接触等本领域普通技术人员所熟知的结构,图5中仅示出了钨接触101,衬底材料选自掺杂或无掺杂的晶体硅。
然后,在图5所示的半导体衬底100上依次形成刻蚀停止层201、金属间介质层202、正硅酸乙酯氧化层204和金属层205,得到具有如图6所示剖面结构的半导体器件。其中,优选采用沉积方式形成以上各层,且如本领域技术人员所熟知的,形成刻蚀停止层201的材料优选氮化硅;形成金属间介质层202的材料优选含碳的氧化硅层,进而进一步降低了金属间介质层202的介电常数;形成金属层205的材料优选氮化钛或氮化硼,进一步优选氮化钛。
在本申请一种优选的实施例中,在形成正硅酸乙酯层204之前,上述制作方法优选在金属间介质层202上形成环状有机硅烷层203。所形成的环状有机硅烷层203有利于减小低介电常数的金属间介质层202的应力,进而改善金属互连层的物理接触性能和信号传输稳定性。进一步地,形成上述环状有机硅烷层203的材料为OMCTS(八甲基环四硅氧烷)。
在完成上述金属层205的制作后,本申请优选对图6所示的金属层205、正硅酸乙酯层204、金属间介质层202和刻蚀停止层201依次进行刻蚀,形成如图7所示的通孔206。上述刻蚀过程采用本领域技术人员常规的刻蚀方式进行即可,比如首先在金属层上设置光刻胶层,然后对该光刻胶层进行图形化处理,以在欲形成通孔的位置形成开口,然后以光刻胶层为掩膜对金属层进行湿法刻蚀,其中刻蚀液可以采用本领域的常规刻蚀液,优选采用后续去除金属层的刻蚀液,具体见下文;接着采用常规刻蚀方法对正硅酸乙酯层204、金属间介质层202和刻蚀停止层201进行刻蚀。
本申请为了避免在对金属层205进行刻蚀时对钨造成的损伤,优选在图7所示的通孔206中形成牺牲层207,得到具有图9所示剖面结构的半导体器件。如上所述的,形成本申请的牺牲层207的牺牲层材料优选无定形碳或光刻胶;其中当选择无定形碳作为牺牲层材料时,优选采用化学气相沉积法形成该牺牲层207;当选择光刻胶作为牺牲层材料时,优选采用涂覆的方式形成该牺牲层207。
上述在图7所示的通孔206中形成牺牲层207的同时,牺牲材料也沉积在金属层205上,从而形成位于通孔206中和金属层205上的预牺牲层217,得到具有图8所示剖面结构的半导体器件。那么,此种情况下,在刻蚀金属层205之前需要对该预牺牲层217进行回蚀,以使金属层205裸露,得到具有图9所示剖面结构的半导体器件,其中的回蚀方法在下文将作出说明。无论是只在通孔206中形成牺牲层207,还是在金属层205上和通孔206中同时沉积牺牲材料然后再回蚀形成牺牲层207,在对金属层205进行刻蚀之前通孔206中的牺牲层207的高度与通孔206的深度比控制在1:3~1:1之间,以优化对钨的保护效果。
本申请为了避免刻蚀金属层205、正硅酸乙酯层204、金属间介质层202和刻蚀停止层201的刻蚀液残留在通孔206中、以及刻蚀残渣残留在通孔206中,影响牺牲层207的致密性,优选在形成牺牲层207之前采用去离子水对通孔206进行清洗,优选重复清洗两次。
然后,在牺牲层207的保护下,对图9所示的金属层205进行刻蚀,得到具有图10所示剖面结构的半导体器件。本申请优选采用湿法刻蚀该金属层205,且优选刻蚀去除金属层205所采用的刻蚀液包括H2O2的水溶液,其中刻蚀液中H2O2的百分含量为1~10%,刻蚀液的温度为20~50℃;或者优选刻蚀去除金属层205所采用的刻蚀液包括NH4OH:H2O2:H2O体积比是1:1~4:50~200,刻蚀液的温度为20~50℃。上述两种刻蚀方法对金属层205均能实现理想的刻蚀效果,本领域技术人员可以根据金属层205的厚度在本申请的指导下对刻蚀条件进行合理选择,在此不再赘述。
在完成金属层205的刻蚀后,本申请优选对图10所示通孔206中的牺牲层207进行剥离,得到具有图11所示剖面结构的半导体器件。上述对牺牲层207的剥离和前述对牺牲材料的回蚀,本申请优选均采用等离子体刻蚀法进行实施。其中,等离子体刻蚀法优选:朝向牺牲材料通入刻蚀气体,刻蚀气体包括氮气和氢气,氢气为主刻蚀气体。本领域技术人员可以依据牺牲层207的厚度在本申请的指导下对刻蚀条件进行合理选择,在此不再赘述。
在本申请一种优选的实施例中,在完成对牺牲层207的剥离后,在向通孔206中填充金属之前,优选对通孔206进行清洗,以去除剥离所产生的聚合物,并且缓解了正硅酸乙酯层204和金属间介质层202在结合界面出现凹陷的问题,进而避免了由于凹陷破坏通孔206表面的平坦,给后续步骤的通孔206表面沉积扩散阻挡层和铜籽晶层造成困难。优选采用EKC溶剂或DHF溶液对通孔206进行清洗,其中,进一步优选DHF溶液中HF和去离子水的重量比为1:1000~1:3000,且采用DHF溶液清洗的时间为20~80S;或者进一步优选EKC溶剂为温度为30~45℃的EKC575溶剂,采用EKC575溶剂清洗的时间为30~120S。
从以上的描述中,可以看出,本申请上述的实施例实现了如下技术效果:
1)、采用在通孔中形成牺牲层,用于保护刻蚀金属层的过程中刻蚀液对钨造成的腐蚀损伤,因此克服了现有技术对钨的损伤的缺陷;
2)、在去除金属层后再剥离去除牺牲层,对已经形成的器件结构不构成附加损伤。
以上所述仅为本申请的优选实施例而已,并不用于限制本申请,对于本领域的技术人员来说,本申请可以有各种更改和变化。凡在本申请的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本申请的保护范围之内。

Claims (16)

1.一种第一金属互连层的制作方法,其特征在于,所述制作方法包括:
提供半导体衬底;
在所述半导体衬底上依次形成刻蚀停止层、金属间介质层、正硅酸乙酯氧化层和金属层;
刻蚀所述金属层、所述正硅酸乙酯氧化层、所述金属间介质层和所述刻蚀停止层,形成通孔;
在所述通孔中形成牺牲层;
刻蚀去除所述金属层;以及
剥离所述牺牲层。
2.根据权利要求1所述的制作方法,其特征在于,在所述通孔中形成牺牲层的步骤包括:
在金属层和所述通孔中沉积牺牲层材料,形成预牺牲层;
回蚀所述预牺牲层中位于所述金属层上的牺牲层材料,使所述金属层裸露,形成所述牺牲层。
3.根据权利要求1或2所述的制作方法,其特征在于,所述牺牲层材料为无定形碳或光刻胶。
4.根据权利要求3所述的制作方法,其特征在于,
所述牺牲层材料为无定形碳,采用化学气相沉积法将所述无定形碳沉积在所述金属层上和所述通孔中;或者
所述牺牲层材料为光刻胶,采用涂覆法将所述光刻胶涂在所述金属层上和所述通孔中。
5.根据权利要求1或2所述的制作方法,其特征在于,在所述通孔中,所述牺牲层的高度与所述通孔的深度比为1:3~1:1。
6.根据权利要求2所述的制作方法,其特征在于,所述制作方法采用等离子体刻蚀法回蚀和剥离所述牺牲层材料。
7.根据权利要求6所述的制作方法,其特征在于,所述牺牲层材料的回蚀和剥离过程包括:朝向所述牺牲层材料通入刻蚀气体,所述刻蚀气体包括氮气和氢气,所述氢气为主刻蚀气体。
8.根据权利要求1或2所述的制作方法,其特征在于,形成所述金属层的材料为氮化钛或氮化硼。
9.根据权利要求8所述的制作方法,其特征在于,刻蚀去除所述金属层所采用的刻蚀液包括H2O2的水溶液,其中所述刻蚀液中所述H2O2的百分含量为1~10%,所述刻蚀液的温度为20~50℃。
10.根据权利要求8所述的制作方法,其特征在于,刻蚀去除所述金属层所采用的刻蚀液包括NH4OH和H2O2的水溶液,其中,所述刻蚀液中NH4OH:H2O2:H2O体积比是1:1~4:50~200,所述刻蚀液的温度为20~50℃。
11.根据权利要求1或2所述的制作方法,其特征在于,所述制作方法在形成所述牺牲层之前还包括采用去离子水清洗所述通孔的过程。
12.根据权利要求1或2所述的制作方法,其特征在于,所述制作方法在剥离所述牺牲层材料后还包括采用DHF溶液或EKC溶剂清洗所述通孔的过程。
13.根据权利要求12所述的制作方法,其特征在于,所述DHF溶液中HF和去离子水的重量比为1:1000~1:3000,且所述DHF溶液清洗的时间为20~80S。
14.根据权利要求12所述的制作方法,其特征在于,所述EKC溶剂为温度为30~45℃的EKC575溶剂,采用所述EKC575溶剂清洗的时间为30~120S。
15.根据权利要求1或2所述的制作方法,其特征在于,所述制作方法在形成所述正硅酸乙酯层之前还包括在所述金属间介质层上形成环状有机硅烷层的过程。
16.根据权利要求15所述的制作方法,其特征在于,形成所述环状有机硅烷层的材料为OMCTS。
CN201310754043.4A 2013-12-31 2013-12-31 第一金属互连层的制作方法 Active CN104752333B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310754043.4A CN104752333B (zh) 2013-12-31 2013-12-31 第一金属互连层的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310754043.4A CN104752333B (zh) 2013-12-31 2013-12-31 第一金属互连层的制作方法

Publications (2)

Publication Number Publication Date
CN104752333A true CN104752333A (zh) 2015-07-01
CN104752333B CN104752333B (zh) 2018-07-03

Family

ID=53591815

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310754043.4A Active CN104752333B (zh) 2013-12-31 2013-12-31 第一金属互连层的制作方法

Country Status (1)

Country Link
CN (1) CN104752333B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107946190A (zh) * 2017-11-03 2018-04-20 武汉新芯集成电路制造有限公司 一种连接孔结构的制备方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030124796A1 (en) * 2001-12-29 2003-07-03 Jeon Jeong-Sic Methods of fabricating cylinder-type capacitors for semiconductor devices using a hard mask and a mold layer
CN101138085A (zh) * 2005-03-08 2008-03-05 国际商业机器公司 具有原位嵌入的纳米层以改善机械性能的低k电介质CVD膜形成工艺
CN101295667A (zh) * 2007-04-24 2008-10-29 中芯国际集成电路制造(上海)有限公司 双镶嵌结构的形成方法
CN101740475A (zh) * 2008-11-11 2010-06-16 中芯国际集成电路制造(北京)有限公司 具有双镶嵌结构的半导体器件及其形成方法
CN102800628A (zh) * 2012-09-11 2012-11-28 上海华力微电子有限公司 防止图形倒塌的双大马士革结构制备方法
US20130023119A1 (en) * 2011-07-18 2013-01-24 Samsung Electronics Co., Ltd. Methods for fabricating semiconductor devices
US20130052818A1 (en) * 2011-08-29 2013-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for Forming Interconnect Structures of Integrated Circuits
CN103021930A (zh) * 2011-09-20 2013-04-03 中芯国际集成电路制造(上海)有限公司 一种金属互连层刻蚀方法
CN103426749A (zh) * 2012-05-14 2013-12-04 中芯国际集成电路制造(上海)有限公司 开口的形成方法和堆叠结构

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030124796A1 (en) * 2001-12-29 2003-07-03 Jeon Jeong-Sic Methods of fabricating cylinder-type capacitors for semiconductor devices using a hard mask and a mold layer
CN101138085A (zh) * 2005-03-08 2008-03-05 国际商业机器公司 具有原位嵌入的纳米层以改善机械性能的低k电介质CVD膜形成工艺
CN101295667A (zh) * 2007-04-24 2008-10-29 中芯国际集成电路制造(上海)有限公司 双镶嵌结构的形成方法
CN101740475A (zh) * 2008-11-11 2010-06-16 中芯国际集成电路制造(北京)有限公司 具有双镶嵌结构的半导体器件及其形成方法
US20130023119A1 (en) * 2011-07-18 2013-01-24 Samsung Electronics Co., Ltd. Methods for fabricating semiconductor devices
US20130052818A1 (en) * 2011-08-29 2013-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for Forming Interconnect Structures of Integrated Circuits
CN103021930A (zh) * 2011-09-20 2013-04-03 中芯国际集成电路制造(上海)有限公司 一种金属互连层刻蚀方法
CN103426749A (zh) * 2012-05-14 2013-12-04 中芯国际集成电路制造(上海)有限公司 开口的形成方法和堆叠结构
CN102800628A (zh) * 2012-09-11 2012-11-28 上海华力微电子有限公司 防止图形倒塌的双大马士革结构制备方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
ZANT,P.V.: "《芯片制造——半导体工艺制程使用教程(第五版)》", 31 August 2010 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107946190A (zh) * 2017-11-03 2018-04-20 武汉新芯集成电路制造有限公司 一种连接孔结构的制备方法

Also Published As

Publication number Publication date
CN104752333B (zh) 2018-07-03

Similar Documents

Publication Publication Date Title
JPWO2007017939A1 (ja) 半導体装置の製造方法
CN104347476A (zh) 一种半导体器件及其制造方法
US20160043046A1 (en) Etching of under bump metallization layer and resulting device
CN104425356A (zh) 一种半导体器件的制备方法
CN104485288A (zh) 一种超薄玻璃转接板的制作方法
CN110970394B (zh) 半导体结构及用于半导体工艺的方法
CN104600024A (zh) 半导体装置及其制造方法
KR100529676B1 (ko) 듀얼 다마신 패턴을 형성하는 방법
CN104143528B (zh) 互连结构的形成方法
CN104752333A (zh) 第一金属互连层的制作方法
CN102082115B (zh) 铝互连线结构和形成铝互连线结构的方法
CN105870050A (zh) 半导体器件的形成方法
CN101330019B (zh) 通孔刻蚀方法及通孔区内钝化层去除方法
CN104217991A (zh) 互连结构的形成方法
CN107017301A (zh) 半导体结构及其制造方法
TWI479549B (zh) 去除蝕刻殘留物之方法
CN101471243A (zh) Mim结构的电容器的制造方法
CN104743501A (zh) 一种运动传感器的制备方法
JP4482217B2 (ja) 半導体装置用洗浄剤及び半導体装置の洗浄方法
CN104347487A (zh) 一种半导体器件的制造方法
CN104716085B (zh) 一种半导体器件及其制造方法
CN105097741A (zh) 焊盘结构及其制作方法
KR100833425B1 (ko) 반도체 소자의 제조방법
KR20090067596A (ko) 반도체 소자 제조 방법
CN106158599A (zh) 回蚀硬掩膜的方法及互连层结构的制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant