CN107946190A - 一种连接孔结构的制备方法 - Google Patents

一种连接孔结构的制备方法 Download PDF

Info

Publication number
CN107946190A
CN107946190A CN201711071620.4A CN201711071620A CN107946190A CN 107946190 A CN107946190 A CN 107946190A CN 201711071620 A CN201711071620 A CN 201711071620A CN 107946190 A CN107946190 A CN 107946190A
Authority
CN
China
Prior art keywords
preparation
plasma etching
metal layer
tungsten metal
etching industrial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201711071620.4A
Other languages
English (en)
Inventor
张成铖
丁振宇
刘志攀
陈幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Original Assignee
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Xinxin Semiconductor Manufacturing Co Ltd filed Critical Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority to CN201711071620.4A priority Critical patent/CN107946190A/zh
Publication of CN107946190A publication Critical patent/CN107946190A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明涉及半导体技术领域，尤其涉及一种连接孔结构的制备方法，其中，包括：步骤S1，提供上表面制备有一钨金属层的晶圆；步骤S2，于钨金属层的上表面依次制备一氧化层和一非定型碳薄膜层；步骤S3，采用一光刻工艺于非定型碳薄膜层和钨金属层内形成通孔；步骤S4，采用一等离子刻蚀工艺去除非定型碳薄膜层；其中，步骤S4中，等离子刻蚀工艺采用的反应气体为氮气和氢气的混合气体；不会对钨金属层产生影响，保证了钨金属层的完整，进而保证器件的性能。

Description

一种连接孔结构的制备方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种连接孔结构的制备方法。
背景技术
在半导体的生产工艺中，例如包括MOSFET(Metal-Oxide-Semiconductor FieldEffect Transistor金属氧化物半导体场效应晶体管，简称MOSFET)的器件集成度的不断提高，半导体器件的小型化也正正面临着挑战。连接孔结构是半导体中常见的结构，一般用于对连接孔结构上下的结构进行电连接。
但是，传统的连接孔结构的制备工艺中，往往会采用非定型碳进行配合，刻蚀完成后会在氧离子的环境下去除非定型碳，这样做会产生少量的具有腐蚀效果的富含氢氟的离子团，从而对连接孔结构底部的钨金属进行腐蚀，进而影响器件的性能。
发明内容
针对上述问题，本发明提出了一种连接孔结构的制备方法，其中，包括：
步骤S1，提供上表面制备有一钨金属层的晶圆；
步骤S2，于所述钨金属层的上表面依次制备一氧化层和一非定型碳薄膜层；
步骤S3，采用一光刻工艺于所述非定型碳薄膜层和所述钨金属层内形成通孔；
步骤S4，采用一等离子刻蚀工艺去除所述非定型碳薄膜层；
其中，所述步骤S4中，所述等离子刻蚀工艺采用的反应气体为氮气和氢气的混合气体。
上述的制备方法，其中，所述步骤S4中，所述等离子刻蚀工艺采用恒定的射频频率。
上述的制备方法，其中，所述步骤S4中，所述射频频率为1000～5000W。
上述的制备方法，其中，所述步骤S4中，所述氮气的流量为200～8000sccm。
上述的制备方法，其中，所述步骤S4中，所述氢气的流量为200～7000sccm。
上述的制备方法，其中，所述步骤S4中，所述等离子刻蚀工艺采用双保护层对晶圆进行保护。
上述的制备方法，其中，所述步骤S4中，所述等离子刻蚀工艺采用的压强为400～1000mtorr。
上述的制备方法，其中，所述步骤S4中，所述等离子刻蚀工艺的刻蚀时间为600～900s。
有益效果：本发明提出的一种连接孔结构的制备方法，不会对钨金属层产生影响，保证了钨金属层的完整，进而保证器件的性能。
附图说明
图1为本发明一实施例中连接孔结构的制备方法的步骤流程图；
图2～3为本发明一实施例中连接孔结构的结构示意图。
具体实施方式
下面结合附图和实施例对本发明进行进一步说明。
如图1所示，在一个较佳的实施例中，提出了一种连接孔结构的制备方法，图2～3所示的是各步骤形成的结构示意图，其中，该制备方法可以包括：
步骤S1，提供上表面制备有一钨金属层10的晶圆；
步骤S2，于钨金属层10的上表面依次制备一氧化层20和一非定型碳薄膜层30；
步骤S3，采用一光刻工艺于非定型碳薄膜层30和钨金属层10内形成通孔TR；
步骤S4，采用一等离子刻蚀工艺去除非定型碳薄膜层30；
其中，步骤S4中，等离子刻蚀工艺采用的反应气体为氮气和氢气的混合气体。
上述技术方案中，采用氮气和氢气的混合气体取代氧气，避免了原本的氧气环境下产生的少量氟化氢对钨金属层30的腐蚀，保证了钨金属层30表面的完整，进而保证了器件的性能，可靠性高；晶圆中还可以形成有其他结构，但这些结构属于现有技术，在此不再赘述；本发明中的制备方法可以适用于各种半导体器件的制备中，不仅限于MOSFET器件。
在一个较佳的实施例中，步骤S4中，等离子刻蚀工艺采用恒定的射频频率。
上述实施例中，优选地，步骤S4中，射频频率为1000～5000W(瓦)，例如为1500W，或2000W，或2500W，或3000W，或3500W，或4000W，或4500W等。
在一个较佳的实施例中，步骤S4中，氮气的流量为200～8000sccm(StandardCubic Centimeter per Minute每分钟标准毫升，简称sccm)，例如为800sccm，或2000sccm，或3000sccm，或3500sccm，或4000sccm，或5000sccm，或6000sccm，或7000sccm等。
在一个较佳的实施例中，步骤S4中，氢气的流量为200～7000sccm，例如为800sccm，或2000sccm，或3000sccm，或3500sccm，或4000sccm，或5000sccm，或6000sccm等。
在一个较佳的实施例中，步骤S4中，等离子刻蚀工艺采用双保护层对晶圆进行保护。
在一个较佳的实施例中，步骤S4中，等离子刻蚀工艺采用的压强为400～1000mtorr(毫托)，例如为450mtorr，或500mtorr，或600mtorr，或650mtorr，或700mtorr，或800mtorr，或900mtorr等。
在一个较佳的实施例中，步骤S4中，等离子刻蚀工艺的刻蚀时间为600～900s(秒)，例如为650s，或700s，或750s，或800s，或850s等。
综上所述，本发明提出了一种连接孔结构的制备方法，其中，包括：步骤S1，提供上表面制备有一钨金属层的晶圆；步骤S2，于钨金属层的上表面依次制备一氧化层和一非定型碳薄膜层；步骤S3，采用一光刻工艺于非定型碳薄膜层和钨金属层内形成通孔；步骤S4，采用一等离子刻蚀工艺去除非定型碳薄膜层；其中，步骤S4中，等离子刻蚀工艺采用的反应气体为氮气和氢气的混合气体；不会对钨金属层产生影响，保证了钨金属层的完整，进而保证器件的性能。
通过说明和附图，给出了具体实施方式的特定结构的典型实施例，基于本发明精神，还可作其他的转换。尽管上述发明提出了现有的较佳实施例，然而，这些内容并不作为局限。
对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。

Claims (8)

1.一种连接孔结构的制备方法，其特征在于，包括：
步骤S1，提供上表面制备有一钨金属层的晶圆；
步骤S2，于所述钨金属层的上表面依次制备一氧化层和一非定型碳薄膜层；
步骤S3，采用一光刻工艺于所述非定型碳薄膜层和所述钨金属层内形成通孔；
步骤S4，采用一等离子刻蚀工艺去除所述非定型碳薄膜层；
其中，所述步骤S4中，所述等离子刻蚀工艺采用的反应气体为氮气和氢气的混合气体。
2.根据权利要求1所述的制备方法，其特征在于，所述步骤S4中，所述等离子刻蚀工艺采用恒定的射频频率。
3.根据权利要求2所述的制备方法，其特征在于，所述步骤S4中，所述射频频率为1000～5000W。
4.根据权利要求1所述的制备方法，其特征在于，所述步骤S4中，所述氮气的流量为200～8000sccm。
5.根据权利要求1所述的制备方法，其特征在于，所述步骤S4中，所述氢气的流量为200～7000sccm。
6.根据权利要求1所述的制备方法，其特征在于，所述步骤S4中，所述等离子刻蚀工艺采用双保护层对晶圆进行保护。
7.根据权利要求1所述的制备方法，其特征在于，所述步骤S4中，所述等离子刻蚀工艺采用的压强为400～1000mtorr。
8.根据权利要求1所述的制备方法，其特征在于，所述步骤S4中，所述等离子刻蚀工艺的刻蚀时间为600～900s。
CN201711071620.4A 2017-11-03 2017-11-03 一种连接孔结构的制备方法 Pending CN107946190A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711071620.4A CN107946190A (zh) 2017-11-03 2017-11-03 一种连接孔结构的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711071620.4A CN107946190A (zh) 2017-11-03 2017-11-03 一种连接孔结构的制备方法

Publications (1)

Publication Number Publication Date
CN107946190A true CN107946190A (zh) 2018-04-20

Family

ID=61933262

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711071620.4A Pending CN107946190A (zh) 2017-11-03 2017-11-03 一种连接孔结构的制备方法

Country Status (1)

Country Link
CN (1) CN107946190A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102832163A (zh) * 2011-06-15 2012-12-19 联华电子股份有限公司 形成开口的方法
CN103050433A (zh) * 2011-10-17 2013-04-17 中芯国际集成电路制造(上海)有限公司 半导体的接触孔结构及其制作方法
CN103531525A (zh) * 2012-07-02 2014-01-22 中芯国际集成电路制造(上海)有限公司 金属互连结构及其制作方法
CN104752333A (zh) * 2013-12-31 2015-07-01 中芯国际集成电路制造(上海)有限公司 第一金属互连层的制作方法
CN104979281A (zh) * 2015-05-25 2015-10-14 上海华力微电子有限公司 一种接触孔形成方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102832163A (zh) * 2011-06-15 2012-12-19 联华电子股份有限公司 形成开口的方法
CN103050433A (zh) * 2011-10-17 2013-04-17 中芯国际集成电路制造(上海)有限公司 半导体的接触孔结构及其制作方法
CN103531525A (zh) * 2012-07-02 2014-01-22 中芯国际集成电路制造(上海)有限公司 金属互连结构及其制作方法
CN104752333A (zh) * 2013-12-31 2015-07-01 中芯国际集成电路制造(上海)有限公司 第一金属互连层的制作方法
CN104979281A (zh) * 2015-05-25 2015-10-14 上海华力微电子有限公司 一种接触孔形成方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
谷至华等: "《薄膜晶体管（TFT）阵列制造技术》", 30 September 2007, 复旦大学出版社 *

Similar Documents

Publication Publication Date Title
CN111593319B (zh) 用于填充在衬底表面内形成的凹部的循环沉积方法和设备
CN104969333B (zh) 硅的干蚀刻方法
KR960026365A (ko) 실리콘질화막의 제조방법
CN101459066A (zh) 栅极、浅沟槽隔离区形成方法及硅基材刻蚀表面的平坦化方法
CN103426749B (zh) 开口的形成方法和堆叠结构
CN107946190A (zh) 一种连接孔结构的制备方法
CN103137443B (zh) 无定形碳硬掩膜层的形成方法及刻蚀方法
CN103903969B (zh) 浮栅的制备方法
CN104167385A (zh) 改善互连工艺中半导体器件可靠性的方法
CN102623306A (zh) 金属-多层绝缘体-金属电容器及其制造方法、集成电路
US20240112923A1 (en) Etching method with metal hard mask
JP2010098101A (ja) 半導体装置の製造方法
CN105097440A (zh) 一种深硅刻蚀方法
KR101731792B1 (ko) 실리콘나이트라이드막의 건식식각방법
JP2022077710A (ja) エッチング方法
CN107706188B (zh) 外围电路接触孔形成方法、三维存储器及电子设备
CN106158936A (zh) 双极型晶体管的制备方法和双极型晶体管
KR20230097221A (ko) 반도체 장치의 제조 방법 및 에칭 가스
WO2024219232A1 (ja) エッチング方法及びプラズマ処理装置
CN107293474B (zh) 集成电路金属连线及其制备方法
CN107731745A (zh) 一种花瓶状接触孔的制备方法
CN103839870B (zh) 用于tsv刻蚀中改善硅通孔侧壁粗糙度的方法
CN116799005B (zh) 一种半导体结构及其制备方法
CN102709154A (zh) 一种金属-多层绝缘体-金属电容器的制作方法
JP4986661B2 (ja) 絶縁膜の形成方法およびこれを用いた半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20180420