JPWO2018008625A1 - キャパシタ - Google Patents
キャパシタ Download PDFInfo
- Publication number
- JPWO2018008625A1 JPWO2018008625A1 JP2018526389A JP2018526389A JPWO2018008625A1 JP WO2018008625 A1 JPWO2018008625 A1 JP WO2018008625A1 JP 2018526389 A JP2018526389 A JP 2018526389A JP 2018526389 A JP2018526389 A JP 2018526389A JP WO2018008625 A1 JPWO2018008625 A1 JP WO2018008625A1
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- capacitor
- lower electrode
- film
- end surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 title claims description 66
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 230000004888 barrier function Effects 0.000 claims description 6
- 239000010408 film Substances 0.000 description 91
- 230000001681 protective effect Effects 0.000 description 19
- 229910052751 metal Inorganic materials 0.000 description 14
- 239000002184 metal Substances 0.000 description 14
- 239000000463 material Substances 0.000 description 12
- 238000000034 method Methods 0.000 description 11
- 238000004519 manufacturing process Methods 0.000 description 10
- 239000010410 layer Substances 0.000 description 9
- 239000007769 metal material Substances 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 230000000052 comparative effect Effects 0.000 description 6
- 239000011810 insulating material Substances 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 239000003989 dielectric material Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000009719 polyimide resin Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910004140 HfO Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004541 SiN Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- -1 SiO 2 Chemical class 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G17/00—Structural combinations of capacitors or other devices covered by at least two different main groups of this subclass with other electric elements, not covered by this subclass, e.g. RC combinations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/33—Thin- or thick-film capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/40—Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G7/00—Capacitors in which the capacitance is varied by non-mechanical means; Processes of their manufacture
- H01G7/06—Capacitors in which the capacitance is varied by non-mechanical means; Processes of their manufacture having a dielectric selected for the variation of its permittivity with applied voltage, i.e. ferroelectric capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Semiconductor Integrated Circuits (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
Abstract
基板と、基板上に形成され、上面、下面、及び、当該上面と当該下面とをつなぐ端面を有する下部電極と、下部電極上に形成された誘電膜と、誘電膜上に形成された上部電極と、上部電極に接続する端子電極とを備え、前記下部電極の上面は前記下部電極の下面の周縁の内側の領域に形成されており、端面の少なくとも一部はテーパ形状を有する、キャパシタ。
Description
本発明は、キャパシタに関する。
半導体集積回路に用いられる代表的なキャパシタ素子として、例えばＭＩＭ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｍｅｔａｌ）キャパシタがよく知られている。ＭＩＭキャパシタは、誘電体を下部電極と上部電極とで挟んだ平行平板型の構造を有するキャパシタである。
例えば特許文献１には、このようなキャパシタが開示されている。特許文献１に記載のキャパシタは、下地電極と、該下地電極上に形成された誘電体層と、該誘電体層上に形成された上部電極層と、上部電極層に接続された端子電極と、を有する。
例えば高周波インピーダンス用マッチング素子として用いられる、容量値：０．１〜数１０ｐＦ程度のキャパシタは、狙い容量値：±０．０５ｐＦといった狭偏差で形成することが求められる。キャパシタを狙い通りの容量値で精度良く形成するためには、誘電体層を下部電極と上部電極とで挟んだＭＩＭ部(真性容量)を高精度で形成するのに加えて、層間膜を下部電極と上部電極層に接続された端子電極とで挟んだ浮遊容量を小さくすることが必要となる。ここで、下部電極と端子電極の対向面積をＳ、層間距離をｄ、層間絶縁膜の誘電率をεとすると、下部電極と端子電極の間で発生する浮遊容量Ｃは、Ｃ=ε×Ｓ/ｄで表すことができる。上記従来の薄膜キャパシタでは、下部電極断面、端子電極断面ともに矩形形状に形成されているため、対向面積Ｓは比較的大きくなる。また、素子を低背化するためには、層間距離ｄを短くすることが必要となる。層間距離ｄが短い場合、dがばらつくことで浮遊容量Ｃのばらつきも大きくなる。
これらのことから、下部電極と端子電極の間には、ばらつきを持つ、比較的大きな浮遊容量Ｃが発生してしまう。浮遊容量はＭＩＭ部(真性容量)に並列に寄生するため、比較的大きな浮遊容量Ｃが発生すると、ＭＩＭ部(真性容量)を高精度で形成したとしても、狙いの容量値から外れてしまい、狭偏差化が実現できないという問題が生じていた。
本発明はこのような事情に鑑みてなされたものであり、下部電極と端子電極との間で発生する浮遊容量を低減できるキャパシタを提供することを目的とする。
本発明の一側面に係るキャパシタは、基板と、基板上に形成され、上面、下面、及び、当該上面と当該下面とをつなぐ端面を有する下部電極と、下部電極上に形成された誘電膜と、誘電膜上に形成された上部電極と、上部電極に接続する端子電極とを備え、前記端子電極から前記下部電極を見た平面視において、下部電極の上面の少なくとも一部は下部電極の下面の周縁の内側の領域に形成されており、端面の少なくとも一部はテーパ形状を有する。
本発明によれば、下部電極と端子電極との間で発生する浮遊容量を低減できるキャパシタを提供することが可能となる。
以下、添付の図面を参照して本発明の実施形態について説明する。
（１．第１実施形態）
図１は、本発明の第１実施形態に係るキャパシタ１０の構造を概略的に示す平面図である。また、図２は、図１のＡＡ´断面を示す図である。なお、図１及び図２においては、キャパシタ１０の構造における特徴の少なくとも一部を説明するのに必要な構成を抽出して記載しているが、キャパシタ１０が不図示の構成を備えることを妨げるものではない。
図１は、本発明の第１実施形態に係るキャパシタ１０の構造を概略的に示す平面図である。また、図２は、図１のＡＡ´断面を示す図である。なお、図１及び図２においては、キャパシタ１０の構造における特徴の少なくとも一部を説明するのに必要な構成を抽出して記載しているが、キャパシタ１０が不図示の構成を備えることを妨げるものではない。
キャパシタ１０は、基板２０と、下部電極３０と、誘電膜４０と、上部電極５０とを備えて構成される。また、キャパシタ１０は、上部電極５０に電気的に接続されたビア電極７０及び端子電極８０と、下部電極３０に電気的に接続されたコンタクト電極５２、ビア電極７２及び端子電極８２とを備える。
基板２０は、キャパシタ１０を端子電極８０から基板２０に向かう平面視（図１）において、矩形形状を有する。基板２０は、例えばシリコンなどの半導体基板である。基板２０の長辺の長さは２００μｍ以上６００μｍ以下、短辺の長さは１００μｍ以上３００μｍ以下を想定している。キャパシタ１０は、基板２０の表面に、例えば酸化シリコンなどの絶縁膜２２を有する。絶縁膜２２は、絶縁膜２２の下に形成される基板２０及び絶縁膜２２の上に形成される下部電極３０と密着する材料により形成される。絶縁膜２２は、異なる材料から形成された複数の層からなる膜であってもよい。絶縁膜２２は基板２０と下部電極３０を電気的に絶縁できればよく、膜厚は０．５μｍ以上３μｍ以下程度が好ましい。また、基板２０は、例えばアルミナなどの絶縁材料により形成されてもよい。この場合、絶縁膜２２は、基板２０上に形成されなくともよい。
下部電極３０は、基板２０の上層において、平面視で基板２０の周縁の内側の領域に形成される。下部電極３０は基板２０の周縁の端部から５μｍ以上３０μｍ以下程度内側に形成されていることが好ましい。下部電極３０は、絶縁膜２２と接する下面３２と、誘電膜４０と接する上面３４と、下面３２と上面３４とをつなぐ端面３６とを有する。下部電極３０の膜厚は直列抵抗を下げるために、厚い方が好ましい。具体的には、下部電極３０の膜厚は、０．３μｍ以上１０μｍ以下が好ましく、０．５μｍ以上５μｍ以下が更に好ましい。
下部電極３０の下面３２及び上面３４は、矩形形状を有する。また、上面３４は、平面視において、下面３２の周縁の内側の領域に形成されおり、端面３６は、かかる下面３２と上面３４とをつなぐように、下面３２又は上面３４に対して斜めに形成される。すなわち、下部電極３０は、下面３２から上面３４に向かうにつれて、平面視における面積（断面における幅）が徐々に小さくなるように、端面３６がテーパ形状を有する。下面３２と端面３６がなす角度θは、３０°以上６０°以下が好ましく、４０°以上５０°以下が更に好ましい。角度θが３０°よりも小さい場合、端面３６の形状を制御することが難しくなる。角度θが６０°よりも大きい場合、浮遊容量低減の効果が小さくなる。例えば、下部電極の膜厚を５μｍ、θ＝４５°、Ｗ２＝１０μｍとすると、Ｗ１＝５μｍとなる。下部電極と端子電極との間で発生する浮遊容量は、対向する電極幅に概ね比例するため、端面３６をテーパ形状にすることにより浮遊容量を５０％以上低減することができる。
本実施形態において、下部電極３０は平面視において矩形形状を有しており、端面３６が斜めに傾斜している。もっとも、下部電極３０は、端面３６のうち、少なくとも、平面視において端子電極８０と重なる端面３６が、下面３２又は上面３４に対して斜めに形成されていればよい。また、端面３６は、階段状に形成されてもよい。
下部電極３０は、Ｃｕ、Ａｇ、Ａｕ、Ａｌ、Ｎｉ、Ｃｒ、Ｔｉ等からなる金属又はこれらの金属を含む導電体が好ましい。下部電極３０は、異なる材料から形成された複数の層を有するように形成されてもよい。
誘電膜４０は、下部電極３０の表面を覆うように形成される。具体的には、誘電膜４０は、下部電極３０の上面３４及び端面３６を覆うように形成されるとともに、コンタクト電極５２が形成される位置において、下部電極３０が露出した開口を有する。誘電膜４０は、ＳｉＯ2、ＳｉＮ、Ａｌ2Ｏ3、ＨｆＯ2、Ｔａ2Ｏ5、ＺｒＯ2等の酸化物、窒化物などの誘電性ないし絶縁性を有する材料により形成される。誘電膜４０の膜厚は、０．０２μｍ以上２μｍ以下であることが好ましい。
上部電極５０は、誘電膜４０上において、平面視で下部電極３０の上面３４の周縁の内側に形成される。また、上部電極５０は、下部電極３０の上面３４の一部の領域に形成される。上部電極５０の膜厚は直列抵抗を下げるために、厚い方が好ましい。具体的には、上部電極５０の膜厚は、０．３μｍ以上１０μｍ以下が好ましく、０．５μｍ以上５μｍ以下が更に好ましい。
コンタクト電極５２は、下部電極３０に対して電気的に接続された電極である。コンタクト電極５２は、下部電極３０の上面３４において上部電極５０が形成される一部の領域以外の領域に形成される。また、コンタクト電極５２は、誘電膜４０に形成された開口を充填するように形成される。すなわち、コンタクト電極５２は、当該開口の内部において、下部電極３０と接触するように形成される。また、コンタクト電極５２は、当該開口の内部から当該開口の周囲における誘電膜４０上に亘って形成されてもよい。
本実施形態において、上部電極５０及びコンタクト電極５２は、同一の材料で形成される。上部電極５０及びコンタクト電極５２はＣｕ、Ａｇ、Ａｕ、Ａｌ、Ｎｉ、Ｃｒ、Ｔｉ等からなる金属又はこれらの金属を含む導電体が好ましい。
保護膜６０は、上部電極５０及びコンタクト電極５２を覆うように形成される。また、保護膜６０は、ビア電極７０及び７２が形成される位置において、それぞれ、上部電極５０及びコンタクト電極５２が露出した開口を有する。また、保護膜６０は、基板２０の端部において、誘電膜４０及び絶縁膜２２を覆うように形成される。保護膜６０は、平面視において、基板２０の周縁の内側の領域に形成されてもよい。また、保護膜６０は、ポリイミド樹脂や酸化シリコンなどの絶縁材料により形成される。保護膜６０の膜厚は、１μｍ以上２０μｍ以下であることが好ましい。
ビア電極７０及び７２は、それぞれ、上部電極５０と端子電極８０、コンタクト電極５２と端子電極８２を電気的に接続する電極である。ビア電極７０及び７２は、保護膜６０に形成された開口を充填するように形成される。なお、ビア電極７０及び７２は、後述する端子電極８０及び８２と一体に形成されてもよい。
端子電極８０は、保護膜６０及びビア電極７０上に形成され、上部電極５０と外部とを電気的に接続する端子である。本実施形態において、端子電極８０の当該端面は、下部電極３０の上面３４の周縁よりも外側に形成される。
端子電極８２は、保護膜６０及びビア電極７２上に形成され、下部電極３０と外部とを電気的に接続する端子である。端子電極８２は、平面視において、矩形形状を有しているものの、端子電極８０とは異なり、必ずしも、端面の少なくとも１つが、下部電極３０と重なるように、上部電極５０の周縁よりも外側に形成されなくともよい。端子電極８０及び端子電極８２は、下部電極３０及び上部電極５０の材料よりも抵抗率の低い材料であることが好ましく、ＣｕやＡｌ等からなる金属であることが好ましい。これにより抵抗を下げることが可能となるからである。また、端子電極７の最表面は、ＡｕやＳｎであってもよい。端子電極８０及び端子電極８２の膜厚は、１μｍ以上１０μｍ以下であることが好ましい。
図３は、本実施形態に係るキャパシタ１０の比較例を示す図である。本比較例に係るキャパシタ１２では、下部電極３０の端面３６が、下部電極３０の下面３２に対して垂直に形成されている。本比較例に係るキャパシタ１２を用いて、第１実施形態に係るキャパシタ１０の作用効果を説明する。
比較例に係るキャパシタ１２では、下部電極３０の上面３４と端面３６のなす角度は直角であって、下部電極３０の上面３４が、誘電膜４０及び保護膜６０を間に挟んで、端子電極８０の下面（保護膜６０と接する面）と対向する。
比較例に係るキャパシタ１２では、このように、下部電極３０と端子電極８０とが対向する面の面積（すなわち、領域Ｓの面積）が比較的大きいため、下部電極３０、誘電膜４０、保護膜６０、及び端子電極８０の積層構造によって、比較的大きな浮遊容量が形成されてしまう。従って、キャパシタ１２では、下部電極３０と上部電極５０によって形成される容量（真性容量）と並列に当該浮遊容量が形成されることとなり、真性容量を高精度で形成したとしても、狙いの容量値から外れてしまう。
他方で、本実施形態に係るキャパシタ１０では、下部電極３０の端面３６がテーパ形状を有するように形成される。従って、下部電極３０の上面３４のうち、端子電極８０の下面と対向する面の面積を低減させることができる。これにより、下部電極３０と端子電極８０とによって形成される浮遊容量を低減させることができるので、真性容量成分のみでキャパシタ１０の容量値が決まり、狙い通りの容量値でキャパシタを形成することができる。
図４Ａ〜Ｈは、本実施形態に係るキャパシタ１０の製造方法の一例を示す模式図である。以下、図４Ａ〜Ｈを用いて、キャパシタ１０の製造方法について説明する。なお、図４Ａ〜Ｈでは、１つのキャパシタ１０について説明するが、同一の基板を用いて複数のキャパシタ１０を同時に形成することができる。
図４Ａに示すように、まず、基板２０を用意し、基板２０上に絶縁膜２２を形成する。例えば、基板２０はシリコン基板であり、絶縁膜２２はシリコン基板の表面を酸化した酸化シリコン膜である。酸化シリコン膜の膜厚は０．５μｍ以上３μｍ以下程度が好ましい。次に、絶縁膜２２上に、下部電極３０を構成する金属材料からなる金属膜１３０を形成する。金属膜１３０の膜厚は０．３μｍ以上１０μｍ以下が好ましく、０．５μｍ以上５μｍ以下が更に好ましい。
次に、図４Ｂに示すように、金属膜１３０上にフォトレジストと塗布するとともに、下部電極３０の形状にパターニングしたレジストマスク１３２を形成する。そして、レジストマスク１３２をマスクとして、金属膜１３０をウエットエッチングする。そうすると、金属膜１３０のうち露出した領域（レジストマスク１３２によってマスクされていない領域）から徐々にエッチングされていくため、金属膜１３０のうち、レジストマスク１３２に近い部分の方が、絶縁膜２２に近い部分よりも多くエッチングされる。これにより、図４Ｃに示すように、金属膜１３０の下面に対して斜めの端面３６が形成される。
次に、図４Ｄに示すように、レジストマスク１３２を除去する。これにより、下面３２、上面３４及び端面３６を有する下部電極３０が形成される。
次に、図４Ｅに示すように、誘電膜４０を形成する。まず、誘電膜４０を形成する誘電体材料を、下部電極３０の上面３４及び端面３６、並びに、絶縁膜２２上に形成する。誘電膜４０はシリコン窒化膜で、膜厚は０．０２μｍ以上２μｍ以下であることが好ましい。そして、パターニングされたフォトレジストをマスクとして、下部電極３０の上面３４の一部が露出するように、誘電体材料の一部を除去して、開口４２を形成し、誘電膜４０を形成する。
本実施形態では、下部電極３０の端面３６がテーパ形状を有するように形成されるため、下部電極３０の端面３６においても、誘電体材料をカバレッジよく形成することができる。これにより、端面３６において誘電膜４０の絶縁耐性を向上させることができる。また、下部電極３０の上面３４と端面３６とが成す角が鈍角となる。これにより、当該角において発生する電界を分散させることができる。
次に、図４Ｆに示すように、上部電極５０及びコンタクト電極５２を形成する。まず、上部電極５０及びコンタクト電極５２を形成する金属材料を、誘電膜４０、絶縁膜２２、及び、誘電膜４０の開口４２（図４Ｅ参照）内に形成する。上部電極５０の膜厚は直列抵抗を下げるために、厚い方が好ましい。０．３μｍ以上１０μｍ以下が好ましく、０．５μｍ以上５μｍ以下が更に好ましい。そして、パターニングされたフォトレジストをマスクとして当該金属材料をエッチングして、下部電極３０の一部の領域に上部電極５０を形成するとともに、誘電膜４０の開口４２にコンタクト電極５２を形成する。
次に、図４Ｇに示すように、保護膜６０を形成する。まず、保護膜６０を形成する絶縁材料を、上部電極５０、コンタクト電極５２、誘電膜４０、及び絶縁膜２２上に形成する。保護膜６０は、ポリイミド樹脂や酸化シリコンなどの絶縁材料により形成される。保護膜６０の膜厚は、１μｍ以上２０μｍ以下であることが好ましい。そして、パターニングされたフォトレジストをマスクとして当該絶縁材料をエッチングして、それぞれ、上部電極５０の一部及びコンタクト電極５２の一部が露出するように、ビア７４及び７６を形成する。
次に、図４Ｈに示すように、ビア７４及び７６（図４Ｇ参照）内に金属材料を充填するとともにエッチバックして、ビア電極７０及び７２を形成する。また、保護膜６０並びにビア電極７０及び７２上に、金属材料を形成し、これをパターニングされたフォトレジストをマスクとしてエッチングすることにより、端子電極８０及び８２を形成する。以上の工程により、本実施形態に係るキャパシタ１０を得ることができる。
（２．第２実施形態）
次に、本発明の第２実施形態に係るキャパシタ１０について説明する。第２実施形態以降では第１実施形態と共通の事柄についての記述を省略し、異なる点についてのみ説明する。特に、同様の構成による同様の作用効果については実施形態毎には逐次言及しない。また、第２実施形態において第１実施形態と同一の符号が付された構成は、第１実施形態における構成と同様の構成及び機能を有する。
次に、本発明の第２実施形態に係るキャパシタ１０について説明する。第２実施形態以降では第１実施形態と共通の事柄についての記述を省略し、異なる点についてのみ説明する。特に、同様の構成による同様の作用効果については実施形態毎には逐次言及しない。また、第２実施形態において第１実施形態と同一の符号が付された構成は、第１実施形態における構成と同様の構成及び機能を有する。
図５は、第２実施形態に係るキャパシタ１０の構造を概略的に示す断面図である。本実施形態において、端子電極８０は、下面９２及び上面９４と、かかる下面３２と上面３４とをつなぐように、下面９２又は上面９４に対して斜めに形成された端面９６とを有する。すなわち、端子電極８０は、下面９２から上面９４に向かうにつれて、平面視における面積（断面における幅）が徐々に大きくなるように、端面９６が逆テーパ形状を有する。
本実施形態において、端子電極８０は平面視において矩形形状を有しており、４つの端面９６のいずれもが斜めに傾斜している。もっとも、端子電極８０は、端面９６のうち、少なくとも、平面視において下部電極３０と対向する領域に近い端面９６が、下面９２又は上面９４に対して斜めに形成されていればよい。また、端面９６は、階段状に形成されてもよい。
本実施形態における端子電極８０は、例えば、以下の工程により形成される。すなわち、まず、端子電極８０を形成する金属材料を、保護膜６０並びにビア電極７０及び７２上に形成する。そして、フォトレジストをパターニングしてレジストマスクを形成する際に、例えば、ネガレジストを過剰露光したり、ポジレジストを過少露光したりするなど、露光条件を調整して、レジストマスクの断面がテーパ形状を有するように形成する。そして、かかるテーパ形状を有するレジストマスクをマスクとして当該金属材料をエッチングすることにより、逆テーパ形状（レジストマスクとは逆のテーパ形状）を有する端子電極８０を形成することができる。
本実施形態によれば、端子電極８０において下部電極３０と対向する領域に近い端面９６が逆テーパ形状を有するので、下部電極３０と端子電極８０が対向する面の面積をさらに低減させることができる。これにより、キャパシタ１０の浮遊容量を低減させることができ、狙い通りの容量値でキャパシタを形成することができる。
（３．第３実施形態）
次に、本発明の第３実施形態に係るキャパシタ１０について説明する。
次に、本発明の第３実施形態に係るキャパシタ１０について説明する。
図６は、本実施形態に係るキャパシタ１０の構造を概略的に示す断面図である。本実施形態において、キャパシタ１０は、下部電極３０と誘電膜４０との間（少なくとも下部電極３０の上面３４及び端面３６）に、バリア膜９０をさらに備える。バリア膜９０は、例えば、０．０１μｍ以上１μｍ以下の厚さを有する。本実施形態において、下部電極３０は、例えば銅などの誘電膜４０に拡散しやすい材料により形成される。そして、バリア膜９０は、例えば、チタン、チタンタングステン、窒化チタンなど、下部電極３０を形成する材料が誘電膜４０に拡散することを防ぐことができる材料により形成される。
本実施形態によれば、下部電極３０を形成する材料が誘電膜４０に拡散することを防ぐことができるので、信頼性の高いキャパシタを提供することができる。
以上、本発明の例示的な実施形態について説明した。
本発明の一実施形態に係るキャパシタ１０は、基板２０と、基板２０上に形成され、上面３４、下面３２、及び、上面３４と下面３２とをつなぐ端面３６を有する下部電極３０と、下部電極３０上に形成された誘電膜４０と、誘電膜４０上に形成された上部電極５０と、上部電極５０に接続する端子電極８０とを備え、前記端子電極８０から前記下部電極３０を見た平面視において、下部電極３０の上面３４の少なくとも一部は下部電極３０の下面３２の周縁の内側の領域に形成されており、端面の少なくとも一部はテーパ形状を有する。これにより、下部電極３０と端子電極８０とによって形成される浮遊容量を低減させることができ、狙い通りの容量値でキャパシタを形成することができる。
端子電極８０は、上面９４、下面９２、及び、上面９４と下面９２とをつなぐ端面９６を有しており、端子電極８０の下面９２の少なくとも一部は、上面９４の周縁の内側の領域に形成されており、端面９６の少なくとも一部はテーパ形状を有する。これにより、下部電極３０と端子電極８０が対向する面の面積をさらに低減させることができる。よって、キャパシタ１０の浮遊容量を低減させることができ、狙い通りの容量値でキャパシタを形成することができる。
キャパシタ１０は、下部電極３０と誘電膜４０との間に形成されたバリア膜９０をさらに備えてもよい（図６）。これにより、下部電極３０を形成する材料が誘電膜４０に拡散することを防ぐことができるので、信頼性の高いキャパシタを提供することができる。
なお、以上説明した各実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更／改良され得るととともに、本発明にはその等価物も含まれる。即ち、各実施形態に当業者が適宜設計変更を加えたものも、本発明の特徴を備えている限り、本発明の範囲に包含される。例えば、各実施形態が備える各要素及びその配置、材料、条件、形状、サイズなどは、例示したものに限定されるわけではなく適宜変更することができる。また、各実施形態は例示であり、異なる実施形態で示した構成の部分的な置換又は組み合わせが可能であることは言うまでもなく、これらも本発明の特徴を含む限り本発明の範囲に包含される。
１０ キャパシタ
２０ 基板
２２ 絶縁膜
３０ 下部電極
３２ 下面
３４ 上面
３６ 端面
４０ 誘電膜
５０ 上部電極
６０ 保護膜
８０ 端子電極
９０ バリア膜
９２ 下面
９４ 上面
９６ 端面
２０ 基板
２２ 絶縁膜
３０ 下部電極
３２ 下面
３４ 上面
３６ 端面
４０ 誘電膜
５０ 上部電極
６０ 保護膜
８０ 端子電極
９０ バリア膜
９２ 下面
９４ 上面
９６ 端面
Claims (3)
- 基板と、
前記基板上に形成され、上面、下面、及び、当該上面と当該下面とをつなぐ端面を有する下部電極と、
前記下部電極上に形成された誘電膜と、
前記誘電膜上に形成された上部電極と、
前記上部電極に接続する端子電極と
を備え、
前記端子電極から前記下部電極を見た平面視において、前記下部電極の上面の少なくとも一部は前記下部電極の下面の周縁の内側の領域に形成されており、前記端面の前記少なくとも一部はテーパ形状を有する、キャパシタ。 - 前記端子電極は、上面、下面、及び、当該上面と当該下面とをつなぐ端面を有しており、
前記端子電極の前記下面の少なくとも一部は、前記上面の周縁の内側の領域に形成されており、
前記端面の前記少なくとも一部はテーパ形状を有する、請求項１に記載のキャパシタ。 - 前記下部電極と前記誘電膜との間に形成されたバリア膜をさらに備えた、請求項１又は２に記載のキャパシタ。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016135127 | 2016-07-07 | ||
| JP2016135127 | 2016-07-07 | ||
| PCT/JP2017/024455 WO2018008625A1 (ja) | 2016-07-07 | 2017-07-04 | キャパシタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP6372640B2 JP6372640B2 (ja) | 2018-08-15 |
| JPWO2018008625A1 true JPWO2018008625A1 (ja) | 2018-10-11 |
Family
ID=60912610
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018526389A Active JP6372640B2 (ja) | 2016-07-07 | 2017-07-04 | キャパシタ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20190074348A1 (ja) |
| JP (1) | JP6372640B2 (ja) |
| CN (1) | CN109196609A (ja) |
| WO (1) | WO2018008625A1 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2022006781A (ja) * | 2020-06-25 | 2022-01-13 | Tdk株式会社 | 電子部品及びその製造方法 |
| US20230335579A1 (en) * | 2020-06-29 | 2023-10-19 | Tdk Corporation | Thin film capacitor, its manufacturing method, and electronic circuit substrate having the thin film capacitor |
| JPWO2022239717A1 (ja) * | 2021-05-10 | 2022-11-17 | ||
| CN118696386A (zh) * | 2022-02-16 | 2024-09-24 | Tdk株式会社 | 薄膜电容器及其制造方法、以及具备薄膜电容器的电子电路基板 |
| CN118696385A (zh) * | 2022-02-16 | 2024-09-24 | Tdk株式会社 | 薄膜电容器及具备其的电子电路基板 |
| WO2024143454A1 (ja) * | 2022-12-28 | 2024-07-04 | Tdk株式会社 | 薄膜キャパシタ及びその製造方法、並びに、薄膜キャパシタを備える電子回路基板 |
| WO2024143455A1 (ja) * | 2022-12-28 | 2024-07-04 | Tdk株式会社 | 薄膜キャパシタ及びその製造方法、並びに、薄膜キャパシタを備える電子回路基板 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008113002A (ja) * | 2006-10-27 | 2008-05-15 | Samsung Electro Mech Co Ltd | キャパシタ内蔵型印刷回路基板及びその製造方法 |
| JP2008153497A (ja) * | 2006-12-19 | 2008-07-03 | Murata Mfg Co Ltd | 誘電体薄膜キャパシタの製造方法 |
| WO2009110288A1 (ja) * | 2008-03-04 | 2009-09-11 | 日本電気株式会社 | 貫通電極付きキャパシタおよびその製造方法、並びに半導体装置 |
| JP2015216246A (ja) * | 2014-05-12 | 2015-12-03 | Tdk株式会社 | 薄膜キャパシタ |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101271890B (zh) * | 2005-02-14 | 2010-06-02 | 富士通株式会社 | 半导体器件及其制造方法与电容器结构及其制造方法 |
| KR100815969B1 (ko) * | 2007-06-26 | 2008-03-24 | 주식회사 동부하이텍 | 엠아이엠(ｍｉｍ) 캐패시터와 그의 제조방법 |
-
2017
- 2017-07-04 JP JP2018526389A patent/JP6372640B2/ja active Active
- 2017-07-04 CN CN201780028298.9A patent/CN109196609A/zh active Pending
- 2017-07-04 WO PCT/JP2017/024455 patent/WO2018008625A1/ja active Application Filing
-
2018
- 2018-11-05 US US16/180,577 patent/US20190074348A1/en not_active Abandoned
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008113002A (ja) * | 2006-10-27 | 2008-05-15 | Samsung Electro Mech Co Ltd | キャパシタ内蔵型印刷回路基板及びその製造方法 |
| JP2008153497A (ja) * | 2006-12-19 | 2008-07-03 | Murata Mfg Co Ltd | 誘電体薄膜キャパシタの製造方法 |
| WO2009110288A1 (ja) * | 2008-03-04 | 2009-09-11 | 日本電気株式会社 | 貫通電極付きキャパシタおよびその製造方法、並びに半導体装置 |
| JP2015216246A (ja) * | 2014-05-12 | 2015-12-03 | Tdk株式会社 | 薄膜キャパシタ |
Also Published As
| Publication number | Publication date |
|---|---|
| US20190074348A1 (en) | 2019-03-07 |
| JP6372640B2 (ja) | 2018-08-15 |
| CN109196609A (zh) | 2019-01-11 |
| WO2018008625A1 (ja) | 2018-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6372640B2 (ja) | キャパシタ | |
| JP2020115587A (ja) | キャパシタ | |
| JP6856095B2 (ja) | キャパシタ | |
| US20220384113A1 (en) | Capacitor | |
| CN115720677A (zh) | 薄膜电容器及具备其的电子电路基板 | |
| JP6674677B2 (ja) | チップ部品およびその製造方法 | |
| US11631734B2 (en) | Vertical capacitor structure having capacitor in cavity, and method for manufacturing the vertical capacitor structure | |
| JP6731777B2 (ja) | チップコンデンサ | |
| JP6795327B2 (ja) | チップコンデンサ | |
| US11521800B2 (en) | Capacitor | |
| US10278290B2 (en) | Electronic component embedded substrate | |
| JP7178187B2 (ja) | トレンチキャパシタ | |
| TWI659515B (zh) | 封裝結構及其製造方法 | |
| US10847317B2 (en) | Electronic component | |
| US11271074B2 (en) | Capacitor and method for manufacturing the same | |
| JP7563591B2 (ja) | 半導体装置、マッチング回路及びフィルタ回路 | |
| US20240170223A1 (en) | Capacitor structure, semiconductor structure, and method for manufacturing the same | |
| CN117280433A (zh) | 半导体装置 | |
| JP2018019070A (ja) | 電子部品内蔵基板 | |
| JP2017195320A (ja) | チップコンデンサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180529 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180529 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20180529 |
|
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20180607 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180619 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180702 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6372640 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |