JP4479015B2 - コンデンサ内蔵キャリア基板およびその製造方法 - Google Patents

コンデンサ内蔵キャリア基板およびその製造方法 Download PDF

Info

Publication number
JP4479015B2
JP4479015B2 JP16328299A JP16328299A JP4479015B2 JP 4479015 B2 JP4479015 B2 JP 4479015B2 JP 16328299 A JP16328299 A JP 16328299A JP 16328299 A JP16328299 A JP 16328299A JP 4479015 B2 JP4479015 B2 JP 4479015B2
Authority
JP
Japan
Prior art keywords
electrode
capacitor
insulating substrate
layer
internal electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP16328299A
Other languages
English (en)
Other versions
JP2000353875A (ja
Inventor
茂樹 畠中
高則 杉本
和男 岩岡
久明 立原
崇 今中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP16328299A priority Critical patent/JP4479015B2/ja
Publication of JP2000353875A publication Critical patent/JP2000353875A/ja
Application granted granted Critical
Publication of JP4479015B2 publication Critical patent/JP4479015B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、コンデンサ内蔵キャリア基板およびその製造方法に関し、より詳細には、マザーボードと、このマザーボードに搭載される集積回路との間に挟備されるキャリア基板の内部にコンデンサを備えることにより、マザーボードを小型化することができるコンデンサ内蔵キャリア基板およびその製造方法に関する。
【0002】
【従来の技術】
従来より電子機器、電気機器の小型化、薄型化が進んでおり、これに伴ってICチップをはじめとする集積回路の小型化、薄型化が進んでいる。また、集積回路の小型化、高機能化に伴って、高配線密度および高信頼性を有するキャリア基板の要求が高まっている。マザーボードとこれに搭載される集積回路との間に挟備される一般的な従来のキャリア基板は、キャリア基板を貫通するスルーホールを有し、集積回路の周囲または下部に設けられた入出力端子をこのスルーホールに挿通させることにより、集積回路とマザーボードとが電気的に接続されている。さらに、インナービアホールと呼ばれる孔を有するボードを複数個積層し、各層間の孔を適宜電気的に接続して作製される高密度キャリア基板も提案されている。
【0003】
特に近年では、CPUをはじめとする集積回路の発熱を低減させるため、集積回路の駆動電圧を5Vから3.3Vに変更されようとしているが、マザーボード上を流れる電圧を5Vにしたまま、集積回路の駆動電圧を5Vから3.3Vに変更するために電圧を変動させると、電圧変動による誤動作が生じるおそれがある。そのため、この電圧変動による誤動作を解決するために、集積回路の周囲のマザーボード上に外付けコンデンサを搭載しようとする動きがある。また、マザーボード上の集積回路の周囲に電源バイパスコンデンサを搭載することも行われている。
【0004】
【発明が解決しようとする課題】
しかし、集積回路に供給される電圧の変動による誤動作を防止するために、外付けコンデンサまたは電源バイパスコンデンサを搭載した場合には、マザーボードの寸法が大きくなってしまい、小型化が難しくなる。さらに、配線パターンを引き回した場合には、どうしてもインダクタンスが発生してしまう。
【0005】
本発明は、上記従来の問題点を解決するためになされ、その目的とするところは、キャリア基板にコンデンサを内蔵させることにより、マザーボードの寸法を小型化することにある。
【0006】
【課題を解決するための手段】
上記課題を解決する本発明に係るコンデンサ内蔵キャリア基板は、
複数個のボード端子を備えたマザーボードと、複数個の入出力端子を有し、このマザーボードに搭載される集積回路との間に挟備されるものでコア絶縁基板と上部絶縁基板との間に、n層の内部電極層と、各内部電極層の間に挟まれる少なくともn−1層の誘電体層と、n番目、n−2番目…の内部電極層に、コア基板の表面に設けられた導電性金属箔からなるコンデンサ内層引出第一電極を介して電気的に接続され、マザーボードのボード端子と集積回路の入出力端子とを電気的に接続するように外部に露出した第1外部電極と、
n−1番目、n−3番目…の内部電極層に、コア基板の表面に設けられた導電性金属箔からなるコンデンサ内層引出第二電極を介して電気的に接続され、マザーボードのボード端子と集積回路の入出力端子とを電気的に接続するように外部に露出した第2外部電極と、
マザーボードのボード端子と集積回路の入出力端子とを電気的に接続し、第1および第2外部電極ならびに内部電極層からは絶縁されている貫通電極とを備え、コア基板と上部絶縁基板とが貼り合わされている
【0007】
第1外部電極、第2外部電極、および貫通電極は、導電性金属粉および液状樹脂を含有する硬化導電ペーストからなり、液状樹脂は可撓性エポキシ樹脂であることが好ましい。
【0008】
第1外部電極、第2外部電極、および貫通電極は、導電性金属粉および液状樹脂を含有する硬化導電ペーストからなり、導電性金属粉は、銀、銅、およびニッケルからなる群から選択されることが好ましい。
【0009】
上記課題を解決する本発明に係るコンデンサ内蔵キャリア基板の製造方法は、
2枚の絶縁基板に少なくとも3つの孔を穿設し、これらの各孔に導電性ペーストを充填し、硬化させることにより、貫通電極および少なくとも2つの外部電極を形成する第1工程、
一方の絶縁基板の一面に一方の外部電極に電気的に接続する導電性金属箔からなるコンデンサ内層引出第一電極と、他方の外部電極に電気的に接続する導電性金属箔からなるコンデンサ内層引出第二電極を形成する第2工程、
一方の絶縁基板の一面に、コンデンサ内層引出第一電極に電気的に接続する内部電極層を積層し、貫通電極の周囲の内部電極層を除去する第3工程、
内部電極層上に誘電体層を積層する第4工程、
誘電体層上に、コンデンサ内層引出第二電極に電気的に接続する内部電極層を積層し、貫通電極の周囲の内部電極層を除去する第5工程、および
内部電極層および誘電体層が積層された一方の絶縁基板の一面を間に挟むようにして両絶縁基板を接合する第6工程、を包含する。
【0010】
【発明の実施の形態】
以下、図面と共に本発明を詳細に説明する。
(実施の形態1)
図1は、本発明に係るコンデンサ内蔵キャリア基板位置を示す斜投影図であり、図2は、コンデンサ内蔵キャリア基板2がマザーボード3と集積回路1との間に挟まれた位置関係を示す分解断面図である。集積回路1は、本発明に係るコンデンサ内蔵キャリア基板2を介してマザーボード3に半田ボールバンプにより実装される。この実装についてより詳細に説明すると、集積回路1の周囲および/または下部に設けられた入出力端子5は、コンデンサ内蔵キャリア基板2の表面の電極6に接続される。コンデンサ内蔵キャリア基板2の電極7は、マザーボード3のボード端子8と接続されている。このようにして、入出力端子5とボード端子8とが接続されている。なお、電極7とボード端子8との間も、半田ボールバンプにより接続される。
【0011】
コンデンサ内蔵キャリア基板2は、集積回路1をマザーボードに実装する際に生じる衝撃を吸収する。さらに、集積回路1の各入出力端子5間のピッチは0.8mmであり、狭ピッチであるが、コンデンサ内蔵キャリア基板2は入出力端子5を等間隔に並べる機能を有し、集積回路1およびその入出力端子5の温度膨張を緩和している。なお、いうまでもないが、マザーボード3上には、他の集積回路4が搭載されている。
【0012】
このようなコンデンサ内蔵キャリア基板2について、より詳細に説明する。図3は、本発明に係るコンデンサ内蔵キャリア基板2(以下、単に「キャリア基板」という場合がある)の1実施形態を示す断面図である。キャリア基板2は、n層の内部電極層16a、16bと、これらの各内部電極層16の間に挟まれる少なくともn−1層の誘電体層17とを内蔵している。また、n番目、n−2番目…の内部電極層16に電気的に接続された第1外部電極11a、およびn−1番目、n−3番目…の内部電極層16bに電気的に接続された第2外部電極11bを備えている。これらの外部電極11には、マザーボード3のボード端子8と集積回路1の周囲および/または下部に設けられた入出力端子5とを電気的に接続するために、コンデンサ内蔵キャリア基板2の外部に露出した引出電極14、24が備えられている。引出電極14はボード端子8に接続され、引出電極24は入出力端子5に接続される。
【0013】
さらに、本発明においては、ボード端子8と入出力端子5とを電気的に接続するが、外部電極11および内部電極層16a、16bからは絶縁されている貫通電極23を備えている。絶縁手段としては、貫通電極23と内部電極層との間に間隙19・20を設ける手段が挙げられる。また、絶縁をより確実にするために、この間隙19・20に絶縁性樹脂を浸透させてもよい。貫通電極23には、ボード端子8と入出力端子5とを電気的に接続するために、キャリア基板2の外部に露出した貫通外部電極15、25が備えられている。貫通外部電極15はボード端子8に接続され、貫通外部電極25は入出力端子5に接続される。
【0014】
このような本発明に係るキャリア基板2の内部には、外部電極11、これらの外部電極11に上述のように適宜電気的に接続した内部電極層16、およびこれらの内部電極層16の間に挟まれる誘電体層17により、コンデンサが形成されている。また、貫通電極23は、外部電極11および内部電極層16から絶縁されているので、コンデンサに悪影響を与えることなく、マザーボード3のボード端子8と集積回路1の入出力端子5とを電気的に接続している。
【0015】
このように、本発明に係るキャリア基板2は、コンデンサを内蔵しているため、集積回路に供給される電圧の変動による誤動作を防止するために、マザーボード3上に直接搭載されていた外付けコンデンサまたは電源バイパスコンデンサが必要でなくなる。従って、これらのコンデンサが不要になる分、マザーボード3の寸法を小型化できる。さらに、マザーボード3上で、これらのコンデンサと集積回路との間の配線パターンを引き回すこともなくなるため、インダクタンスが発生することがなくなる。
【0016】
なお、本説明では、説明を容易にするという観点から、内部電極層を2層とし、誘電体層17を1層として説明するが、内部電極層およびこれらの各内部電極層に挟まれる誘電体層はそれぞれ3層以上および2層以上であってもよいことは言うまでもない。また、2層以上積層される内部電極層16の最上層の上面には、この最上層の内部電極層16を保護するため、誘電体層17を積層してもよい。この場合、誘電体層17はn層以上積層されることになる。
【0017】
(実施例1)
次に、このようなコンデンサ内蔵キャリア基板2の製造方法を実施例として説明するが、以下の実施例は、例示の目的にのみ用いられ、特許請求の範囲に記載された発明の範囲を限定するために用いられてはならない。
(コア絶縁基板10について)
厚み150μmのコア絶縁基板10の両面に、厚み50μmポリエチレンテレフタレートフィルム(以下、単に「PETフィルム」という)を熱コートした。本実施例では、コア絶縁基板10として、ポリイミドからなる絶縁基板を用いた。なお、ポリイミドに代えて、アラミド樹脂にエポキシ樹脂を浸透させたアラミドエポキシ混合物、アラミドBTレジン混合物、ポリイミド、ポリエステル、ポリオレフィン、ポリアミド、ポリスルホン、ポリエーテルスルホン、ポリフェニレンオキシド、ポリフェニレンサルファイド、ポリカーボネート等の有機高分子からなる基板、ガラスグレーズ、シリコン等の無機化合物からなる基板、および絶縁された金属(例えば、金属酸化物)からなる基板を用いても良い。このなかでも、耐熱性が高く、吸水率も高く、しかもフィルムの表面が平滑であるという観点から、アラミドエポキシ混合物、アラミドBTレジン混合物、またはポリイミドからなる基板を用いることが好ましい。
【0018】
次に、このコア絶縁基板10に、外部電極11および貫通電極23となる孔径200μmの透孔を、CO2レーザーによるレーザー加工法により設けた。この透孔に、導電性金属粉、エポキシ樹脂、および粉体硬化剤を含有する導電性ペーストを充填し、この導電性ペーストを硬化させることにより、外部電極11および貫通電極23をコア絶縁基板10内に作成した。導電性ペーストは、約50重量%の導電性金属粉、約40重量%のエポキシ樹脂、約10重量%の粉体硬化剤を混練することにより得られた。もちろん、この導電性ペーストに配合される導電性金属粉などの配合量は好ましい値であり、適宜、配合量が若干変動することはいうまでもない。
【0019】
導電性金属粉としては、銀、銅、およびニッケルが挙げられ、これらは単独でも、または2種類以上組み合わせて用いられ得る。好ましい銀、銅、およびニッケルの比は、銀1重量部に対して銅約50重量部、ニッケル約50重量部である。また、各導電性金属粉は球状粉であることが好ましく、銀粉の平均粒径は約3μm、銅粉の平均粒径は約2.5μm、ニッケル粉の平均粒径は約5μmであることがより好ましい。
【0020】
導電性ペーストに配合されているエポキシ樹脂として、ビスフェノールA(商品名「エピコート828」、油化シェルエポキシ社から入手)に、グリシジルエステル系の可撓性エポキシ樹脂(商品名「エピコート871」、油化シェルエポキシ社から入手)を混合することにより、適当な作業性粘度を有するペーストが用いられた。可撓性エポキシ樹脂をペーストに配合することによって、ペーストに導電性金属粉を含ませても、その粘度を充填作業に適した粘度にすることができた。
【0021】
このようにして導電性ペーストを透孔に充填して硬化させた後、コア絶縁基板10の両面に熱コートされているポリエチレンテレフタレートフィルムを剥離した。次いで、コア絶縁基板10を、両面表面を荒らした(表面粗さ:Ra=0.5μm)厚み18μmの粗面銅箔で挟み、温度200℃、圧力50Kg/cm2の条件下、2時間にわたって真空熱プレスにより加熱加圧した後エッチング加工し、パターニングすることによって、コア絶縁基板10の片面にコンデンサ内層引出第一電極12およびコンデンサ内層引出第二電極13を形成し、コア絶縁基板10の他面に、マザーボード3のボード端子8に接続されるコンデンサ外部引出電極14および貫通外部電極15を形成した。
【0022】
(コア絶縁基板10上でのコンデンサの作成)
次に、コンデンサ内層引出第一電極12およびコンデンサ内層引出第二電極13が形成された側のコア絶縁基板10の片面に、厚み0.2mmのパターンメタルマスクを取り付け、真空中(1.0×10-4Torr)でEB蒸着によりアルミニウムを蒸着することにより、コンデンサ内層引出第一電極12と電気的に接続した厚み0.3μmの内部電極層16aを積層した。さらに、貫通電極23と電気的に接触しないように、貫通電極23の周囲のアルミニウムからなる内部電極層16aをレーザー工法により除去することにより、孔径400μmの第1内部電極マージン19を形成した。
【0023】
次に、厚み0.2mmのパターンメタルマスクを取り付け、高周波スパッタにより厚み0.3μmのチタン酸ストロンチウムの誘電体層17を第1内部電極マージン19が形成された部分以外の内部電極層16a上に積層した。その後、パターンメタルマスクを別の厚み0.2mmのパターンメタルマスクに交換して、真空中(1.0×10-4Torr)でEB蒸着によりアルミニウムを蒸着することにより、コンデンサ内層引出第二電極13と電気的に接続した厚み0.3μmの内部電極層16bを積層した。さらに、貫通電極23と電気的に接触しないように、貫通電極23の周囲のアルミニウムからなる内部電極層16bをレーザー工法により除去することにより、孔径400μmの第2内部電極マージン20を形成し、薄膜コンデンサを形成した。もちろん、段落番号0022および0023に記載された工程を繰り返して、3層以上の内部電極層16およびこれらの各内部電極層16に挟まれる2層以上の誘電体層17を積層してもよい。
【0024】
(外装用プリプレグ21の作成)
一方、外装用プリプレグの準備として、ポリイミドからなる厚み150μmの上部絶縁基板21の両面に厚み50μmPETフィルムを熱コートした。なお、この上部絶縁基板21については、コア絶縁基板10と同様、ポリイミド板に代えて、アラミドエポキシコンポジットなどからなる基板を用いても良い。
【0025】
次いで、外部電極22および貫通電極23となる孔径200μmの透孔を、CO2レーザーによるレーザー加工法により設けた。この透孔に、上記のコア絶縁基板10において用いられたのと同じ導電性ペーストを充填し、この導電性ペーストを硬化させることによって、外部電極22および貫通電極23を上部絶縁基板21内に作成した。
【0026】
硬化後、PETフィルムを上部絶縁基板21から剥離した。この後、再度、上部絶縁基板21の片面(最終的にコンデンサ外部引出電極24および貫通外部電極25が形成される側の面)に厚み50μmのPETフィルムを熱コートして接着することにより、外装用プリプレグを作製した。
【0027】
(コア絶縁基板10と上部絶縁基板21との接合)
次に、コンデンサを形成したコア絶縁基板10のコンデンサ形成面と、片面に厚み50μmのPETフィルムを熱コートした上部絶縁基板21(外装用プリプレグ)のポリエチレンテレフタレートフィルムの付いていない側の面とを貼り合わせて真空熱プレスにより接合した。なお、内部電極層16および誘電体層17の厚みは、合計でも高々0.5μmであって非常に薄いため、真空熱プレスにより、コア絶縁基板10内の貫通電極23と、上部絶縁基板21の貫通電極23とが電気的に導通するように接合した。
【0028】
この後、上部絶縁基板21上にコートされたPETフィルムを剥離した。そして、片面を荒らした厚み18μmの銅箔の粗面側をコア絶縁基板10のコンデンサ形成面に貼り付け、真空熱プレス中で温度200℃、圧力50Kg/cm2の条件下で2時間かけて加熱加圧接着した後、エッチングおよびパターニングすることにより、コンデンサ外部引出電極24および貫通外部電極25を形成した。このようにして、コンデンサ内蔵キャリア基板2を作成した。
【0029】
このコンデンサ内蔵キャリア基板2の外形寸法は、縦5.0mm、横5.0mmであり、内部電極層16により構成されるコンデンサの対向面積は9.0mm2であった。
【0030】
チタン酸ストロンチウムからなる誘電体層17の誘電率は30、膜厚は0.3μmであり、このコンデンサの静電容量は5652pF、誘電正接は0.008であった。コンデンサ内層第一電極12とコンデンサ内層第二電極13の端子間の距離は2.4mmであり、1×1011Ω以上の絶縁抵抗値を確保できた。また、貫通電極23の抵抗値は、1Ω以下であった。
【0031】
このように作成されたコンデンサ内蔵キャリア基板2に集積回路1を接続し、そしてマザーボード3上に搭載した。キャリア基板2には、コンデンサ3が内蔵されているので、マザーボード3上に直接搭載されるコンデンサの数を減らすことができ、マザーボード3を薄型・小型化することができた。
【0032】
(実施例2)
厚み100μmのポリイミド(ユーピレックスフィルム、宇部興産より入手)からなるコア絶縁基板10および上部絶縁基板21を用いたこと、厚み10μmの粗面銅箔を用いたこと、厚み0.1mmのパターンメタルマスクを用いたこと、内部電極層16の厚みが0.1μmであったこと、および誘電体層17をジメチロールトリシクロデカンジアクリレートから形成したこと以外は、実施例1と同様にコンデンサ内蔵キャリア基板2を作成した。
【0033】
このコンデンサ内蔵キャリア基板2の外形寸法は、縦5.0mm、横5.0mmであり、内部電極層16により構成されるコンデンサの対向面積は9.0mm2であった。
【0034】
ジメチロールトリシクロデカンジアクリレートからなる誘電体層17の誘電率は30、膜厚は0.3μmであり、このコンデンサの静電容量は558pF、誘電正接は0.008であった。コンデンサ内層第一電極12とコンデンサ内層第二電極13の端子間の距離は2.4mmであり、1×1012Ω以上の絶縁抵抗値を確保できた。また、貫通電極23の抵抗値は、1Ω以下であった。このようなコンデンサ内蔵キャリア基板2も、実施例1と同様、マザーボード3上に直接搭載されるコンデンサの数を減らすことができ、マザーボード3を薄型・小型化することができた。
【0035】
上記の実施例では、スパッタまたは蒸着により基板に形成する誘電体層17として、チタン酸ストロンチウムおよびジメチロールトリシクロデカンジアクリレートを用いたが、ポリイミド、ポリ尿素、ポリアミド、ポリウレタン、ポリパラキシレンなどの有機化合物を蒸着または蒸着重合させて誘電体層を形成してもよく、あるいはチタン酸バリウム等の無機化合物から誘電体層を形成しても良い。
【0036】
また、図3では、左側から第1外部電極11a、貫通電極23、貫通電極23、および第2外部電極11bが備えられており、外部電極11が貫通電極23の外側に設けられているが、もちろん、求められるコンデンサの静電容量等の特性に応じて、貫通電極23を外側に、外部電極11を内側に設けても良い。
【0037】
【発明の効果】
マザーボードと、このマザーボードに搭載される集積回路との間に挟備されるキャリア基板内部に、n層の内部電極層と、前記各内部電極層の間に挟まれる少なくともn−1層の誘電体層とを備えた本発明に係るコンデンサ内蔵キャリア基板およびその製造方法により、マザーボード3の寸法を小型化することができる。
【図面の簡単な説明】
【図1】本発明に係るコンデンサ内蔵キャリア基板位置を示す斜投影図
【図2】コンデンサ内蔵キャリア基板2がマザーボード3と集積回路1との間に挟まれた位置関係を示す分解断面図
【図3】本発明に係るコンデンサ内蔵キャリア基板2の1実施形態を示す断面図
【符号の説明】
1 集積回路
2 コンデンサ内蔵キャリア基板(キャリア基板)
4 (他の)集積回路
3 マザーボード
5 入出力端子
6、7 電極
8 ボード端子
10 コア絶縁基板
11a 第1外部電極
11b 第2外部電極
12 コンデンサ内層引出第一電極
13 コンデンサ内層引出第二電極
14 引出電極(コンデンサ外部引出電極)
15 貫通外部電極
16a、b 内部電極層
17 誘電体層
19 間隙(第1内部電極マージン)
20 間隙(第2内部電極マージン)
21 上部絶縁基板(外装用プリプレグ)
22 外部電極
23 貫通電極
24 引出電極(コンデンサ外部引出電極)
25 貫通外部電極

Claims (4)

  1. 複数個のボード端子を備えたマザーボードと、前記マザーボードに搭載される集積回路との間に挟備される複数個の入出力端子を有するコンデンサ内蔵キャリア基板であって、
    該コンデンサ内蔵キャリア基板は、コア絶縁基板と、該コア絶縁基板の上部に設けられた上部絶縁基板と、前記コア絶縁基板と前記上部絶縁基板との間に設けられたn層の内部電極層と、該各内部電極層の層間に挟まれるように設けられた少なくともn−1層の誘電体層と、前記コンデンサ内蔵キャリア基板の外部に露出して、前記マザーボードのボード端子と前記集積回路の入出力端子とを電気的に接続するように設けられた第1外部電極および第2外部電極と、前記マザーボードのボード端子と前記集積回路の入出力端子とを電気的に接続し、前記第1外部電極および第2外部電極ならびに前記内部電極層からは絶縁されて設けられた貫通電極とを備え、
    前記n番目、n−2番目…の内部電極層と前記第1外部電極とが、前記コア絶縁基板の表面に設けられた導電性金属箔からなるコンデンサ内層引出第一電極を介して電気的に接続され、
    前記n−1番目、n−3番目…の内部電極層と前記第2外部電極とが、前記コア絶縁基板の表面に設けられた導電性金属箔からなるコンデンサ内層引出第二電極を介して電気的に接続され、
    前記コア絶縁基板と前記上部絶縁基板とが貼り合わされ、前記第1外部電極と、前記第2外部電極と前記貫通電極とが導電性金属粉および液状樹脂を含有する硬化導電ペーストからなるコンデンサ内蔵キャリア基板。
  2. 前記液状樹脂が可撓性エポキシ樹脂である、請求項1に記載のコンデンサ内蔵キャリア基板。
  3. 前記導電性金属粉が、銀、銅、およびニッケルからなる群から選択される、請求項1に記載のコンデンサ内蔵キャリア基板。
  4. 複数個のボード端子を備えたマザーボードと、複数個の入出力端子を有し、前記マザーボードに搭載される集積回路との間に挟備されるコンデンサ内蔵キャリア基板の製造方法であって、
    2枚の絶縁基板に少なくとも3つの孔を穿設し、前記各孔に導電性ペーストを充填し、硬化させることにより、貫通電極および少なくとも2つの外部電極を形成する第1工程、
    一方の絶縁基板の一面に、一方の外部電極に電気的に接続する導電性金属箔からなるコンデンサ内層引出第一電極と、他方の外部電極に電気的に接続する導電性金属箔からなるコンデンサ内層引出第二電極を形成する第2工程、
    一方の絶縁基板の一面に、前記コンデンサ内層引出第一電極に電気的に接続する内部電極層を積層し、前記貫通電極の周囲の内部電極層を除去する第3工程、
    前記内部電極層上に誘電体層を積層する第4工程、
    前記誘電体層上に、前記コンデンサ内層引出第二電極に電気的に接続する内部電極層を積層し、前記貫通電極の周囲の内部電極層を除去する第5工程、および
    前記内部電極層および誘電体層が積層された一方の絶縁基板の一面を間に挟むようにして前記両絶縁基板を接合する第6工程、
    を包含する、コンデンサ内蔵キャリア基板の製造方法。
JP16328299A 1999-06-10 1999-06-10 コンデンサ内蔵キャリア基板およびその製造方法 Expired - Fee Related JP4479015B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16328299A JP4479015B2 (ja) 1999-06-10 1999-06-10 コンデンサ内蔵キャリア基板およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16328299A JP4479015B2 (ja) 1999-06-10 1999-06-10 コンデンサ内蔵キャリア基板およびその製造方法

Publications (2)

Publication Number Publication Date
JP2000353875A JP2000353875A (ja) 2000-12-19
JP4479015B2 true JP4479015B2 (ja) 2010-06-09

Family

ID=15770865

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16328299A Expired - Fee Related JP4479015B2 (ja) 1999-06-10 1999-06-10 コンデンサ内蔵キャリア基板およびその製造方法

Country Status (1)

Country Link
JP (1) JP4479015B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7265448B2 (en) * 2004-01-26 2007-09-04 Marvell World Trade Ltd. Interconnect structure for power transistors
KR100674842B1 (ko) 2005-03-07 2007-01-26 삼성전기주식회사 기판 내장용 적층형 칩 커패시터를 구비하는 인쇄회로 기판
JP4265575B2 (ja) 2005-06-21 2009-05-20 セイコーエプソン株式会社 半導体チップおよび電子機器
JP4238843B2 (ja) 2005-06-21 2009-03-18 セイコーエプソン株式会社 半導体チップ、半導体チップの製造方法および電子機器
JP5103724B2 (ja) * 2005-09-30 2012-12-19 富士通株式会社 インターポーザの製造方法
JP4825103B2 (ja) * 2006-01-23 2011-11-30 日本特殊陶業株式会社 誘電体積層構造体及び配線基板
KR101248738B1 (ko) 2005-12-07 2013-03-28 엔지케이 스파크 플러그 캄파니 리미티드 유전체 구조체, 유전체 구조체의 제조방법 및 유전체구조체를 포함한 배선기판
US20080017407A1 (en) * 2006-07-24 2008-01-24 Ibiden Co., Ltd. Interposer and electronic device using the same
EP2410827B1 (en) 2009-03-19 2018-09-19 Murata Manufacturing Co., Ltd. Circuit board and mother laminated body
JP2021086956A (ja) * 2019-11-28 2021-06-03 Tdk株式会社 電子部品内蔵パッケージ基板及びこれを備えるセンサーモジュール、並びに、電子部品内蔵パッケージ基板の製造方法

Also Published As

Publication number Publication date
JP2000353875A (ja) 2000-12-19

Similar Documents

Publication Publication Date Title
US7821795B2 (en) Multilayer wiring board
US6775150B1 (en) Electronic assembly comprising ceramic/organic hybrid substrate with embedded capacitors and methods of manufacture
US7773386B2 (en) Flexible substrate, multilayer flexible substrate
US7548432B2 (en) Embedded capacitor structure
JP3051700B2 (ja) 素子内蔵多層配線基板の製造方法
US9560770B2 (en) Component built-in board and method of manufacturing the same, and mounting body
JP2006210911A (ja) 回路基板内で使用されるコンデンサ材料と、コンデンサ材料を利用する回路基板と、回路基板の製造方法及び回路基板を利用する情報処理システム
JPH11126978A (ja) 多層配線基板
JP3956851B2 (ja) 受動素子内蔵基板及びその製造方法
JP4479015B2 (ja) コンデンサ内蔵キャリア基板およびその製造方法
JP2007116177A (ja) 電力コアデバイスおよびその製造方法
JP2001028482A (ja) 多層配線基板およびその製造方法
JP3199664B2 (ja) 多層配線基板の製造方法
JP2002076637A (ja) チップ部品内蔵基板及びその製造方法
JPH1174648A (ja) 配線基板
JP2004007006A (ja) 多層配線基板
JP5020671B2 (ja) コンデンサ内蔵配線基板
CN112423472B (zh) 软硬结合电路板及其制作方法
JP4269657B2 (ja) 誘電体積層シート、基板内蔵キャパシターシート及び素子内蔵基板
JP4772586B2 (ja) 回路基板の製造方法
JP4814129B2 (ja) 部品内蔵配線基板、配線基板内蔵用部品
JP4558257B2 (ja) 固体電解コンデンサ
JP4545889B2 (ja) 回路基板及びその製造方法並びに半導体装置
JP2000349205A (ja) 積層型キャリア基板およびそれを用いたパッケージ集積回路
JP5122846B2 (ja) コンデンサ内蔵配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060529

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060613

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090526

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090724

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091020

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091119

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091216

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100223

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100308

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130326

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130326

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140326

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees