JP5579407B2 - 多連プリント基板およびプリント基板の製造方法 - Google Patents
多連プリント基板およびプリント基板の製造方法 Download PDFInfo
- Publication number
- JP5579407B2 JP5579407B2 JP2009161456A JP2009161456A JP5579407B2 JP 5579407 B2 JP5579407 B2 JP 5579407B2 JP 2009161456 A JP2009161456 A JP 2009161456A JP 2009161456 A JP2009161456 A JP 2009161456A JP 5579407 B2 JP5579407 B2 JP 5579407B2
- Authority
- JP
- Japan
- Prior art keywords
- printed circuit
- circuit board
- surface layer
- substrate
- dummy wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Structure Of Printed Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
図1は、本発明の第1実施形態に係る多連プリント基板10の概略平面構成を示す図である。また、図2は、図1中の四角で囲まれたA部の詳細構成を示す図であり、(a)は概略断面図、(b)は概略平面図である。なお、図2では、基板部20、余白部30、分割部40の各部を矢印20〜40で区切った領域として示してある。
図4は、本発明の第2実施形態に係る多連プリント基板10の要部を示す図であり、(a)は概略断面図、(b)は概略平面図である。ここでは、上記第1実施形態との相違点を中心に述べることとする。
ところで、上記各実施形態のように、表層12、13がコア層11の両面にそれぞれ1層設けられたものである場合、ダミー配線25を、ソルダーレジスト24の面積が小さい方の第1の表層12に設ける場合、当該第1の表層25における表面および当該表面とは反対側のコア層11側に位置する裏面の少なくとも一方に、ダミー配線25を設ければよい。
図7は、本発明の第4実施形態に係る多連プリント基板10の概略平面構成を示す図である。本実施形態は、上記各実施形態の多連プリント基板10において、その外周の枠部50を一部変形したものである。
なお、上記各実施形態では、ダミー配線25は、余白部30または分割部40においてソルダーレジスト24の面積が小さい方の第1の表層12に設けられていたが、余白部30以外の基板部20すなわち基板部20のうち回路導体21〜23が設けられている部位にダミー配線25が設けられていてもかまわない。
11 コア層
12 第1の表層
13 第2の表層
20 基板部
21、22 表面配線
23 内部配線
24 ソルダーレジスト
25 ダミー配線
30 余白部
40 分割部
Claims (4)
- 基板部(20)が分割部(40)を介して一体に複数個連なるとともに、前記分割部(40)にて個々の前記基板部(20)に分割されることにより、個片化された前記基板部(20)としてのプリント基板を製造するための板材であって、当該板材は、樹脂よりなるコア層(11)の両面にそれぞれ、樹脂よりなる表層(12、13)が積層された積層板として構成されたものであり、
個々の前記基板部(20)では、前記両表層(12、13)の表面にソルダーレジスト(24)が設けられているとともに、前記両表層(12、13)の一方と他方とでは、その表面に設けられている前記ソルダーレジスト(24)の面積が異なるものであり、
前記両表層(12、13)のうち前記ソルダーレジスト(24)の面積が小さい方の表層(12)のみに、前記プリント基板の回路とは電気的に絶縁されているとともに、前記コア層(11)および前記表層(12、13)を構成する樹脂よりも熱膨張係数の大きいダミー配線(25)が設けられている多連プリント基板であって、
個々の前記基板部(20)において前記分割部(40)と隣接する周辺部は、前記プリント基板の回路を構成する導体(21〜23)が設けられていない余白部(30)とされており、
個々の前記基板部(20)の前記余白部(30)に前記ダミー配線(25)が設けられ、前記分割部(40)には前記ダミー配線(25)は設けられていないことを特徴とする多連プリント基板。 - 前記ダミー配線(25)は、断続的に配置された複数個のものよりなることを特徴とする請求項1に記載の多連プリント基板。
- 個々の前記基板部(20)の前記余白部(30)において、前記ダミー配線(25)は、前記ソルダーレジスト(24)の面積が小さい方の表層(12)の表面には設けられずに、当該表面とは反対側の前記コア層(11)側に位置する当該表層(12)の裏面もしくは当該表層(12)の内部に、設けられていることを特徴とする請求項1または2に記載の多連プリント基板。
- 前記表層(12、13)は前記コア層(11)の両面にそれぞれ1層設けられたものであり、
前記ダミー配線(25)は、前記ソルダーレジスト(24)の面積が小さい方の表層(12)における表面および当該表面とは反対側の前記コア層(11)側に位置する当該表層(12)の裏面の少なくとも一方の面に、設けられていることを特徴とする請求項1または2に記載の多連プリント基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009161456A JP5579407B2 (ja) | 2009-07-08 | 2009-07-08 | 多連プリント基板およびプリント基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009161456A JP5579407B2 (ja) | 2009-07-08 | 2009-07-08 | 多連プリント基板およびプリント基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011018716A JP2011018716A (ja) | 2011-01-27 |
JP5579407B2 true JP5579407B2 (ja) | 2014-08-27 |
Family
ID=43596298
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009161456A Expired - Fee Related JP5579407B2 (ja) | 2009-07-08 | 2009-07-08 | 多連プリント基板およびプリント基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5579407B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6569334B2 (ja) * | 2015-07-01 | 2019-09-04 | 大日本印刷株式会社 | 多層配線構造体及び多層配線構造体を用いた半導体装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09130013A (ja) * | 1995-10-30 | 1997-05-16 | Ibiden Co Ltd | プリント配線板の製造方法、多数個どり用基板 |
JP4863557B2 (ja) * | 2001-03-07 | 2012-01-25 | イビデン株式会社 | 多層プリント配線板の製造方法 |
JP2005167141A (ja) * | 2003-12-05 | 2005-06-23 | Ibiden Co Ltd | プリント配線板の製造方法及び多層プリント配線板 |
JP4082610B2 (ja) * | 2004-05-07 | 2008-04-30 | Tdk株式会社 | セラミック基板及びその製造方法 |
JP5117692B2 (ja) * | 2006-07-14 | 2013-01-16 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
-
2009
- 2009-07-08 JP JP2009161456A patent/JP5579407B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011018716A (ja) | 2011-01-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI461116B (zh) | 佈線板及電子組件裝置 | |
KR101208379B1 (ko) | 배선판과 그 제조 방법 | |
TWI426845B (zh) | 佈線板及其製造方法 | |
JP6130344B2 (ja) | 印刷回路基板 | |
KR101506794B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
JP5587139B2 (ja) | 多層配線基板 | |
JP2015211194A (ja) | プリント配線板および半導体パッケージ、ならびにプリント配線板の製造方法 | |
JP2015035497A (ja) | 電子部品内蔵配線板 | |
CN104684258A (zh) | 包括防翘曲构件的带状水平基板及其制造方法 | |
JP4553466B2 (ja) | プリント回路基板 | |
KR20160099934A (ko) | 리지드-플렉시블 기판 및 그 제조방법 | |
KR101219905B1 (ko) | 인쇄회로기판 및 그의 제조 방법 | |
JP5672091B2 (ja) | 多層基板 | |
KR101905879B1 (ko) | 인쇄회로기판 및 그의 제조 방법 | |
JP5579407B2 (ja) | 多連プリント基板およびプリント基板の製造方法 | |
JP2008071963A (ja) | 多層配線基板 | |
JP5530955B2 (ja) | 多層配線基板 | |
TW201703604A (zh) | 剛撓結合板及其製作方法 | |
JP2004241526A (ja) | 配線基板 | |
KR101231274B1 (ko) | 인쇄회로기판 및 그의 제조 방법 | |
JP5221682B2 (ja) | プリント回路基板及びその製造方法 | |
JP2011108922A (ja) | 回路基板 | |
KR101618663B1 (ko) | 임베디드 인쇄회로기판 및 그 제조 방법 | |
KR101283164B1 (ko) | 인쇄회로기판 및 그의 제조 방법 | |
KR20140148111A (ko) | 경연성 인쇄회로기판 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110926 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120906 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121106 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121220 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130507 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140709 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5579407 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |