JP2011018716A - 多連プリント基板およびプリント基板の製造方法 - Google Patents

多連プリント基板およびプリント基板の製造方法 Download PDF

Info

Publication number
JP2011018716A
JP2011018716A JP2009161456A JP2009161456A JP2011018716A JP 2011018716 A JP2011018716 A JP 2011018716A JP 2009161456 A JP2009161456 A JP 2009161456A JP 2009161456 A JP2009161456 A JP 2009161456A JP 2011018716 A JP2011018716 A JP 2011018716A
Authority
JP
Japan
Prior art keywords
printed circuit
circuit board
board
dummy wiring
solder resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009161456A
Other languages
English (en)
Other versions
JP5579407B2 (ja
Inventor
Shinya Uchibori
慎也 内堀
Norihisa Imaizumi
典久 今泉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2009161456A priority Critical patent/JP5579407B2/ja
Publication of JP2011018716A publication Critical patent/JP2011018716A/ja
Application granted granted Critical
Publication of JP5579407B2 publication Critical patent/JP5579407B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

【課題】コア層の両面に表層を積層してなる多連プリント基板において、両表層に別途配線を設けることなく、両表層間のソルダーレジストの面積の差による基板の反りを防止する。
【解決手段】コア層11の両面に設けられた表層12、13のうちソルダーレジスト24の面積が小さい方の表層12のみに、プリント基板の回路とは電気的に絶縁されているとともに、コア層11および表層12、13を構成する樹脂よりも熱膨張係数の大きいダミー配線25を設けている。
【選択図】図2

Description

本発明は、表裏両面にソルダーレジストを有するプリント基板となる基板部が分割部を介して複数個連なった多連プリント基板、さらに、そのような多連プリント基板を用いたプリント基板の製造方法に関し、特に、ソルダーレジストによる多連プリント基板の反り防止に関する。
この種の一般的なプリント基板としては、樹脂などよりなるコア層の両面に、たとえばエポキシ樹脂やプリプレグなどの樹脂よりなる表層を積層したものが挙げられる。そして、一般に、表層の表面には、外部との接続が行われる導体が設けられ、この導体には、電子部品などがはんだ付けされたり、ワイヤボンディングされたりする。
ここで、表層の表面のうち上記導体以外の部位には、たとえば当該部位にはんだが付着したりしない、あるいは当該部位の絶縁を確保するように、当該部位を被覆するソルダーレジストが設けられる。これは、表層の表面のうち導体および導体以外の部位を被覆して保護する保護層として機能するものであり、樹脂を塗布・硬化させることにより形成される。
このようなプリント基板は、一般に、多連状態で形成され、この多連プリント基板を分割して個々の基板単位に分割される。具体的に、多連プリント基板は、上記コア層の両面にそれぞれ表層を積層してなる板材として構成される。
ここで、多連プリント基板は、最終的に1個のプリント基板となる基板部が、分割される部位としての分割部を介して一体に複数個連なるものであり、個々の基板部は、一般的なプリント基板の製造方法により、プリント基板の構成が形成されたものである。そして、このような多連プリント基板を、分割部にて個々の基板部に分割することにより、個片化された基板部としてのプリント基板を製造するようにしている。
ここで、一般に、多連プリント基板において、基板部には、プリント基板の回路を構成する金属よりなる導体が形成されるが、基板部間に位置する分割部には分割性を配慮して導体は形成されず、当該分割部は実質樹脂のみより構成されたものとなる。
また、個々の基板部では、上述したように、両表層の表面にソルダーレジストが設けられるが、両表層の一方と他方とでは、外部との接続される導体の面積が異なるため、その表面に設けられているソルダーレジストの面積が異なるのが通常である。
このソルダーレジストは、感光パターニング性および絶縁性を有する樹脂膜などよりなり、プリント基板を構成する樹脂材料、具体的にはコア層および表層を構成する樹脂材料と比較すると、一般的に熱膨張係数が大きい。
したがって、従来では、多連プリント基板の両表層におけるソルダーレジストの面積の差異によって、多連プリント基板において、基板の反りが生じやすいものであった。具体的には、ソルダーレジストを硬化させるときのソルダーレジストの収縮により、上記両表層のうちソルダーレジストの面積の大きい方の表層が大きく収縮し、ソルダーレジストの面積の小さい方の表層が凸となるように多連プリント基板が反りやすい。
ここで、従来では、グリーンシート積層法により製造されるアルミナ多層配線基板における基板の反りを抑制するものとして、コア層の両面に位置する層同士の配線密度を同程度にする方法が提供されている(たとえば、特許文献1参照)。
特開平10−308582号公報
しかしながら、上記特許文献1の方法を多連プリント基板に適用した場合、プリント基板の回路を構成するのに必要な配線とは別に、配線密度を同程度にするための配線パターンをコア層の両面の層に形成する必要があるため、そのような配線パターンを形成することによるスペースの制約なども生じる。
本発明は、上記問題に鑑みてなされたものであり、コア層の両面に表層を積層してなる多連プリント基板において、両表層に別途配線を設けることなく、両表層間のソルダーレジストの面積の差による基板の反りを防止することを目的とする。
上記目的を達成するため、本発明者は、ソルダーレジストの面積の大きい方の表層が、当該面積の小さい方の表層に比べて熱膨張係数が大きく、ソルダーレジストの硬化収縮が大きくなることから、当該面積の小さい方の表層が凸となるように反りやすくなることに着目した。本発明は、この点を鑑みて創出されたものである。
すなわち、請求項1に記載の発明においては、コア層(11)の両面に設けられた表層(12、13)のうちソルダーレジスト(24)の面積が小さい方の表層(12)のみに、プリント基板の回路とは電気的に絶縁されているとともに、コア層(11)および表層(12、13)を構成する樹脂よりも熱膨張係数の大きいダミー配線(25)を設けたことを特徴としている。
それによれば、ソルダーレジスト(24)の面積が小さい方の表層(12)のみにダミー配線(25)を設けて、両表層(12、13)の熱膨張係数の差を小さくすることができるから、両表層(12、13)に別途配線を設けることなく、両表層(12、13)間のソルダーレジスト(24)の面積の差による基板の反りを防止することができる。
ここで、請求項2に記載の発明のように、請求項1に記載の多連プリント基板においては、ダミー配線(25)は、断続的に配置された複数個のものよりなるものにできる。
それによれば、多連プリント基板(10)に応力が発生したとき、個々のダミー配線(25)の間に当該応力の逃げ道が生じるので、基板のねじれを起こしにくくすることができる。
また、請求項3に記載の発明では、請求項1または2に記載の多連プリント基板において、基板部(20)のうち分割部(40)と隣接する周辺部は、プリント基板の回路を構成する導体(21〜23)が設けられていない余白部(30)とされており、この余白部(30)にダミー配線(25)が設けられ、分割部(40)にはダミー配線(25)は設けられていないことを特徴としている。
それによれば、剛性が小さい分割部(40)の近傍にダミー配線(25)を設けることで、当該反りを防止しやすくするとともに、分割部(40)にダミー配線(25)を設けないので、良好な分割性を確保するという点で好ましい。
また、請求項4に記載の発明では、請求項1または2に記載の多連プリント基板においては、ダミー配線(25)は、分割部(40)に設けられているものとしたことを特徴としている。
それによれば、分割部(40)にダミー配線(25)を設けることにより、上記反りへの対抗力を大きくすることができる。なお、この場合、ダミー配線(25)が分割部(40)に設けられているものであればよく、分割部(40)のみに設けられるものでもよいし、分割部(40)に加えて上記余白部(30)を周辺部とする基板部(20)にも設けられていてもよい。
また、請求項5に記載の発明では、請求項1ないし4のいずれか1つに記載の多連プリント基板において、基板部(20)の周辺部である上記余白部(30)にダミー配線(25)が設けられるとともに、余白部(30)において、ダミー配線(25)は、ソルダーレジスト(24)の面積が小さい方の表層(12)の表面には設けられずに、当該表面とは反対側のコア層(11)側に位置する当該表層(12)の裏面もしくは当該表層(12)の内部に、設けられていることを特徴としている。
分割後の個片化された基板部(20)としてのプリント基板をピックアップするとき等、通常、基板部(20)の周辺部すなわち余白部(30)を吸着する方法が採用される。このとき、本発明によれば、余白部(30)の吸着される面は、ダミー配線(25)が存在せず、ダミー配線(25)による凹凸が無いものとなるので、当該吸着が容易になり、好ましい。
また、請求項6に記載の発明のように、請求項1ないし4のいずれか1つに記載の多連プリント基板において、表層(12、13)をコア層(11)の両面にそれぞれ1層設けられたものとした場合には、ダミー配線(25)を、ソルダーレジスト(24)の面積が小さい方の表層(12)における表面および当該表面とは反対側のコア層(11)側に位置する当該表層(12)の裏面の少なくとも一方の面に、設けてもよい。
また、請求項7に記載の発明は、表裏両面にソルダーレジストを有するプリント基板となる基板部が分割部を介して複数個連なった多連プリント基板を用いたプリント基板の製造方法に係るものである。
そして、本製造方法においては、多連プリント基板(10)として、コア層(11)の両面にそれぞれ表層(12、13)が積層された積層板として構成されたものであり、両表層(12、13)のうちソルダーレジスト(24)の面積が小さい方の表層(12)のみに、プリント基板の回路とは電気的に絶縁されているとともに、コア層(11)および表層(12、13)を構成する樹脂よりも熱膨張係数の大きいダミー配線(25)が設けられたものを用いることを特徴としている。
それによれば、コア層(11)の両面に表層(12、13)を積層してなるものであって、両表層(12、13)に別途配線を設けることなく、両表層(12、13)間のソルダーレジスト(24)の面積の差による基板の反りを防止できる多連プリント基板(10)を用いて、プリント基板を適切に製造することができる。
なお、特許請求の範囲およびこの欄で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
本発明の第1実施形態に係る多連プリント基板の概略平面図である。 図1中のA部の詳細構成を示す図であり、(a)は概略断面図、(b)は概略平面図である。 第1実施形態のダミー配線の平面形状の他の例を示す概略平面図である。 本発明の第2実施形態に係る多連プリント基板の要部を示す図であり、(a)は概略断面図、(b)は概略平面図である。 本発明の第3実施形態に係る多連プリント基板の要部を示す概略断面図である。 第3実施形態の他の例としての多連プリント基板の要部を示す概略断面図である。 本発明の第4実施形態に係る多連プリント基板の概略平面図である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。また、以下の各平面図においては、構成要素の識別を容易にするために、各部の表面に便宜上ハッチングを施してある。
(第1実施形態)
図1は、本発明の第1実施形態に係る多連プリント基板10の概略平面構成を示す図である。また、図2は、図1中の四角で囲まれたA部の詳細構成を示す図であり、(a)は概略断面図、(b)は概略平面図である。なお、図2では、基板部20、余白部30、分割部40の各部を矢印20〜40で区切った領域として示してある。
この多連プリント基板10は、最終的にプリント基板となる基板部20が分割部40を介して平面的に複数個連なった板材である。図1に示される例では、矩形枠状をなす枠部50の内部すなわち当該枠部50に囲まれた部位に、5×4個の矩形板状の基板部20と各基板部20間に位置する分割部40とが格子をなすように配置されている。
また、図2(a)に示されるように、多連プリント基板10は、コア層11の両板面に、それぞれ表層12、13が積層された積層板として構成されている。ここでは、コア層11の各板面に1個の表層12、13が設けられているが、図中の上側の表層を第1の表層12、下側の表層13を第2の表層13とする。
コア層11は、エポキシ樹脂などの樹脂よりなる層であり、表層12、13はエポキシ樹脂やプリプレグなどの樹脂よりなる層である。典型的にはコア層11は個々の表層12、13よりも厚いものである。なお、プリプレグとは、ガラス繊維の織物であるガラスクロスに樹脂を含浸してなるものである。このような積層板の構成は、通常のプリント基板の構成であり、一般的な製造方法により形成される。
そして、多連プリント基板10は、分割部40にて個々の基板部20に分割されることにより、個片化された基板部20としてのプリント基板を製造するものである。つまり、本実施形態で製造されるプリント基板は、図1、図2に示される個々の基板部20に相当する。
個々の基板部20は、上述のように、最終的に1個のプリント基板となる部分であるが、この基板部20も当然ながら、上記コア層11および両表層12、13による積層構造である。
この基板部20においては、基板部20の表面すなわち各表層12、13の表面(外面)に表面配線21、22が設けられており、基板部20の内部すなわちコア層11の内部や表層12、13とコア層11の界面には、内部配線23が設けられている。
これら表面配線21、22と内部配線23とは、たとえば表層12、13をその厚さ方向に貫通する貫通孔を介して導通されている。それにより、表面配線21、22および内部配線23は互いに電気的に接続されて、電気回路を構成している。
つまり、これら表面配線21、22および内部配線23は、基板部20すなわちプリント基板の回路を構成する導体(以下、回路導体という)として構成されている。これら回路導体21〜23は、Cu箔などのエッチングによるパターニングや、導体ペーストの塗布・硬化やメッキなどにより形成される。
より具体的には、たとえば表面配線21、22や上記界面の内部配線23は、一般のプリント基板と同様に、Cu箔などの金属箔に電解メッキ、または無電解メッキを施しパターニングすることにより形成されたものであり、さらに、このCu箔などの表面にNi−Auメッキなどが施されたものであってもよい。
また、コア層11や表層12、13の貫通孔に設けられる回路導体は、たとえば貫通孔の内壁にCuメッキにて導通を確保した後に、Cuペーストや非導電性ペーストなどを貫通孔に充填することにより形成される。
また、図2に示されるように、本実施形態では、基板部20のうち分割部40と隣接する周辺部は、回路導体21〜23が設けられていない部位である余白部30として構成されている。
このように基板部20の外周部を余白部30としたのは、分割部40のダイシングによる基板部20の損傷防止などのためであり、この基板の信頼性を確保するためである。なお、図2では、基板部20と余白部30とが区切られて示されているが、余白部30は基板部20の周辺部であり、基板部20の一部である。
ここで、図2(a)に示されるように、第1の表層12側の表面配線21は、電子部品などがはんだ付けされたり、ワイヤボンディングされたりするので、ソルダーレジスト24で被覆されず、露出している。一方、第2の表層13側の表面配線22には部品接続やワイヤボンディングなどの外部との接続がなされないので、ソルダーレジスト24で被覆されている。
このソルダーレジスト24は、表層12、13の表面のうち外部接続がなされる表面配線21以外の部位を被覆するように、各表層12、13の外面に設けられるものである。そして、このソルダーレジスト24で被覆された部位では、はんだの付着防止や電気的な絶縁の確保などがなされる。
このように、ソルダーレジスト24は、表層12、13や外部接続されない表面配線21、22を被覆して保護する保護層として機能するものであり、絶縁性の樹脂を塗布・硬化させることにより形成される。具体的には、ソルダーレジスト24は、ポリイミド樹脂や紫外線で硬化する感光性樹脂などの一般的な材料よりなる。
そして、図2(a)に示される例からもわかるように、第1の表層12側の表面配線21と第2の表層13側の表面配線22とでは、そのパターンやサイズあるいは外部接続の用途などが相違するのが通常であるから、当該両表層12、13の一方と他方とでは、その表面に設けられているソルダーレジスト24の面積も異なっている。
図2(a)から明らかであるが、本実施形態では、第1の表層12では、その表面配線21を露出させる形でソルダーレジスト24が設けられ、第2の表層13では実質的に第2の表層13の表面全体にソルダーレジスト24が設けられている。それによって、ソルダーレジスト24の面積は、第1の表層12の方が第2の表層13よりも小さいものとなっている。
多連プリント基板10において基板部20の間に位置する分割部40は、ブレードによるダイシングカットやレーザーなどによって分割される部分であり、最終的には除去される部分である。この分割部40には分割性を配慮して導体は形成されず、分割部40はコア層11および表層12、13という実質的に樹脂よりなる層のみで構成されたものとなっている。
そして、本実施形態では、このような多連プリント基板10において、両表層12、13のうちソルダーレジスト24の面積が小さい方の表層12のみに、ダミー配線25が設けられている。
ここでは、上述したように、ソルダーレジスト24の面積が小さい方の表層は第1の表層12であり、ダミー配線25は、この第1の表層12のみに設けられ、第2の表層13には設けられていない。ここでは、この第1の表層12の表面および当該表面とは反対側のコア層11側に位置する当該第1の表層12の裏面の両方に、ダミー配線25が設けられている。
また、本実施形態では、ダミー配線25は余白部30にのみ設けられ、分割部40には設けられていない。また、図2(b)に示されるように、ダミー配線25は、断続的に配置された複数個のものよりなる。ここでは、平面矩形のダミー配線25が、基板部20のうち余白部30の内周部位を取り囲むように複数個配列されている。
このダミー配線25は、プリント基板の回路とは電気的に絶縁されているとともに、多連プリント基板10を構成する樹脂、つまり、コア層11および表層12、13を構成する樹脂よりも熱膨張係数の大きいものである。
具体的には、ダミー配線25は上記回路導体21〜23と同一材料よりなる。ここでは、上記回路導体21〜23と同一の材料、たとえばCu箔のエッチングによるパターニングによってダミー配線25が形成されている。しかし、ダミー配線25は、上記回路導体21〜25とは電気的に接続されておらず、絶縁されており、プリント基板の回路特性には関与しないものである。
このように、本実施形態によれば、コア層11の厚さ方向の両側に積層された両表層12、13のうちソルダーレジスト24の面積が小さい方の第1の表層12のみにダミー配線25を設けることによって、当該両表層12、13の熱膨張係数の差を小さくすることができる。
上述したように、従来では、ソルダーレジスト24の硬化時では、両表層12、13のうちソルダーレジスト24の面積の大きい方の表層、本実施形態では第2の表層13の方が、熱膨張係数が大きく収縮度合も大きい。そのため、ソルダーレジスト24の面積の小さい方の第1の表層12が凸となるように多連プリント基板10が反りやすい。
しかし、本実施形態の多連プリント基板10では、ソルダーレジスト24の面積が小さく熱膨張係数も小さい方の第1の表層12のみに、ダミー配線25を設けることで、そのような基板の反りを抑制している。
つまり、ダミー配線25は、コア層11および表層12、13よりも熱膨張係数が大きいので、ソルダーレジスト24の面積の大きな方の第2の表層13と小さな方の第1の表層12とで、熱膨張係数の差を低減し、ソルダーレジスト24の硬化時におけるソルダーレジスト24による収縮度合の差を小さくすることができる。
このように、本実施形態の多連プリント基板10によれば、両表層12、13に対して共に、回路導体21〜23とは別の配線パターンを設けることなく、両表層12、13間のソルダーレジスト24の面積の差による基板の反りを防止できるという効果を奏することができる。
なお、この効果について、図2においてダミー配線25を省略した構成の比較例としての多連プリント基板と、本実施形態の多連プリント基板10とについて、互いに同一サイズのもので有限要素法(FEM)による2次元解析を行ったところ、本実施形態のものは比較例に比べて反り量がおよそ半減することが確認された。
次に、本実施形態の多連プリント基板10を用いたプリント基板の製造方法について述べる。まず、多連プリント基板10として、上記図1、図2に示したもの、すなわち、両表層12、13のうちソルダーレジスト24の面積が小さい方の第1の表層12のみに上記ダミー配線25が設けられ、また両表層12、13にソルダーレジスト24や各回路導体21〜23が設けられたものを用意する。
次に、この多連プリント基板10を、ブレードを用いたダイシングやレーザーなどにより、分割部40にて分断する。それにより、個々の基板部20が個片化され、個片化された基板部20としてのプリント基板ができあがる。
そして、本実施形態によれば、できあがったプリント基板としては、樹脂よりなるコア層11の両面にそれぞれ、樹脂よりなる表層12、13が積層されてなり、これら両表層12、13の表面にソルダーレジスト24が設けられているプリント基板において、さらに次のような構成を有するプリント基板が提供される。
すなわち、本実施形態のプリント基板は、両表層12、13の一方と他方とでは、その表面に設けられているソルダーレジスト24の面積が異なるものであり、両表層12、13のうちソルダーレジスト24の面積が小さい方の表層12のみに、当該プリント基板の回路とは電気的に絶縁されているとともに、コア層11および表層12、13を構成する樹脂よりも熱膨張係数の大きいダミー配線25が設けられているものである。
また、上述したように、本実施形態の多連プリント基板10では、基板部20のうち分割部40と隣接する周辺部は、回路導体21〜23が設けられていない余白部30とされており、この余白部30にダミー配線25が設けられ、分割部40にはダミー配線25は設けられていない。
通常、クラックやマイグレーションの耐久信頼性の観点から、余白部30には回路導体21〜23を形成することはしない。しかし、ダミー配線25の場合は製品としての機能はないため、クラックやマイグレーションを懸念する必要がないので余白部30にダミー配線25を設けても問題は無い。
そして、本実施形態によれば、分割部40の近傍にダミー配線25を設けることで、当該反りを防止しやすくしている。それとともに、本実施形態では、ダイシング時の分断部位としての分割部40にダミー配線25を設けないので、良好な分割性を確保するという点で好ましい。
また、上述したように、本実施形態の多連プリント基板10では、ダミー配線25は、断続的に配置された複数個のものよりなるものとしている。それによれば、多連プリント基板10に応力が発生したとき、個々のダミー配線25の間に当該応力の逃げ道が生じるので、基板のねじれを起こしにくくすることができる。
ここで、図3は、本実施形態のダミー配線25の平面形状の他の例を示す概略平面図である。上記図2では、断続的に配置された個々のダミー配線25の平面形状は矩形であったが、これに限定されるものではなく、配置のしやすさなどを考慮して、正方形、長方形、円形、三角形、ひし形などであってもよい。図3(a)ではダミー配線25の平面形状を円形とした例、図3(b)では三角形とした例を示している。
また、本実施形態では、図2に示されるように、第1の表層12側では、表面配線12に電子部品が搭載されたり、ワイヤボンディングが行われたりする。その場合、これら電子部品やワイヤを樹脂でモールドすることが、通常行われる。
そのとき、本実施形態では、図2に示されるように、第1の表層12における余白部30には、ソルダーレジスト24を設けないので、モールド樹脂とプリント基板との密着性が向上し、好ましい。もし、余白部30にソルダーレジスト24が設けられていると、ソルダーレジスト24と基板との密着力が低く余白部30にてソルダーレジスト24が剥離しやすい。
また、本実施形態では、図2に示したように、第2の表層13の表面における分割部40の全面にてソルダーレジスト24を設けており、このソルダーレジスト24によって分割部40と基板部20との凹凸を吸収し、第2の表層13の表面全体に渡って、ソルダーレジスト24による平坦化を実現している。
ダイシング時には、多連プリント基板10の裏面、すなわち第2の表層13の表面にダイシングテープを密着させて分割を実施するが、本実施形態では、上述のように、ソルダーレジスト24による平坦化がなされているために、ダイシングテープへの追従性を確保することができ、好ましい。
(第2実施形態)
図4は、本発明の第2実施形態に係る多連プリント基板10の要部を示す図であり、(a)は概略断面図、(b)は概略平面図である。ここでは、上記第1実施形態との相違点を中心に述べることとする。
上記第1実施形態では、ダミー配線25は分割部40には設けられずに余白部30にのみ設けられていたが、図4に示されるように、本実施形態では、ダミー配線25は、分割部40にも設けられている。
ここで、図4(b)中の上下に位置するダミー配線25は、隣り合う基板部20の間において、一方の基板部20の余白部30から分割部40を通って他方の基板部20の余白部30まで連続して設けられたものとされている。
一方、図4(b)中の左右に位置するダミー配線25は、隣り合う基板部20の間において、一方の基板部20の余白部30、分割部40、他方の基板部20の余白部30にそれぞれ分かれて配置され、これら各部30、40、30の境界ではダミー配線25が途切れた形となるように断続的に設けられている。
このように、余白部30および分割部40にダミー配線25を設ける場合、ダミー配線25は当該各部30、40間を連続した形で配置されたものであってもよいし、当該各部30、40間に断続的に配置された複数個のものであってもよい。断続的に配置した場合は、上記第1実施形態にも述べたように、個々のダミー配線25の間に当該応力の逃げ道が生じるので、基板のねじれを起こしにくくすることができる。
そして、本実施形態によれば、分割部40にダミー配線25を設けることにより、上記基板の反りに対する対抗力をより大きくすることができる。なお、この分割部40にダミー配線25を設ける場合には、分割部40のみにダミー配線25が配置されたものであってもよい。この場合、たとえば、図4において、余白部30に位置するダミー配線25を省略した構成となる。
また、本実施形態では、分割部40にダミー配線25が存在しても、多連プリント基板10を分割できる方法を採用することが必要である。そのような方法としては、特に限定するものではないが、例えば砥粒を含んだ水流ジェットなどが挙げられる。
(第3実施形態)
ところで、上記各実施形態のように、表層12、13がコア層11の両面にそれぞれ1層設けられたものである場合、ダミー配線25を、ソルダーレジスト24の面積が小さい方の第1の表層12に設ける場合、当該第1の表層25における表面および当該表面とは反対側のコア層11側に位置する裏面の少なくとも一方に、ダミー配線25を設ければよい。
具体的には、上記各実施形態では、第1の表層25の表面および裏面の両方に、ダミー配線25を設けた(図2、図4参照)が、第1の層25の表面のみに設けてもよいし、裏面のみに設けてもよい。
図5は、本発明の第3実施形態に係る多連プリント基板10の要部を示す概略断面図である。本第3実施形態では、基板部20の周辺部である上記余白部30にダミー配線25を設けている。ここで、図5の例は、上記図2と同様に、余白部30にダミー配線25を設けるが、分割部40には設けない構成である。
そして、図5では、余白部30において、ダミー配線25を、ソルダーレジスト24の面積が小さい方の第1の表層12の表面には設けずに、第1の表層12の裏面のみに設けた構成としている。つまり、図5に示される例は、上記図2において第1の表層12の表面に位置するダミー配線25を省略した構成に相当する。
分割後の個片化された基板部20すなわちプリント基板のピックアップなどに、基板周辺部すなわち余白部30を吸着する方法が採用される。このとき、本実施形態によれば、吸着面である余白部30にダミー配線25が無く、ダミー配線25による凹凸が存在しないので、余白部30は極力平坦面とされ、吸着が容易になる。
図6は、本第3実施形態の他の例としての多連プリント基板10の要部を示す概略断面図である。上記図5では、余白部30にダミー配線25を設けるが、分割部40には設けない例を示したが、この図6では、上記図4と同様に、余白部30および分割部40にダミー配線25を設けた例を示す。
そして、図6では、余白部30および分割部40において、ダミー配線25を、第1の表層12の表面には設けずに、第1の表層12の裏面のみに設けた構成としている。つまり、図6に示される例は、上記図4において第1の表層12の表面に位置するダミー配線25を省略した構成に相当する。
このように、本第3実施形態は、余白部30にダミー配線25が配置される構成ならば、上記図5および図6以外のダミー配線25の配置形態であっても適用が可能である。つまり、余白部30のダミー配線25を第1の表層12の表面には設けず、裏面のみに設ければよい。たとえば、図6において、分割部40においてはダミー配線25が、第1の表層12の表面に存在していてもよい。
(第4実施形態)
図7は、本発明の第4実施形態に係る多連プリント基板10の概略平面構成を示す図である。本実施形態は、上記各実施形態の多連プリント基板10において、その外周の枠部50を一部変形したものである。
すなわち、本実施形態では、図7に示されるように、枠部50に断続的なパターンのダミー配線25を配置している。ここで、枠部50の内部の基板部20および分割部40の構成は上記各実施形態と同様の構成を採用できる。
そして、本実施形態では、枠部50に複数のダミー配線25を断続的に配置することによって、矩形板状をなす多連プリント基板10の四隅に集中する応力を開放して、当該基板の反り方向を一方向に制御しやすくなる。その結果として、基板10をねじれにくくでき、好ましい。
(他の実施形態)
なお、上記各実施形態では、ダミー配線25は、余白部30または分割部40においてソルダーレジスト24の面積が小さい方の第1の表層12に設けられていたが、余白部30以外の基板部20すなわち基板部20のうち回路導体21〜23が設けられている部位にダミー配線25が設けられていてもかまわない。
また、上記実施形態では、多連プリント基板10は、コア層11の両面にそれぞれ表層12、13が積層された積層板として構成されたものであり、コア層11の各面にそれぞれ1層の表層12、13が設けられたものであったが、コア層11の各面の表層12、13は、単層構成に限るものではなく、複数の層が積層された多層構成のものであってもかまわない。
そして、この場合、複数層よりなる表層において、表層の表面とは、表層を構成する複数層のうちの最外層の表面であり、表層の裏面とは、表層を構成する複数層のうちの最もコア層11寄りの層におけるコア層11との接触面である。そして、この複数層よりなる表層においてダミー配線25を位置させる部位は、表層の表面および裏面だけでなく、表層の層間つまり表層の内部であってもよい。つまり、これら表層の表裏面および内部が、ダミー配線25の配置が可能な部位である。
また、複数層よりなる表層の場合には、上記第3実施形態のように、個片化された基板部としてのプリント基板のピックアップ時に余白部を吸着するときの良好な吸着性を確保するためには、当該表層の表面にダミー配線25を設けなければよいのであるから、当該表層の裏面だけでなく、当該表層の内部にダミー配線25を設けてもよいことは明らかである。
また、上記各実施形態では、基板部20の周辺部を余白部30としたが、この余白部30の幅は上述のように分割時の信頼性を確保できることが前提であり、決まっている量ではない。
つまり、場合によっては、基板部20の周辺部に余白部30が無いものであってもよく、その場合、基板部20における回路導体21〜23が設けられている部位と分割部40とが直接隣接して位置することになるが、この場合でも、ダミー配線25は基板部20の適所、または、分割部40の適所、または基板部20および分割部40の両方における適所に設ければよい。
また、上記実施形態では、基板部20と各基板部20間に位置する分割部40とが格子状に配置された多連プリント基板10の例を示したが、多連プリント基板としては、基板部20が分割部40を介して一体に複数個連なるものであればよく、基板部20と分割部40の配置形態は上記格子状のものに限定されない。
また、上記図2、図4〜図6に示した例では、ソルダーレジスト24は、第1の表層12では表面配線21を露出させ、第2の表層13ではその表面全体を被覆するように設けられることで、その面積は、第1の表層12の方が第2の表層13よりも小さいものとなっていた。これに対して、ソルダーレジスト24の面積を、第1の表層12の方が第2の表層13よりも小さいことを維持しつつ、第2の表層13の表面配線22を露出させる形でソルダーレジスト24を設けてもよい。
10 多連プリント基板
11 コア層
12 第1の表層
13 第2の表層
20 基板部
21、22 表面配線
23 内部配線
24 ソルダーレジスト
25 ダミー配線
30 余白部
40 分割部

Claims (7)

  1. 基板部(20)が分割部(40)を介して一体に複数個連なるとともに、前記分割部(40)にて個々の前記基板部(20)に分割されることにより、個片化された前記基板部(20)としてのプリント基板を製造するための板材であって、当該板材は、樹脂よりなるコア層(11)の両面にそれぞれ、樹脂よりなる表層(12、13)が積層された積層板として構成されたものであり、
    個々の前記基板部(20)では、前記両表層(12、13)の表面にソルダーレジスト(24)が設けられているとともに、前記両表層(12、13)の一方と他方とでは、その表面に設けられている前記ソルダーレジスト(24)の面積が異なるものである多連プリント基板において、
    前記両表層(12、13)のうち前記ソルダーレジスト(24)の面積が小さい方の表層(12)のみに、前記プリント基板の回路とは電気的に絶縁されているとともに、前記コア層(11)および前記表層(12、13)を構成する樹脂よりも熱膨張係数の大きいダミー配線(25)が設けられていることを特徴とする多連プリント基板。
  2. 前記ダミー配線(25)は、断続的に配置された複数個のものよりなることを特徴とする請求項1に記載の多連プリント基板。
  3. 前記基板部(20)のうち前記分割部(40)と隣接する周辺部は、前記プリント基板の回路を構成する導体(21〜23)が設けられていない余白部(30)とされており、
    この余白部(30)に前記ダミー配線(25)が設けられ、前記分割部(40)には前記ダミー配線(25)は設けられていないことを特徴とする請求項1または2に記載の多連プリント基板。
  4. 前記ダミー配線(25)は、前記分割部(40)に設けられていることを特徴とする請求項1または2に記載の多連プリント基板。
  5. 前記基板部(20)のうち前記分割部(40)と隣接する周辺部は、前記プリント基板の回路を構成する導体(21〜23)が設けられていない余白部(30)とされており、
    この余白部(30)に前記ダミー配線(25)が設けられるとともに、前記余白部(30)において、前記ダミー配線(25)は、前記ソルダーレジスト(24)の面積が小さい方の表層(12)の表面には設けられずに、当該表面とは反対側の前記コア層(11)側に位置する当該表層(12)の裏面もしくは当該表層(12)の内部に、設けられていることを特徴とする請求項1ないし4のいずれか1つに記載の多連プリント基板。
  6. 前記表層(12、13)は前記コア層(11)の両面にそれぞれ1層設けられたものであり、
    前記ダミー配線(25)は、前記ソルダーレジスト(24)の面積が小さい方の表層(12)における表面および当該表面とは反対側の前記コア層(11)側に位置する当該表層(12)の裏面の少なくとも一方の面に、設けられていることを特徴とする請求項1ないし4のいずれか1つに記載の多連プリント基板。
  7. 樹脂よりなるコア層(11)の両面にそれぞれ、樹脂よりなる表層(12,13)が積層されてなり、
    これら両表層(12、13)の表面にソルダーレジスト(24)が設けられているとともに、前記両表層(12、13)の一方と他方とでは、その表面に設けられている前記ソルダーレジスト(24)の面積が異なるものであるプリント基板を製造する製造方法であって、
    前記プリント基板となる基板部(20)が分割部(40)を介して一体に複数個連なる板材であって、当該板材は、前記コア層(11)の両面にそれぞれ前記表層(12、13)が積層された積層板として構成されたものである多連プリント基板(10)を用意し、
    前記多連プリント基板(10)を、前記分割部(40)にて個々の前記基板部(20)に分割することにより、個片化された前記基板部(20)としての前記プリント基板を製造するプリント基板の製造方法において、
    前記多連プリント基板(10)として、前記両表層(12、13)のうち前記ソルダーレジスト(24)の面積が小さい方の表層(12)のみに、前記プリント基板の回路とは電気的に絶縁されているとともに、前記コア層(11)および前記表層(12、13)を構成する樹脂よりも熱膨張係数の大きいダミー配線(25)が設けられたものを用いることを特徴とするプリント基板の製造方法。
JP2009161456A 2009-07-08 2009-07-08 多連プリント基板およびプリント基板の製造方法 Expired - Fee Related JP5579407B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009161456A JP5579407B2 (ja) 2009-07-08 2009-07-08 多連プリント基板およびプリント基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009161456A JP5579407B2 (ja) 2009-07-08 2009-07-08 多連プリント基板およびプリント基板の製造方法

Publications (2)

Publication Number Publication Date
JP2011018716A true JP2011018716A (ja) 2011-01-27
JP5579407B2 JP5579407B2 (ja) 2014-08-27

Family

ID=43596298

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009161456A Expired - Fee Related JP5579407B2 (ja) 2009-07-08 2009-07-08 多連プリント基板およびプリント基板の製造方法

Country Status (1)

Country Link
JP (1) JP5579407B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017017181A (ja) * 2015-07-01 2017-01-19 大日本印刷株式会社 多層配線構造体及び多層配線構造体を用いた半導体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09130013A (ja) * 1995-10-30 1997-05-16 Ibiden Co Ltd プリント配線板の製造方法、多数個どり用基板
JP2002271040A (ja) * 2001-03-07 2002-09-20 Ibiden Co Ltd 多層プリント配線板の製造方法
JP2005167141A (ja) * 2003-12-05 2005-06-23 Ibiden Co Ltd プリント配線板の製造方法及び多層プリント配線板
JP2005322758A (ja) * 2004-05-07 2005-11-17 Tdk Corp セラミック基板及びその製造方法
JP2008021921A (ja) * 2006-07-14 2008-01-31 Nec Electronics Corp 配線基板、半導体装置およびその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09130013A (ja) * 1995-10-30 1997-05-16 Ibiden Co Ltd プリント配線板の製造方法、多数個どり用基板
JP2002271040A (ja) * 2001-03-07 2002-09-20 Ibiden Co Ltd 多層プリント配線板の製造方法
JP2005167141A (ja) * 2003-12-05 2005-06-23 Ibiden Co Ltd プリント配線板の製造方法及び多層プリント配線板
JP2005322758A (ja) * 2004-05-07 2005-11-17 Tdk Corp セラミック基板及びその製造方法
JP2008021921A (ja) * 2006-07-14 2008-01-31 Nec Electronics Corp 配線基板、半導体装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017017181A (ja) * 2015-07-01 2017-01-19 大日本印刷株式会社 多層配線構造体及び多層配線構造体を用いた半導体装置

Also Published As

Publication number Publication date
JP5579407B2 (ja) 2014-08-27

Similar Documents

Publication Publication Date Title
TWI461116B (zh) 佈線板及電子組件裝置
CN102695366B (zh) 电子部件内置电路板及其制造方法
JP5587139B2 (ja) 多層配線基板
JP2015211194A (ja) プリント配線板および半導体パッケージ、ならびにプリント配線板の製造方法
US10531569B2 (en) Printed circuit board and method of fabricating the same
US20140085833A1 (en) Chip packaging substrate, method for manufacturing same, and chip packaging structure having same
KR20150010155A (ko) 인쇄회로기판 및 그 제조방법
KR20160099934A (ko) 리지드-플렉시블 기판 및 그 제조방법
JP2002076530A (ja) プリント回路基板およびプリント回路基板の製造方法
KR101219905B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR101905879B1 (ko) 인쇄회로기판 및 그의 제조 방법
JP2006216593A (ja) リジッドフレックス多層配線板の製造方法
TWI526131B (zh) 印刷電路板及其製造方法
KR101701380B1 (ko) 소자 내장형 연성회로기판 및 이의 제조방법
JP2008071963A (ja) 多層配線基板
JP5579407B2 (ja) 多連プリント基板およびプリント基板の製造方法
JP5530955B2 (ja) 多層配線基板
TW201703604A (zh) 剛撓結合板及其製作方法
JP2004241526A (ja) 配線基板
KR101231274B1 (ko) 인쇄회로기판 및 그의 제조 방법
JP5221682B2 (ja) プリント回路基板及びその製造方法
JP2011108922A (ja) 回路基板
KR101618663B1 (ko) 임베디드 인쇄회로기판 및 그 제조 방법
KR101283164B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR20140148111A (ko) 경연성 인쇄회로기판 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110926

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120906

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121106

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121220

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130507

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140709

R151 Written notification of patent or utility model registration

Ref document number: 5579407

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees