JP2004502296A - バイアのない印刷回路板 - Google Patents
バイアのない印刷回路板 Download PDFInfo
- Publication number
- JP2004502296A JP2004502296A JP2002505566A JP2002505566A JP2004502296A JP 2004502296 A JP2004502296 A JP 2004502296A JP 2002505566 A JP2002505566 A JP 2002505566A JP 2002505566 A JP2002505566 A JP 2002505566A JP 2004502296 A JP2004502296 A JP 2004502296A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- layer
- printed circuit
- circuit board
- ground
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005553 drilling Methods 0.000 claims abstract description 23
- 238000000034 method Methods 0.000 claims abstract description 22
- 239000004020 conductor Substances 0.000 claims abstract description 12
- 238000003801 milling Methods 0.000 claims description 13
- 238000007747 plating Methods 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 3
- 230000000149 penetrating effect Effects 0.000 claims 1
- 238000003475 lamination Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
- H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
- H01R12/70—Coupling devices
- H01R12/71—Coupling devices for rigid printing circuits or like structures
- H01R12/712—Coupling devices for rigid printing circuits or like structures co-operating with the surface of the printed circuit or with a coupling device exclusively provided on the surface of the printed circuit
- H01R12/714—Coupling devices for rigid printing circuits or like structures co-operating with the surface of the printed circuit or with a coupling device exclusively provided on the surface of the printed circuit with contacts abutting directly the printed circuit; Button contacts therefore provided on the printed circuit
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/117—Pads along the edge of rigid circuit boards, e.g. for pluggable connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
- H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
- H01R12/50—Fixed connections
- H01R12/51—Fixed connections for rigid printed circuits or like structures
- H01R12/52—Fixed connections for rigid printed circuits or like structures connecting to other rigid printed circuits or like structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
- H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
- H01R12/50—Fixed connections
- H01R12/51—Fixed connections for rigid printed circuits or like structures
- H01R12/52—Fixed connections for rigid printed circuits or like structures connecting to other rigid printed circuits or like structures
- H01R12/523—Fixed connections for rigid printed circuits or like structures connecting to other rigid printed circuits or like structures by an interconnection through aligned holes in the boards or multilayer board
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
- H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
- H01R12/70—Coupling devices
- H01R12/71—Coupling devices for rigid printing circuits or like structures
- H01R12/72—Coupling devices for rigid printing circuits or like structures coupling with the edge of the rigid printed circuits or like structures
- H01R12/721—Coupling devices for rigid printing circuits or like structures coupling with the edge of the rigid printed circuits or like structures cooperating directly with the edge of the rigid printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
- H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09145—Edge details
- H05K2201/0919—Exposing inner circuit layers or metal planes at the side edge of the printed circuit board [PCB] or at the walls of large holes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09509—Blind vias, i.e. vias having one side closed
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09845—Stepped hole, via, edge, bump or conductor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
- H05K2203/0228—Cutting, sawing, milling or shearing
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Abstract
スタックアップ状に交互に形成された接地層と信号層(32、34、36、38、40)を有する多層印刷回路板(30)の上に、信号接点(102、112、122)を形成する方法を開示する。信号層(34、38)は、信号パッド(50、70)と、パッド(50、70)から遠ざかるように伸びる導電トレース(50、70)とを有する。方法は、a)印刷回路板(30)に、連続する信号層(34、38)の上の信号パッド(50、70)に達するまで穴あけして行き止まり信号ホール(56、76)を形成するステップと、b)行き止まり信号ホール(56、76、)に導電材料を充填するステップと、c)印刷回路板(30)のストリップ(100、120)を連続する信号層(34、38)の付近まで除去して、各信号層(34、38)の上に、その上の導電トレース(50、70)用の露出信号接点(102、122)のストリップを提供するステップとを含む。
Description
【0001】
発明の背景および概要
本発明は、一般に、印刷回路板に関し、より具体的には、本発明は、めっきしたバイアまたはホールを有する印刷回路板に関する。
【0002】
多層印刷回路板は、バイアを通して高速信号を搬送することが困難である。バイアは、信号の経路を指定するために層を変化させる目的で、または共通の接地のために層を接続する目的で、1つまたは複数の層を一緒に接続するために使用される印刷回路板のめっきされたホールである。バイアは、表面実装構成要素のための表面実装パッドを内部層に接続するためも使用され、またはんだ付け尾部またはプレスばめ尾部の構成要素を回路板に接続するためにも使用される。バイアが、高速信号を搬送するのが困難である理由は、めっきされたバレルが、接地層およびパワー層など、内部導電層に近接しているために、電気経路内において、浮遊容量を呈示するからである。この浮遊容量は、印刷回路板に対して、高速信号の一部を反射するインピーダンスの不連続性を創出する。伝送システムを通って進行するこれらの反射により、デジタル信号の誤ったクロッキングが生じることがあり、受信器のチップが、誤ってスイッチを作動させる可能性がある。浮遊容量を低減するために、回路板の背面を座ぐりすることによって、めっきされたバイアの長さを低減することが可能である。しかし、端ぐりにより、印刷回路板スタックアップの底面付近の層に、信号を経路指定することは可能にならず、したがって、信号を経路指定する可能性は、大きく低減される。バイアをネックダウンすることでも、浮遊容量は低減されるが、めっきバレルの表面積を低減し、かつ他の導電層からのバレルの距離を増大することによって、ごくわずかに低減されるだけである。
【0003】
本発明の一態様によれば、印刷回路板の隣接するストリップを連続してミリング・オフすることによって、各信号層の上に、導電トレース用の露出接点から成るストリップを設けることにより、印刷回路板のバイアによって呈示される浮遊容量をほぼ排除する方法が開示される。
【0004】
本発明の他の態様によれば、接地層、信号層、接地層、信号層、および接地層のスタックアップ構造を有する多層印刷回路板上に、接点を構成する方法が開示される。個々の信号層は、信号パッドと、パッドから遠ざかるように伸びる導電トレースとを有する。方法は、a)連続する信号層上の信号パッドまで穴あけして、印刷回路板に行き止まり信号ホールを形成するステップと、b)接地層を貫通して穴あけして、印刷回路板に貫通接地ホールを形成するステップと、c)ホールに導電材料を充填するステップと、d)印刷回路板の隣接ストリップを連続する信号層および接地層付近まで除去して、各信号層および接地層の上に、露出接点のストリップを提供するステップとを含む。本発明の他の態様によれば、除去ステップは、印刷回路板の隣接ストリップを連続する信号層および接地層の付近までミリング・オフして、各信号層および接地層上の上に露出接点のストリップを提供するステップを含む。
【0005】
高速な多層印刷回路板は、ほとんどがストリップライン構成で縁から縁まで結合された差動回路を支持している(すなわち、層は、接地層と信号層が交互にサンドイッチ構成になっている)。本発明の技術は、この応用例に特に適しているが、それに限定されるものではない。
【0006】
本発明の他の特徴は、現段階で理解された本発明を実施する最適モードを例示する好適な実施形態についての以下の詳細な記述を考察する際に、当業者には、明らかになるであろう。
【0007】
詳細な記述は、添付の図面を特に参照する。
【0008】
図面に示したように、絶縁材料で作成された多層印刷回路板30には、接地層32(G1)、信号層34(S1)、接地層36(G2)、信号層38(S2)、および接地層40(G3)が含まれる。層32〜40は、接地層と信号層が交互になっており、スタックアップのサンドイッチ構成で構成される。多層印刷回路板30は、従来のラミネーション技術を使用して、互いの上面上にスタックされ、かつ共に接合された、4つの印刷回路板33、35、37、および39を備える。図3に示したように、上面信号層34(本明細書では、上方信号層と呼ぶこともある)には、印刷回路板30の底縁42から間隔をあけて配置された1列の信号パッド50と、パッド50から遠ざかる方向に伸びる導電トレース52とが含まれる。図4に示したように、底面信号層38(本明細書では、下方信号層と呼ぶこともある)には、回路板30の底縁42に隣接する1列の信号パッド70と、パッド70から遠ざかる方向に伸びる導電トレース72とが含まれる。信号パッド50、70と導電トレース52、72とは、従来の方式で、信号層34、38においてエッチングされる。図1に示したように、上面接地層32は、下の2つの信号層34、38にある信号パッド50、70と垂直に位置合わせされた2列のクリアランス領域またはキープアウト領域54、74(仮想的に図示)を有する。例示のために示した実施形態では、クリアランス領域54、74が上面接地層32の上に設けられているが、これらは不要である。ミリングされない部分に信号ホール、またはバイアを有する内部接地層のみが、クリアランス領域を有する必要があることに留意されたい。以下で説明するように、クリアランス領域54、74は、図7に示した第1ミリング・パス中に、ミリングされる。
【0009】
図2に示したように、印刷回路板30は、次いで、精密な、深度制御穴あけ技術を使用して、穴あけされ、行き止まり・ホールまたはバイア56、76(本明細書では、信号ホールと呼ぶこともある)が作成される。信号ホール56は、上面信号層34上の信号パッド50に達するまで下方へ穴あけされる。信号ホール56は、図示した板30の底縁42から間隔をあけて配置される。同様に、信号ホール76は、底面信号層38上の信号パッド70まで、下方へ穴あけされる。信号ホール76は、図示したように、板30の底縁42に隣接して配置される。図3および5の58、78に示したように、それぞれの導電パッド50、70との良好な信号接点を保証するために、それぞれの信号層34、38をちょうど超えたところまで信号ホール56、76を穴あけすることが望ましい。印刷回路板30は、また、多層スタックアップ全体を通って穴あけされた2列の貫通接地ホール60、80を提供するように穴あけされる。接地ホール60、80は、図2に最適に示したように、信号ホール56、76と交互になっている。接地ホール60、80は、図3および5に示したように、導電トレース52、72の間の空間に配置される。
【0010】
図3は、上方信号層34の信号パッド50と下方信号層38の信号パッド70まで穴あけされた2列の信号ホール56、76と、印刷回路板30を貫通して穴あけされた2列の接地ホール60、80とを有する上方信号層34を示す斜視図である。図5は、下方信号層38の信号パッド70まで下方へ穴あけされた1列の信号ホール76と、印刷回路板30を貫通して穴あけされた2列の接地ホール60、80とを有する下方信号層38を示す、図3と同様の斜視図である。
【0011】
印刷回路板は、次いで、図6に示したように、行き止まり信号ホール56、76と貫通接地ホール60、80とを導電めっき材料で充填するために、めっきされる。図示の実施形態では、信号ホール56、76と接地ホール60、80は、内部までめっきされている。しかし、信号ホール56、76と接地ホール60、80を内部までめっきする代わりに、通常行われるように、内表面の周囲をめっきすることも可能である。行き止まり信号ホール56、76、は、図6に最適に示したように、環状クリアランス領域54、74(仮想的に示す)によって囲まれている。前述したように、クリアランス領域54、74は、第1ミリング・パス中にミリングされ、必要ではない。
【0012】
板30は、連続する信号層と接地層34、36、および38の付近までミリングされて、該信号層および接地層34,36,38の上に露出接点102、112、および122のストリップを提供する、隣接するストリップ100、110、および120を有する。図7に示したように、板30の第1の比較的広いストリップ100は、第1パス中に、板30の底縁42に隣接して上方信号層34の付近まで、ミリング・オフされて、上方信号層34の上に1列の信号接点102を形成する。図8に示したように、板30の第2の中間ストリップ110は、第2パス中に、板30の底縁42に隣接して中間接地層36の付近までミリング・オフされて、中間接地層36の上に1列の接地接点112を形成する。図9に示したように、板30の第3の比較的狭いストリップ120は、第3パス中に、板30の底縁42に隣接して下方信号層38の付近までミリングされて、下方信号層38の上に1列の信号接点122を形成する。導電材料で充填された貫通接地ホール60は、図9に示したように、その上に上面接地層32と底面接地層40に対する1列の接地接点92を形成する。
【0013】
接続するために、めっきしたバイアを設けずに、印刷回路板のそれぞれの層の上に、直接、構成要素(コネクタなど)を取り付けることが望ましい。上述した印刷回路板の製造技術は、バイア、およびそれに付随する浮遊容量をほぼ排除し、それにより、印刷回路板が、高速信号を搬送することを可能にする。図10に示したように、この技術は、印刷回路板130の両側面上で使用して、その上縁または底縁の付近でピラミッド型の構造を創出することができ、複数列の信号接点および接地接点を露出している。さらに、この技術は、印刷回路板の縁部ではなく中間部において適用することができるため,図示のように板上のより便利な位置に構成要素を取り付けることができる。コネクタと共にこの技術を使用すると、バイアの浮遊容量によって生じるインピーダンスの不連続性による制限を有していない非常に高速なシステムを構築することが可能である。
【0014】
図10は、ストリップライン構成を有する2つの多層印刷回路板、垂直回路板130と水平回路板160を示す。垂直印刷回路板130の第1側面126には、接地層132(G1)、信号層134(S1)、接地層136(G2)、信号層138(G2)、および接地層140(G3)が含まれる。同様に、垂直印刷回路板130の第2側面128には、接地層142(G1)、信号層144(S1)、接地層146(G2)、信号層148(S2)、および接地層150(G3)が含まれる。垂直印刷回路板130は、従来のラミネーション技術を使用して、スタックされ、かつ接合された、10の印刷回路板133、135、137,139、141、143、145、147、149、および151を備える。垂直印刷回路板130の第1側面126は、5列の信号接点および接地接点152を有する。同様に、垂直印刷回路板130の第2側面128は、5列の信号接点および接地接点154を有する。
【0015】
水平印刷回路板160の第1側面156には、接地層162(G1)、信号層164(S1)、接地層166(G2)、信号層168(S2)、接地層170(G3)、信号層172(S3)、および接地層174(G4)が含まれる。同様に、水平印刷回路板160の第2側面158には、接地層182(G1)、信号層184(S1)、接地層186(G2)、信号層188(S2)、接地層190(G3)、信号層192(S3)、および接地層194(G4)が含まれる。水平印刷回路板160は、従来のラミネーション技術を使用して、互いの上面の上にスタックされ、かつ共に接合された、6つの印刷回路板163、165、167、169、171、および173を備える。水平印刷回路板160の第1側面156は、5列の信号接点および接地接点202を有する。同様に、水平印刷回路板130の第2側面158は、5列の信号接点および接地接点204を有する。第1組の5つの導体212、214、216、218、および220は、垂直印刷回路板130の第1側面156上の5列の接点152と、水平印刷回路板160の第1側面156上の5列の接点202とを結合する。同様に、第2組の5つの導体222、224、226、228、および230は、垂直印刷回路板130第2の側面128上の5列の接点154と、水平印刷回路板160の第2側面158上の5列の接点204とを結合する。
【0016】
ここでは特定の好適な実施形態を参照して、本発明を詳細に記述してきたが、さまざまな変形と修正が、上述した本発明の範囲および精神の範囲内に存在する。
【図面の簡単な説明】
【図1】接地層、信号層、接地層、信号層、および接地層のスタックアップ構成を有する多層印刷回路板を示す斜視図であり、下方の信号層にある2列の信号パッドに対応して2列のクリアランス領域(仮想的に図示)を有する上面接地層を示している。
【図2】多層印刷回路板を示す、図1と同様の斜視図であり、上面および底面信号層上の信号パッドまで穴あけされた2列の行き止まり信号ホールを有し、かつ多層印刷回路板スタックアップ全体を貫通して穴あけされた2列の貫通接地ホールを有し、信号ホール列と接地ホール列が交互に配列されている多層印刷回路板を示している。
【図3】信号ホールおよび接地ホールを穴あけした後の上面信号層を示し、印刷回路板の底縁から間隔をあけて配置された1列の信号パッドと、パッドから遠ざかるように伸びる導電トレースとを示し、板の底縁から間隔をあけて配置された上面信号層の信号パッドまで穴あけして形成された1列の信号ホールと、、板の底縁に隣接する底面信号層の信号パッドまで穴あけして形成された1列の信号ホールとから成る2列の信号ホールを示し、さらに食違い構成で導電トレース間に配置されている底縁から最も距離を置いて配置された、回路板を貫通して穴あけして形成された2列の接地ホールを示す斜視図であり、底縁から最も遠くに配置されている接地ホールは、導電トレースの間に互い違いに配列されている。
【図4】信号ホールおよび接地ホールを穴あけする前の底面信号層を示し、かつ板の底縁に隣接する1列の信号パッドと、パッドから遠ざかるように伸びる導電トレースとを示す斜視図である。
【図5】図4と同様の斜視図であり、信号ホールおよび接地ホールを穴あけした後の底面信号層を示し、板の底縁に隣接する底面信号層の信号パッドまで穴あけされた1列の信号ホールを示し、さらに印刷回路板を貫通して穴あけして形成された2列の接地ホール示しており、接地ホールと導電トレースとは交互に互い違いに配列されている。
【図6】図2と同様の斜視図であり、導電めっき材料でめっきされた、2列の信号ホールと、2列の接地ホールとを示すと共に、2列の信号ホールを囲んでいる環状クリアランス領域(仮想的に示す)を示している。
【図7】図6と同様の斜視図であり、上面信号層の付近までミリング・オフされて上面信号層用に1列の信号接点を形成する、第1の比較的広いストリップを有する印刷回路板を示している。
【図8】図7と同様の斜視図であり、中間接地層の付近までミリング・オフされて中間接地層用の1列の接地接点を形成する、第2の中間ストリップを有する印刷回路板を示している。
【図9】図8と同様の斜視図であり、底面信号層の付近までミリング・オフされて底面信号層用の1列の信号接点を形成する、第3の比較的狭いストリップを有する印刷回路板を示している。
【図10】ストリップライン構成を有し、1つが垂直回路板で1つが水平回路板である2つの多層印刷回路板から成る構造を示し、かつ底縁の付近の両側面上に階段状に構成された接点を有する垂直印刷回路板と、板の中間に階段状に構成された2組の対向して配置された接点を有する水平印刷回路板とを示す、概略図である。
発明の背景および概要
本発明は、一般に、印刷回路板に関し、より具体的には、本発明は、めっきしたバイアまたはホールを有する印刷回路板に関する。
【0002】
多層印刷回路板は、バイアを通して高速信号を搬送することが困難である。バイアは、信号の経路を指定するために層を変化させる目的で、または共通の接地のために層を接続する目的で、1つまたは複数の層を一緒に接続するために使用される印刷回路板のめっきされたホールである。バイアは、表面実装構成要素のための表面実装パッドを内部層に接続するためも使用され、またはんだ付け尾部またはプレスばめ尾部の構成要素を回路板に接続するためにも使用される。バイアが、高速信号を搬送するのが困難である理由は、めっきされたバレルが、接地層およびパワー層など、内部導電層に近接しているために、電気経路内において、浮遊容量を呈示するからである。この浮遊容量は、印刷回路板に対して、高速信号の一部を反射するインピーダンスの不連続性を創出する。伝送システムを通って進行するこれらの反射により、デジタル信号の誤ったクロッキングが生じることがあり、受信器のチップが、誤ってスイッチを作動させる可能性がある。浮遊容量を低減するために、回路板の背面を座ぐりすることによって、めっきされたバイアの長さを低減することが可能である。しかし、端ぐりにより、印刷回路板スタックアップの底面付近の層に、信号を経路指定することは可能にならず、したがって、信号を経路指定する可能性は、大きく低減される。バイアをネックダウンすることでも、浮遊容量は低減されるが、めっきバレルの表面積を低減し、かつ他の導電層からのバレルの距離を増大することによって、ごくわずかに低減されるだけである。
【0003】
本発明の一態様によれば、印刷回路板の隣接するストリップを連続してミリング・オフすることによって、各信号層の上に、導電トレース用の露出接点から成るストリップを設けることにより、印刷回路板のバイアによって呈示される浮遊容量をほぼ排除する方法が開示される。
【0004】
本発明の他の態様によれば、接地層、信号層、接地層、信号層、および接地層のスタックアップ構造を有する多層印刷回路板上に、接点を構成する方法が開示される。個々の信号層は、信号パッドと、パッドから遠ざかるように伸びる導電トレースとを有する。方法は、a)連続する信号層上の信号パッドまで穴あけして、印刷回路板に行き止まり信号ホールを形成するステップと、b)接地層を貫通して穴あけして、印刷回路板に貫通接地ホールを形成するステップと、c)ホールに導電材料を充填するステップと、d)印刷回路板の隣接ストリップを連続する信号層および接地層付近まで除去して、各信号層および接地層の上に、露出接点のストリップを提供するステップとを含む。本発明の他の態様によれば、除去ステップは、印刷回路板の隣接ストリップを連続する信号層および接地層の付近までミリング・オフして、各信号層および接地層上の上に露出接点のストリップを提供するステップを含む。
【0005】
高速な多層印刷回路板は、ほとんどがストリップライン構成で縁から縁まで結合された差動回路を支持している(すなわち、層は、接地層と信号層が交互にサンドイッチ構成になっている)。本発明の技術は、この応用例に特に適しているが、それに限定されるものではない。
【0006】
本発明の他の特徴は、現段階で理解された本発明を実施する最適モードを例示する好適な実施形態についての以下の詳細な記述を考察する際に、当業者には、明らかになるであろう。
【0007】
詳細な記述は、添付の図面を特に参照する。
【0008】
図面に示したように、絶縁材料で作成された多層印刷回路板30には、接地層32(G1)、信号層34(S1)、接地層36(G2)、信号層38(S2)、および接地層40(G3)が含まれる。層32〜40は、接地層と信号層が交互になっており、スタックアップのサンドイッチ構成で構成される。多層印刷回路板30は、従来のラミネーション技術を使用して、互いの上面上にスタックされ、かつ共に接合された、4つの印刷回路板33、35、37、および39を備える。図3に示したように、上面信号層34(本明細書では、上方信号層と呼ぶこともある)には、印刷回路板30の底縁42から間隔をあけて配置された1列の信号パッド50と、パッド50から遠ざかる方向に伸びる導電トレース52とが含まれる。図4に示したように、底面信号層38(本明細書では、下方信号層と呼ぶこともある)には、回路板30の底縁42に隣接する1列の信号パッド70と、パッド70から遠ざかる方向に伸びる導電トレース72とが含まれる。信号パッド50、70と導電トレース52、72とは、従来の方式で、信号層34、38においてエッチングされる。図1に示したように、上面接地層32は、下の2つの信号層34、38にある信号パッド50、70と垂直に位置合わせされた2列のクリアランス領域またはキープアウト領域54、74(仮想的に図示)を有する。例示のために示した実施形態では、クリアランス領域54、74が上面接地層32の上に設けられているが、これらは不要である。ミリングされない部分に信号ホール、またはバイアを有する内部接地層のみが、クリアランス領域を有する必要があることに留意されたい。以下で説明するように、クリアランス領域54、74は、図7に示した第1ミリング・パス中に、ミリングされる。
【0009】
図2に示したように、印刷回路板30は、次いで、精密な、深度制御穴あけ技術を使用して、穴あけされ、行き止まり・ホールまたはバイア56、76(本明細書では、信号ホールと呼ぶこともある)が作成される。信号ホール56は、上面信号層34上の信号パッド50に達するまで下方へ穴あけされる。信号ホール56は、図示した板30の底縁42から間隔をあけて配置される。同様に、信号ホール76は、底面信号層38上の信号パッド70まで、下方へ穴あけされる。信号ホール76は、図示したように、板30の底縁42に隣接して配置される。図3および5の58、78に示したように、それぞれの導電パッド50、70との良好な信号接点を保証するために、それぞれの信号層34、38をちょうど超えたところまで信号ホール56、76を穴あけすることが望ましい。印刷回路板30は、また、多層スタックアップ全体を通って穴あけされた2列の貫通接地ホール60、80を提供するように穴あけされる。接地ホール60、80は、図2に最適に示したように、信号ホール56、76と交互になっている。接地ホール60、80は、図3および5に示したように、導電トレース52、72の間の空間に配置される。
【0010】
図3は、上方信号層34の信号パッド50と下方信号層38の信号パッド70まで穴あけされた2列の信号ホール56、76と、印刷回路板30を貫通して穴あけされた2列の接地ホール60、80とを有する上方信号層34を示す斜視図である。図5は、下方信号層38の信号パッド70まで下方へ穴あけされた1列の信号ホール76と、印刷回路板30を貫通して穴あけされた2列の接地ホール60、80とを有する下方信号層38を示す、図3と同様の斜視図である。
【0011】
印刷回路板は、次いで、図6に示したように、行き止まり信号ホール56、76と貫通接地ホール60、80とを導電めっき材料で充填するために、めっきされる。図示の実施形態では、信号ホール56、76と接地ホール60、80は、内部までめっきされている。しかし、信号ホール56、76と接地ホール60、80を内部までめっきする代わりに、通常行われるように、内表面の周囲をめっきすることも可能である。行き止まり信号ホール56、76、は、図6に最適に示したように、環状クリアランス領域54、74(仮想的に示す)によって囲まれている。前述したように、クリアランス領域54、74は、第1ミリング・パス中にミリングされ、必要ではない。
【0012】
板30は、連続する信号層と接地層34、36、および38の付近までミリングされて、該信号層および接地層34,36,38の上に露出接点102、112、および122のストリップを提供する、隣接するストリップ100、110、および120を有する。図7に示したように、板30の第1の比較的広いストリップ100は、第1パス中に、板30の底縁42に隣接して上方信号層34の付近まで、ミリング・オフされて、上方信号層34の上に1列の信号接点102を形成する。図8に示したように、板30の第2の中間ストリップ110は、第2パス中に、板30の底縁42に隣接して中間接地層36の付近までミリング・オフされて、中間接地層36の上に1列の接地接点112を形成する。図9に示したように、板30の第3の比較的狭いストリップ120は、第3パス中に、板30の底縁42に隣接して下方信号層38の付近までミリングされて、下方信号層38の上に1列の信号接点122を形成する。導電材料で充填された貫通接地ホール60は、図9に示したように、その上に上面接地層32と底面接地層40に対する1列の接地接点92を形成する。
【0013】
接続するために、めっきしたバイアを設けずに、印刷回路板のそれぞれの層の上に、直接、構成要素(コネクタなど)を取り付けることが望ましい。上述した印刷回路板の製造技術は、バイア、およびそれに付随する浮遊容量をほぼ排除し、それにより、印刷回路板が、高速信号を搬送することを可能にする。図10に示したように、この技術は、印刷回路板130の両側面上で使用して、その上縁または底縁の付近でピラミッド型の構造を創出することができ、複数列の信号接点および接地接点を露出している。さらに、この技術は、印刷回路板の縁部ではなく中間部において適用することができるため,図示のように板上のより便利な位置に構成要素を取り付けることができる。コネクタと共にこの技術を使用すると、バイアの浮遊容量によって生じるインピーダンスの不連続性による制限を有していない非常に高速なシステムを構築することが可能である。
【0014】
図10は、ストリップライン構成を有する2つの多層印刷回路板、垂直回路板130と水平回路板160を示す。垂直印刷回路板130の第1側面126には、接地層132(G1)、信号層134(S1)、接地層136(G2)、信号層138(G2)、および接地層140(G3)が含まれる。同様に、垂直印刷回路板130の第2側面128には、接地層142(G1)、信号層144(S1)、接地層146(G2)、信号層148(S2)、および接地層150(G3)が含まれる。垂直印刷回路板130は、従来のラミネーション技術を使用して、スタックされ、かつ接合された、10の印刷回路板133、135、137,139、141、143、145、147、149、および151を備える。垂直印刷回路板130の第1側面126は、5列の信号接点および接地接点152を有する。同様に、垂直印刷回路板130の第2側面128は、5列の信号接点および接地接点154を有する。
【0015】
水平印刷回路板160の第1側面156には、接地層162(G1)、信号層164(S1)、接地層166(G2)、信号層168(S2)、接地層170(G3)、信号層172(S3)、および接地層174(G4)が含まれる。同様に、水平印刷回路板160の第2側面158には、接地層182(G1)、信号層184(S1)、接地層186(G2)、信号層188(S2)、接地層190(G3)、信号層192(S3)、および接地層194(G4)が含まれる。水平印刷回路板160は、従来のラミネーション技術を使用して、互いの上面の上にスタックされ、かつ共に接合された、6つの印刷回路板163、165、167、169、171、および173を備える。水平印刷回路板160の第1側面156は、5列の信号接点および接地接点202を有する。同様に、水平印刷回路板130の第2側面158は、5列の信号接点および接地接点204を有する。第1組の5つの導体212、214、216、218、および220は、垂直印刷回路板130の第1側面156上の5列の接点152と、水平印刷回路板160の第1側面156上の5列の接点202とを結合する。同様に、第2組の5つの導体222、224、226、228、および230は、垂直印刷回路板130第2の側面128上の5列の接点154と、水平印刷回路板160の第2側面158上の5列の接点204とを結合する。
【0016】
ここでは特定の好適な実施形態を参照して、本発明を詳細に記述してきたが、さまざまな変形と修正が、上述した本発明の範囲および精神の範囲内に存在する。
【図面の簡単な説明】
【図1】接地層、信号層、接地層、信号層、および接地層のスタックアップ構成を有する多層印刷回路板を示す斜視図であり、下方の信号層にある2列の信号パッドに対応して2列のクリアランス領域(仮想的に図示)を有する上面接地層を示している。
【図2】多層印刷回路板を示す、図1と同様の斜視図であり、上面および底面信号層上の信号パッドまで穴あけされた2列の行き止まり信号ホールを有し、かつ多層印刷回路板スタックアップ全体を貫通して穴あけされた2列の貫通接地ホールを有し、信号ホール列と接地ホール列が交互に配列されている多層印刷回路板を示している。
【図3】信号ホールおよび接地ホールを穴あけした後の上面信号層を示し、印刷回路板の底縁から間隔をあけて配置された1列の信号パッドと、パッドから遠ざかるように伸びる導電トレースとを示し、板の底縁から間隔をあけて配置された上面信号層の信号パッドまで穴あけして形成された1列の信号ホールと、、板の底縁に隣接する底面信号層の信号パッドまで穴あけして形成された1列の信号ホールとから成る2列の信号ホールを示し、さらに食違い構成で導電トレース間に配置されている底縁から最も距離を置いて配置された、回路板を貫通して穴あけして形成された2列の接地ホールを示す斜視図であり、底縁から最も遠くに配置されている接地ホールは、導電トレースの間に互い違いに配列されている。
【図4】信号ホールおよび接地ホールを穴あけする前の底面信号層を示し、かつ板の底縁に隣接する1列の信号パッドと、パッドから遠ざかるように伸びる導電トレースとを示す斜視図である。
【図5】図4と同様の斜視図であり、信号ホールおよび接地ホールを穴あけした後の底面信号層を示し、板の底縁に隣接する底面信号層の信号パッドまで穴あけされた1列の信号ホールを示し、さらに印刷回路板を貫通して穴あけして形成された2列の接地ホール示しており、接地ホールと導電トレースとは交互に互い違いに配列されている。
【図6】図2と同様の斜視図であり、導電めっき材料でめっきされた、2列の信号ホールと、2列の接地ホールとを示すと共に、2列の信号ホールを囲んでいる環状クリアランス領域(仮想的に示す)を示している。
【図7】図6と同様の斜視図であり、上面信号層の付近までミリング・オフされて上面信号層用に1列の信号接点を形成する、第1の比較的広いストリップを有する印刷回路板を示している。
【図8】図7と同様の斜視図であり、中間接地層の付近までミリング・オフされて中間接地層用の1列の接地接点を形成する、第2の中間ストリップを有する印刷回路板を示している。
【図9】図8と同様の斜視図であり、底面信号層の付近までミリング・オフされて底面信号層用の1列の信号接点を形成する、第3の比較的狭いストリップを有する印刷回路板を示している。
【図10】ストリップライン構成を有し、1つが垂直回路板で1つが水平回路板である2つの多層印刷回路板から成る構造を示し、かつ底縁の付近の両側面上に階段状に構成された接点を有する垂直印刷回路板と、板の中間に階段状に構成された2組の対向して配置された接点を有する水平印刷回路板とを示す、概略図である。
Claims (10)
- スタックアップ状に形成された接地層と信号層を有し、信号層が信号パッドと、パッドから遠ざかるように伸びる導電トレースとを有して成る多層印刷回路板の上に接点を構成する方法であって、
a)連続する信号層の上の信号パッドまで穴あけして、印刷回路板に行き止まり信号ホールを形成するステップと、
b)接地層を貫通して穴あけして、印刷回路板に貫通接地ホールを形成するステップと、
c)前記ホールに導電材料を充填するステップと、
d)印刷回路板の隣接ストリップを連続する信号層と接地層の付近まで除去して、各信号層と接地層の上に、露出接点のストリップを提供するステップとを含む方法。 - スタックアップ状に形成された接地層と信号層を有し、信号層が信号パッドと、パッドから遠ざかるように伸びる導電トレースとを有して成る多層印刷回路板の上に接点を構成する方法であって、
a)連続する信号層の上の信号パッドまで穴あけして、印刷回路板に行き止まり信号ホールを形成するステップと、
b)接地層を貫通して穴あけして、印刷回路板に貫通接地ホールを形成するステップと、
c)前記ホールを導電めっき材料でめっきするステップと、
d)印刷回路板の隣接ストリップを連続する信号層と接地層の付近までミリング・オフして、各信号層と接地層の上に露出接点のストリップを提供するステップとを含む方法。 - スタックアップ状に形成された接地層と信号層を有し、信号層が信号パッドと、パッドから遠ざかるように伸びる導電トレースとを有して成る多層印刷回路板の上に接点を構成する方法であって、
a)連続する信号層の上の信号パッドまで穴あけして、印刷回路板に行き止まり信号ホールを形成するステップと、
b)前記ホールに導電材料を充填するステップと、
c)印刷回路板のストリップを連続する信号層の付近まで除去して、各信号層の上に、その上に形成された導電トレース用の露出信号接点のストリップを提供するステップとを含む方法。 - スタックアップ状に形成された接地層と信号層を有し、信号層が信号パッドと、パッドから遠ざかるように伸びる導電トレースとを有して成る多層印刷回路板の上に接点を構成する方法であって、
a)連続する信号層の上の信号パッドまで穴あけして、印刷回路板に行き止まり信号ホールを形成するステップと、
b)接地層を貫通して穴あけして、印刷回路板に貫通接地ホールを形成するステップと、
c)前記ホールに導電材料を充填するステップと、
d)印刷回路板のストリップを連続する信号層の付近までミリング・オフして、信号層の上に、その上に形成された導電トレース用の露出信号接点のストリップを提供するステップとを含む方法。 - スタックアップ状に形成された接地層と信号層を有し、信号層が信号パッドと、パッドから遠ざかるように伸びる導電トレースとを有して成る多層印刷回路板の上に接点を構成する方法であって、
a)信号層上の信号パッドまで穴あけして、印刷回路板に行き止まり信号ホールを形成するステップと、
b)接地層を貫通して穴あけして、印刷回路板に貫通接地ホールを形成するステップと、
c)前記ホールに導電材料を充填するステップと、
d)連続する信号層と接地層の付近まで印刷回路板の隣接ストリップをミリング・オフして、各信号層と接地層の上に露出接点のストリップを提供するステップと、
e)該層を貫通する信号ホールを有する接地層に、該クリアランス領域が印刷回路板のミリング・オフされない部分に存在する場合には該信号ホールの周囲にクリアランス領域を設けるステップとを含む方法。 - スタックアップ状に形成された接地層と信号層を有し、上面および底面の信号層が信号パッドと、パッドから遠ざかるように伸びる導電トレースとを有して成る多層印刷回路板の上に信号および接地の接点を構成する方法であって、
a)信号層の上の信号パッドまで穴あけして、印刷回路板に行き止まり信号ホールを穴あけするステップと、
b)接地層を貫通して穴あけして、印刷回路板に貫通接地ホールを形成するステップと、
c)前記ホールに導電材料を充填するステップと、
d)印刷回路板の第1ストリップを上面信号層の付近までミリング・オフして、上面信号層の上に、その上に形成された導電トレース用の露出信号接点パッドのストリップを提供するステップと、
e)第1ストリップに隣接する印刷回路板の第2ストリップを中間接地層の付近までミリング・オフして、中間接地層の上に、露出接地接点パッドのストリップを提供するステップと、
f)第2ストリップに隣接する印刷回路板の第3ストリップを底面信号層の付近までミリング・オフして、底面信号層の上に、その上に形成された導電トレース用の露出信号接点パッドのストリップを提供するステップとを含む方法。 - 印刷回路板のストリップをミリング・オフするステップが、比較的広い第1ストリップと、中間第2ストリップと、比較的狭い第3ストリップとを提供する、請求項6に記載の方法。
- スタックアップ状に形成された接地層と信号層を有し、上面および底面の信号層が信号パッドと、パッドから遠ざかるように伸びる導電トレースとを有して成る多層印刷回路板の上に信号および接地の接点を構成する方法であって、
a)信号層の上の信号パッドまで穴あけして、印刷回路板に行き止まり信号ホールを形成ステップと、
b)接地層を貫通して穴あけして、印刷回路板に貫通接地ホールを形成するステップと、
c)前記ホールに導電材料を充填するステップと、
d)印刷回路板の第1ストリップを上面信号層の付近までミリング・オフして、上面信号層の上に、その上に形成された導電トレース用の露出信号接点パッドのストリップを提供するステップと、
e)第1ストリップに隣接する印刷回路板の第2ストリップを中間接地層の付近までミリング・オフして、中間接地層の上に、露出接地接点パッドのストリップを提供するステップと、
f)第2ストリップに隣接する印刷回路板の第3ストリップを底面信号層の付近までミリング・オフして、底面信号層の上に、その上に形成された導電トレース用の露出信号接点パッドのストリップを提供するステップと、
g)該層を貫通する信号ホールを有する接地層に、該クリアランス領域が印刷回路板のミリング・オフされない部分に存在する場合には、信号ホールの周囲にクリアランス領域を設けるステップとを含む方法。 - スタックアップ状に形成された接地層と信号層を有し、信号層が信号パッドと、パッドから遠ざかるように伸びる導電トレースとを有して成る多層印刷回路板であって、印刷回路板が、上面と底面を有し、印刷回路板が、上面から各信号層上の信号パッドまで穴あけされた行き止まり信号ホールと、各接地層を貫通する接地ホールとを有しており、信号ホールと接地ホールに導電材料が充填され、印刷回路板の各ストリップが各信号層と接地層までミリングされて露出接点を提供して成る多層印刷回路板。
- 導電パッドと、パッドから遠ざかるように伸びる導電トレースとを有する信号層と、信号層の上の少なくとも1つの第2層とを備える印刷回路板構造であって、第2層が、その内部に、信号層の上の信号パッドに至る導電材料で充填された行き止まり信号ホールを有し、第2層が、信号層の上に、その上に形成された導電トレース用の信号接点を残して、信号層のレベルまで除去された部分を有する印刷回路板構造。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US21419100P | 2000-06-26 | 2000-06-26 | |
PCT/US2001/019948 WO2002001928A1 (en) | 2000-06-26 | 2001-06-22 | Vialess printed circuit board |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004502296A true JP2004502296A (ja) | 2004-01-22 |
Family
ID=22798132
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002505566A Pending JP2004502296A (ja) | 2000-06-26 | 2001-06-22 | バイアのない印刷回路板 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6479765B2 (ja) |
EP (1) | EP1295517A1 (ja) |
JP (1) | JP2004502296A (ja) |
AU (1) | AU2001271381A1 (ja) |
WO (1) | WO2002001928A1 (ja) |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030123238A1 (en) * | 2001-12-27 | 2003-07-03 | Chia-Hsing Yu | Enhanced PCB and stacked substrate structure |
EP1465471A3 (en) * | 2003-04-03 | 2005-07-27 | Matsushita Electric Industrial Co., Ltd. | Wiring board, method for manufacturing a wiring board and electronic equipment |
US7020960B2 (en) * | 2003-06-30 | 2006-04-04 | Finisar Corporation | Systems and methods for fabricating printed circuit boards |
WO2005048314A2 (en) * | 2003-11-12 | 2005-05-26 | Silicon Pipe, Inc. | Tapered dielectric and conductor structures and applications thereof |
US7466021B2 (en) * | 2003-11-17 | 2008-12-16 | Interconnect Portfolio, Llp | Memory packages having stair step interconnection layers |
ITUD20040034A1 (it) | 2004-02-27 | 2004-05-27 | Eurotech Spa | Scheda di espansione multistrato per apparecchiatura elettronica e relativo |
JP2006073994A (ja) * | 2004-08-05 | 2006-03-16 | Seiko Epson Corp | 接続用基板、接続構造、接続方法並びに電子機器 |
US20060244124A1 (en) * | 2005-04-27 | 2006-11-02 | Teradyne, Inc. | Reduced cost printed circuit board |
JP4669338B2 (ja) * | 2005-07-22 | 2011-04-13 | 富士通コンポーネント株式会社 | プリント配線板及びその製造方法 |
US7528069B2 (en) | 2005-11-07 | 2009-05-05 | Freescale Semiconductor, Inc. | Fine pitch interconnect and method of making |
JP4790558B2 (ja) * | 2006-10-02 | 2011-10-12 | 日東電工株式会社 | 配線回路基板の製造方法 |
US8937265B2 (en) * | 2007-02-27 | 2015-01-20 | Illinois Tool Works, Inc. | Welding-type system having a wire feeder system having integrated power source controls and a welding-type power source that is free power parameter selection interfaces |
US9098646B2 (en) * | 2007-08-10 | 2015-08-04 | Kyocera Corporation | Printed circuit board design system and method |
US8764464B2 (en) * | 2008-02-29 | 2014-07-01 | Fci Americas Technology Llc | Cross talk reduction for high speed electrical connectors |
US9277649B2 (en) * | 2009-02-26 | 2016-03-01 | Fci Americas Technology Llc | Cross talk reduction for high-speed electrical connectors |
US20110147069A1 (en) * | 2009-12-18 | 2011-06-23 | International Business Machines Corporation | Multi-tiered Circuit Board and Method of Manufacture |
US8966747B2 (en) * | 2011-05-11 | 2015-03-03 | Vlt, Inc. | Method of forming an electrical contact |
US9082695B2 (en) | 2011-06-06 | 2015-07-14 | Avalanche Technology, Inc. | Vialess memory structure and method of manufacturing same |
TWI489922B (zh) * | 2013-07-15 | 2015-06-21 | Mpi Corp | Multilayer circuit boards |
US9980378B1 (en) * | 2017-03-10 | 2018-05-22 | Dell Products, Lp | Surface mount connector pad |
US10658772B1 (en) * | 2017-08-15 | 2020-05-19 | Adtran, Inc. | Tiered circuit board for interfacing cables and connectors |
JP7232006B2 (ja) | 2018-09-21 | 2023-03-02 | 日本航空電子工業株式会社 | コネクタ、コネクタを備える装置及びコネクタの製造方法 |
US20220385010A1 (en) * | 2021-05-28 | 2022-12-01 | Amphenol Commercial Products (Chengdu) Co., Ltd. | Paddle card and method for manufacturing the same, and electrical connector having the paddle card |
CN115441264A (zh) * | 2021-06-05 | 2022-12-06 | 富士康(昆山)电脑接插件有限公司 | 端子模组及具有该端子模组的电连接器 |
MX2024005689A (es) | 2021-12-08 | 2024-05-30 | Nestle Sa | Creacion de menu de bebidas. |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3400210A (en) | 1966-04-26 | 1968-09-03 | Automatic Elect Lab | Interlayer connection technique for multilayer printed wiring boards |
US4935284A (en) * | 1988-12-21 | 1990-06-19 | Amp Incorporated | Molded circuit board with buried circuit layer |
JPH02273484A (ja) * | 1989-04-12 | 1990-11-07 | Nec Corp | 印刷配線板構造 |
JPH04249082A (ja) * | 1991-02-01 | 1992-09-04 | Yamaichi Electron Co Ltd | 多極コネクタ |
JPH0574526A (ja) * | 1991-09-13 | 1993-03-26 | Nec Niigata Ltd | プリント基板とコネクタおよびその接続方法 |
JP3226959B2 (ja) * | 1992-05-14 | 2001-11-12 | 日東電工株式会社 | 多層フレキシブルプリント基板の製法 |
EP0692841B1 (en) * | 1994-07-15 | 1998-09-30 | Berg Electronics Manufacturing B.V. | Assembly of shielded connectors and a board having plated holes |
JP2609825B2 (ja) * | 1994-10-31 | 1997-05-14 | 日本電気株式会社 | 多層配線基板の製造方法 |
JP2734447B2 (ja) * | 1995-09-14 | 1998-03-30 | 日本電気株式会社 | 多層プリント基板 |
US5774340A (en) * | 1996-08-28 | 1998-06-30 | International Business Machines Corporation | Planar redistribution structure and printed wiring device |
-
2001
- 2001-06-22 WO PCT/US2001/019948 patent/WO2002001928A1/en not_active Application Discontinuation
- 2001-06-22 AU AU2001271381A patent/AU2001271381A1/en not_active Abandoned
- 2001-06-22 US US09/887,815 patent/US6479765B2/en not_active Expired - Fee Related
- 2001-06-22 EP EP01950385A patent/EP1295517A1/en not_active Withdrawn
- 2001-06-22 JP JP2002505566A patent/JP2004502296A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
US6479765B2 (en) | 2002-11-12 |
WO2002001928A1 (en) | 2002-01-03 |
AU2001271381A1 (en) | 2002-01-08 |
EP1295517A1 (en) | 2003-03-26 |
US20020017397A1 (en) | 2002-02-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2004502296A (ja) | バイアのない印刷回路板 | |
KR100983401B1 (ko) | 다층 회로기판에서 층수를 줄이는 기술 | |
US5774340A (en) | Planar redistribution structure and printed wiring device | |
US8963018B2 (en) | Printed circuit board | |
JPH10341080A (ja) | 一次スルー・ホールおよび二次スルー・ホールを有する回路板および方法 | |
JP2513443B2 (ja) | 多層回路基板組立体 | |
US4772864A (en) | Multilayer circuit prototyping board | |
JP4617900B2 (ja) | ビルトアッププリント配線板構造及びビルトアッププリント配線板の加工方法 | |
JPH04307799A (ja) | 特に高周波動作用の多層印刷回路板 | |
JPS6318697A (ja) | 多層配線基板 | |
EP1802181A1 (en) | Via structure of a printed circuit board | |
JPH10313157A (ja) | プリント基板 | |
CN109803494B (zh) | 电路板及其制造方法 | |
JP2006042098A (ja) | 高周波用配線基板 | |
US6441319B1 (en) | Inserted components for via connection of signal tracks to achieve continuous impedance matching in multi-layer substrate | |
CA1311854C (en) | Apparatus and method for high density interconnection substrates using stacked modules | |
JPH0680964B2 (ja) | ストリップラインを有する回路装置 | |
JPH05102621A (ja) | 導電パターン | |
US20040182603A1 (en) | [inner layer structure of a circuit board] | |
JPH0786752A (ja) | 電子部品搭載用基板 | |
JP2006294944A (ja) | 回路基板 | |
JP3822129B2 (ja) | 配線基板 | |
CN116528461A (zh) | 一种印制电路板及其制备方法、电路板模组 | |
JPH05152763A (ja) | 多層配線板の形成方法 | |
JP2002319767A (ja) | 多層プリント基板 |