JP4560970B2 - 電子部品搭載用基板 - Google Patents
電子部品搭載用基板 Download PDFInfo
- Publication number
- JP4560970B2 JP4560970B2 JP2001063811A JP2001063811A JP4560970B2 JP 4560970 B2 JP4560970 B2 JP 4560970B2 JP 2001063811 A JP2001063811 A JP 2001063811A JP 2001063811 A JP2001063811 A JP 2001063811A JP 4560970 B2 JP4560970 B2 JP 4560970B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- belt
- electronic component
- component mounting
- strip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Structure Of Printed Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【０００１】
【技術分野】
本発明は，電子部品搭載用基板に関し，特に電子部品を搭載するための搭載用凹部の周縁構造に関する。
【０００２】
【従来技術】
近年，電子部品搭載用基板における電子部品搭載用凹部周縁の高密度配線化の傾向にある。このため，凹部周縁の配線パターンに様々な工夫がなされている。
従来，このような電子部品搭載用基板としては，例えば，図1６に示すごとく，絶縁基板９４に電子部品９７９を搭載するための搭載用凹部９７を設け，その周囲にボンディングパッド９５，９３５及び導体パターン９３１を形成したものがある。搭載用凹部９７の壁面には壁面パターン９６が設けられ，その一端はボンディングパッド９５と接続している。他のボンディングパッド９３５は導体パターン９３１と接続している。
【０００３】
壁面パターン９６は，搭載用凹部９７の壁面に広く形成されるため，安定な電気特性が必要とされる電源回路や接地回路に用いることができる。このため，安定した電気特性を維持しつつ，搭載用凹部９７の周縁構造を高密度に利用することができる。
しかし，搭載用凹部９７の周縁を更に有効利用したいという要望がある。また，ワイヤーボンディングがしやすく，歩留まりを高くしたいという要望もある。
【０００４】
【解決しようとする課題】
本発明は，搭載用凹部周縁の配線密度を高くし，かつワイヤーボンディングが容易な電子部品搭載用基板を提供しようとするものである。
【０００５】
【課題の解決手段】
第一の発明は，請求項１記載のように，電子部品を搭載するために凹状に形成された搭載用凹部を有する電子部品搭載用基板において，
上記搭載用凹部の周縁には，上記搭載用凹部の周縁の一部分又は全域に沿って，絶縁基板の同一平面上に配置された２以上の，幅が５〜７００μｍの帯状パターンを設けてなり，
上記２以上の帯状パターンのうち少なくとも一の帯状パターンは，該帯状パターンの中に開口するビアホールと接続する第一帯状パターンであり，
また，上記２以上の帯状パターンのうち少なくとも他方の一の帯状パターンは，上記搭載用凹部の壁面に形成された壁面パターンと接続する第二帯状パターンであり，
また，上記第二帯状パターンは，上記第一帯状パターンよりも内側において，上記搭載用凹部の周縁の全域に形成されており，
更に，上記第二帯状パターンは広幅部分と狭幅部分とを有し，上記狭幅部分においてはその外側に電気的に絶縁された状態で，上記第一帯状パターンが隣接して形成されており，
かつ上記第一帯状パターンと上記第二帯状パターンとは，電位が異なることを特徴とする電子部品搭載用基板である。
【０００６】
本発明の電子部品搭載用基板には，搭載用凹部の周縁に沿って，帯状パターンを設けている。帯状パターンは，搭載用凹部の周縁に沿って帯状に幅広に配置するため，ボンディングワイヤーを接合する位置にズレが生じても，確実にワイヤーボンディングをすることができる。
【０００７】
また，絶縁基板の同一平面に，ビアホールと接続する第一帯状パターンと，壁面パターンと接続する第二帯状パターンとを有する。このため，第一帯状パターンと第二帯状パターンとは，別個の回路とすることができる。また，絶縁基板の同一平面上に，電子部品に多種類の電気接続ができるワイヤーボンディングスペースを作成することができる。
【０００８】
また，一方の第一帯状パターンはその中に開口するビアホールに接続し，他方の第二帯状パターンは搭載用凹部の壁面に形成した壁面パターンと接続している。
更に本発明においては，また，上記第二帯状パターンは，上記第一帯状パターンよりも内側において，上記搭載用凹部の周縁の全域に形成されており，かつ，上記第二帯状パターンは広幅部分と狭幅部分とを有し，上記狭幅部分においてはその外側に上記第二帯状パターンとは電気的に絶縁された状態で，上記第一帯状パターンが隣接して形成されている。
このため，搭載用凹部の周縁に第二帯状パターンと第一帯状パターンとを効率良く隣接配置でき，周縁構造の高密度利用を実現できる。
したがって，本発明によれば，搭載用凹部の周縁の配線密度を高くし，かつワイヤーボンディングが容易な電子部品搭載用基板を提供することができる。
本発明において，第一帯状パターンは，搭載用凹部周縁においてビアホールと接続している帯状パターンをいい，第二帯状パターンは，搭載用凹部周縁において壁面パターンに接続している帯状パターンをいう。
【０００９】
また，本発明においては，上記第一帯状パターンと上記第二帯状パターンとは，電位が異なる。これにより，多種類の電位をもつ帯状パターンを作成でき，搭載用凹部周縁の高密度配線が可能となる。
【００１０】
第一帯状パターンと第二帯状パターンとは，電位が異なるため，帯状パターンの全体としてみれば少なくとも二種類の電位を持つ回路があることなる。第一帯状パターンと第二帯状パターンのそれぞれについて二以上の電位を持たせても良い。そのためには，第一帯状パターンと壁面パターンを複数形成し，また第二帯状パターンとビアホールとを複数形成すればよい。
【００１１】
第一帯状パターン及び第二帯状パターンは，ボンディングパッドとして用いることができるが，請求項２記載のように，上記第一帯状パターン及び上記第二帯状パターンのうちの少なくとも１つには，基板周縁側にボンディングパッドを接続していることもできる。後者の場合，第一，第二帯状パターンは，隣接するボンディングパッドの間を連結していることが好ましい。これにより，搭載用凹部の開口段部が一層補強される。
【００１２】
ボンディングパッドは，一般に，直線により構成される長尺形状であるが，後述の突部のように曲線部を有することが好ましい。局部的な応力集中を緩和し，亀裂発生を抑制するためである。
ボンディングパッドにおける少なくとも第一帯状パターンと接続する接続部分は，曲線部であることが好ましい。上記接続部分は，第一帯状パターンに向けて曲線によって徐々に拡大している曲線部からなることが好ましい。ボンディングパッドは，半円体または半楕円体であることが好ましい。ボンディングパッドは，第一帯状パターンの側に位置し該第一帯状パターンに向かって曲線によって徐々に拡大している曲線部と，第一帯状パターンと反対側に位置する直線部とからなることが好ましい。
【００１３】
また，請求項３記載のように，上記第一帯状パターンまたは第二帯状パターンは電源回路または接地回路であることが好ましい。電源回路及び接地回路は，安定した電気特性を確保するため，広面積であることが好ましい。帯状パターンは広面積回路であるため，これを電源回路または接地回路として用いることにより，電子部品搭載用基板の電気特性が改善される。
また，第一，第二帯状パターンは，信号回路であってもよい。
【００１４】
また，２以上の帯状パターンの中には，第一帯状パターンや第二帯状パターンのように壁面パターンやビアホールに接続しているものがあればよく，すべてが壁面パターンやビアホールの一方に接続している必要はない。つまり，帯状パターンの中には，壁面パターンやビアホールのいずれにも接続していないものがあってもよい。
【００１５】
請求項１の発明において，上記帯状パターンの幅Ｍは，５〜７００μｍである。５μｍ未満の場合には，搭載用凹部の開口段部にパターン侵食が発生するおそれがあり，７００μｍを超える場合には，搭載用凹部周辺の高密度配線が妨げられるおそれがある。
【００１６】
帯状パターンは，セミアディティブ法，アディティブ法，サブトラクティブ法などにより形成することができる。帯状パターンは，例えば，ボンディングパッドや壁面パターンとともに形成することもできる。
【００１７】
請求項４記載のように，上記電子部品搭載用基板は，複数の絶縁基板を積層してなり，該絶縁基板の少なくとも一の絶縁基板は，上記第一帯状パターン及び上記第二帯状パターンを有することが好ましい。これにより，高性能の電子部品搭載用基板となる。
【００１８】
更に好ましくは，積層した絶縁基板のすべてが，上記第一帯状パターン及び上記第二帯状パターンを有することが望ましい。これにより，高密度にワイヤーボンディングすることができる。
また，１の絶縁基板のみが上記第一帯状パターン及び第二帯状パターンの双方を有し，他の絶縁基板は上記第一帯状パターン及び第二帯状パターンのいずれかを有していても良い。
【００１９】
第二の発明は，請求項５記載のように，電子部品を搭載するために凹状に形成された搭載用凹部を有する電子部品搭載用基板において，
上記搭載用凹部の周縁には，上記搭載用凹部の周縁の一部分又は全域に沿って，絶縁基板の同一平面上に配置された２以上の，幅が５〜７００μｍの帯状パターンを設けてなり，
上記２以上の帯状パターンのうち少なくとも一の帯状パターンは，ビアホールを配置させた突部を有するとともに，ボンディングパッドとして機能する第一帯状パターンであり，
また，上記２以上の帯状パターンのうち少なくとも他方の一の帯状パターンは，上記搭載用凹部の壁面に形成された壁面パターンと接続する第二帯状パターンであり，
また，上記第二帯状パターンは，上記第一帯状パターンよりも内側において，上記搭載用凹部の周縁の全域に形成されており，
更に，上記第二帯状パターンは広幅部分と狭幅部分とを有し，上記狭幅部分においてはその外側に電気的に絶縁された状態で，上記第一帯状パターンが隣接して形成されており，
かつ，上記第一帯状パターンと上記第二帯状パターンとは，電位が異なることを特徴とする電子部品搭載用基板である。
【００２０】
第二発明の電子部品搭載用基板は，突部と接続する第一帯状パターンを有し，該突部にビアホールを開口させ，第一帯状パターンにはビアホールを配置していない。このため，第一帯状パターン全体をボンディングパッドとして有効に利用することができ，ビアホールに誤ってワイヤーボンディングするおそれはない。従って，第一帯状パターンへのワイヤーボンディングを容易に行うことができる。また，ボンディングパッドの位置が電子部品に近づくため，ボンディングパッドの長さを短くすることができる。
また，第二発明は，上記第二帯状パターンが，上記第一帯状パターンよりも内側において，上記搭載用凹部の周縁の全域に形成されており，かつ，上記第二帯状パターンは広幅部分と狭幅部分とを有し，上記狭幅部分においてはその外側に電気的に絶縁された状態で，上記第一帯状パターンが隣接して形成されている。
そのため，搭載用凹部周縁に効率良く第二帯状パターンと第一帯状パターンを隣接配置できる。
それ故，上記第一発明と同様に，搭載用凹部周縁の配線密度を高くし，かつワイヤーボンディングを容易に行うことができる。
【００２１】
第二帯状パターンは，それ自体がボンディングパッドであることが好ましい。
これにより，本発明の第一帯状パターンと同様にワイヤーボンディングが容易となりボンディングパッドの長さを短くすることができる。
【００２２】
請求項６記載のように，上記突部は，曲線部を有することが好ましい。
曲線部は，突部の外形が曲線である部分をいう。曲線部は外形線が直線である直線部に比べて，応力が局部に集中しにくい。このため，突部に応力集中による亀裂が生じにくくなる。また，耐熱衝撃性も向上する。したがって，突部と第一帯状パターンとの間の電気的接続性が一層確保される。
突部の外形は，すべてが曲線であってもよいし，一部分のみが曲線であってもよい。
【００２３】
請求項７記載のように，上記突部における少なくとも上記第一帯状パターンと接続する接続部分は，曲線部であることが好ましい。上記接続部分は，応力が集中しやすい部分である。この部分を曲線にすることにより，応力集中を緩和でき，亀裂の発生を抑制することができる。
【００２４】
請求項８記載のように，上記突部における上記第一帯状パターンと接続する接続部分は，上記第一帯状パターンに向けて曲線によって徐々に拡大している曲線部からなることが好ましい。これにより，この接続部分の集中応力を緩和でき，亀裂の発生を効果的に抑制することができる。
【００２５】
請求項９記載のように，上記突部は，半円体または半楕円体であることが好ましい。
半円体は，円の中心を通る直線で半分に切断した形状である。半楕円は，楕円の短軸又は長軸のいずれかで半分に切断した形状である。突部が半円または半楕円であることにより，突部における第一帯状パターンと接続する部分だけでなく，突部の全体が曲線により形成されることになるため，突部全体に亀裂が発生しにくい形状となる。突部全体に亀裂が発生することを効果的に抑制することができる。
【００２６】
請求項１０記載のように，上記突部は，上記第一帯状パターンの側に位置し該第一帯状パターンに向かって曲線によって徐々に拡大している曲線部と，上記第一帯状パターンと反対側に位置する直線部とからなることが好ましい。これにより，突部における第一帯状パターンとの接続部分の応力集中を緩和でき，亀裂発生を抑制することができる。
【００２７】
請求項１１記載のように，上記突部は，直線部からなってもよい。この場合にも，搭載用凹部周縁の配線密度が高くなり，ワイヤーボンディングを容易に行うことができる。
【００２８】
請求項５の発明において，上記第一帯状パターンと上記第二帯状パターンとは，電位が異なる。これにより，多種類の電位をもつ帯状パターンを作成でき，搭載用凹部周縁の高密度配線が可能となる。
請求項１２記載のように，上記第一帯状パターンまたは第二帯状パターンは，電源回路または接地回路であることが好ましい。電源回路及び接地回路は，安定した電気特性を確保するため，広面積であることが好ましい。また，第一，第二帯状パターンは，信号回路であってもよい。
請求項１３記載のように，上記電子部品搭載用基板は，複数の絶縁基板を積層してなり，該絶縁基板の少なくとも一の絶縁基板は，上記第一帯状パターン及び上記第二帯状パターンを有することが好ましい。これにより，高性能の電子部品搭載用基板となる。
【００２９】
【発明の実施の形態】
実施形態例１
本発明の実施形態に係る電子部品搭載用基板について，図１〜図５を用いて説明する。
本例の電子部品搭載用基板４０は，図１に示すごとく，電子部品５９を搭載するために絶縁基板４に凹状に形成された搭載用凹部５を有している。
搭載用凹部５の周縁には，その周縁に沿って，絶縁基板４の同一平面上に配置された第一，第二帯状パターン１１，２１を設けている。
【００３０】
図２，図３に示すごとく，第一帯状パターン１１は，帯状パターン１１の中に開口するビアホール１２と接続している。ビアホール１２は，絶縁基板４の内部に形成された幅広パターン１３等と接続している。第一帯状パターン１１，ビアホール１２及び幅広パターン１３等は，電源回路を構成している。
第一帯状パターン１１は，四角形状に開口した搭載用凹部５の各辺にそれぞれ１つずつ配置されている。
【００３１】
図２，図４に示すごとく，第二帯状パターン２１も，第一帯状パターン１１と絶縁的に隣接して，搭載用凹部５の各辺にそれぞれ１つずつ配置されている。これらの第二帯状パターン２１は，搭載用凹部５の壁面全面に形成された壁面パターン２２と接続している。壁面パターン２２は，絶縁基板４の内部に形成された幅広パターン２３と接続している。第二帯状パターン２１，壁面パターン２２及び幅広パターン２３等は，接地回路を構成している。
第一，第二帯状パターン１１，２１は，基板周縁側に設けた複数のボンディングパッド１０，２０と接続している。
【００３２】
図２に示すごとく，第一，第二帯状パターン１１，２１の幅ｍ，Ｍは，２００μｍ，２５０μｍである。
ボンディングパッド１０，２０は，幅が８０μｍで，長さが２５０μｍの短冊形状であり，ピッチ１５０μｍの間隔に設けられている。
【００３３】
絶縁基板４の表面には，第一，第二帯状パターン１１，２１と接続しているボンディングパッド１０，２０の他に，導体パターン３４と接続しているボンディングパッド３５が設けられている。ボンディングパッド３５は，ボンディングパッド１０，２０の間に配置されている。導体パターン３４は信号回路である。
図１に示すごとく，搭載用凹部５に搭載された電子部品５９は，ボンディングワイヤー８により，ボンディングパッド５，３５と電気的に接続される。
【００３４】
次に，上記電子部品搭載用基板の製造方法について説明する。
まず，図５（ａ）に示すごとく，表面に銅箔を貼着してなる，ガラスエポキシ樹脂からなる樹脂基板４１，４３を２枚準備する。上層側の樹脂基板４３に，搭載用凹部形成用の開口部５３を形成し，その壁面全面にめっき処理により壁面パターン２２を形成する。また，内部側となる銅箔をエッチングして幅広パターン２３を形成する。
【００３５】
また，下層側の樹脂基板４１の上面側に，搭載用凹部形成用の凹状部５１を形成し，内部側となる銅箔をエッチングして幅広パターン１３を形成する。
また，プリプレグ４２に，搭載用凹部形成用の開口部５２を形成する。
次に，上記樹脂基板４１の上に，上記プリプレグ４２を介して，上記樹脂基板４３を積層し，これらを熱圧着する。これにより，搭載用凹部５を有する多層の絶縁基板４を得る。
【００３６】
図５（ｂ）に示すごとく，絶縁基板４にドリルやレーザーなどにより，ビアホール１２，３２を穿設する。
次いで，図５（ｃ）に示すごとく，ビアホール１２，３２の中にめっきを施す。次に，絶縁基板４の表面の銅箔にエッチングをし，ボンディングパッド１０，２０，３５，第一，第二帯状パターン１１，２１，導体パターン３４を形成する。
その後，ソルダーレジストの被覆，放熱板の接合などの後処理を行う。
以上により，本例の電子部品搭載用基板４０が得られる。
また，樹脂基板４１の代わりに，銅などの放熱板を用いることによって，電子部品などから発生する熱を効率よく排除することができる。
【００３７】
本例の作用及び効果について説明する。
第一，第二帯状パターン１１，２１は，搭載用凹部５の周縁に沿って帯状に配置するため，ボンディングワイヤー５０を接合する位置にズレが生じても，確実にワイヤーボンディングをすることができる。
また，絶縁基板４の同一平面に，ビアホール１２と接続する第一帯状パターン１１と，壁面パターン２２と接続する第二帯状パターン２１とを有する。このため，第一帯状パターン１１を電源回路とし，第二帯状パターン１２を接地回路とすることができるなどの設計の自由度が向上する。したがって，同一平面上に，電子部品５９に多種類の電気を接続できるワイヤーボンディングスペースを作成することができる。また，搭載用凹部５の周縁構造の高密度利用を実現できる。
【００３８】
実施形態例２
本例は，図６，図７に示すごとく，２つの絶縁基板４０１，４０２を積層し，下側の絶縁基板４０１に，ビアホール１２と接続する第一帯状パターン１１を設けた例である。
下側の絶縁基板４０１に設けた第一帯状パターン１１の中には，ビアホール１２が開口している。第一帯状パターン１１は，多数の長尺形状のボンディングパッド１０と接続している。これらは，接地回路を構成している。
【００３９】
上側の絶縁基板４０２は，実施形態例１の絶縁基板４と同様に第一帯状パターン４０１及び第二帯状パターン４０２を設けている。
上層の絶縁基板４０２の上側表面には導体パターン３４が，内部及び下側表面には幅広パターン１３，２３が形成されている。下層の絶縁基板４０１の上側表面，内部及び下側表面には幅広パターン３６，１３，２３が形成されている。
積層した絶縁基板４０１，４０２の下側には，放熱板８が接着されている。これらの間は接着剤８９にて接着固定されている。
その他は，実施形態例１と同様である。
【００４０】
本例においては，２つの絶縁基板４０１，４０２を積層しているため，高性能化が可能である。また，実施形態例１と同様に，ビアホール１２と接続する第一帯状パターン１１と，壁面パターン２２と接続する第二帯状パターン２１とを有するため，搭載用凹部５の付近を高密度化でき，ワイヤーボンディングが容易である。
なお，本例においては，下側の絶縁基板４０１に，第一帯状パターン１１を設けているが第二帯状パターンも併設することができる。
【００４１】
実施形態例３
本例は，図８，図９に示すごとく，下側の絶縁基板４０１に，壁面パターン２２と接続する第二帯状パターン２１を設けた例である。
下側の絶縁基板４０１に設けた第二帯状パターン２１は，長尺形状のボンディングパッド２０を有している。上側の絶縁基板４０２は，実施形態例２と同様に第一帯状パターン１１及び第二帯状パターン２１を有する。
その他は，実施形態例２と同様である。本例においても，実施形態例２と同様の効果を発揮できる。
【００４２】
実施形態例４
本例は，図１０に示すごとく，下側の絶縁基板４０１に設けた第二帯状パターン２１それ自体が，ボンディングパッドである例である。この第二帯状パターン２１にはホンディングワイヤー５０が接続される。その他は，実施形態例２と同様である。本例においても，実施形態例２と同様の効果を発揮できる。
【００４３】
実施形態例５
本例は，図１１，図１２に示すごとく，第一帯状パターン１１それ自体がボンディングパッドとなり，そこには突部１９が接続している。この突部１９は，半円形状であり，第一帯状パターン１１の側に位置し第一帯状パターン１１に向けて曲線によって徐々に拡大している。突部１９には，ビアホール１２が開口している。
第二帯状パターン２１は，それ自体がボンディングパッドとして機能し，壁面パターン２２と接続している。
その他は，実施形態例１と同様である。
【００４４】
本例においては，ビアホール１２を，第一帯状パターン１１の中に配置するのではなく，突部１９に配置している。このため，第一帯状パターン１１全体をボンディングパッドとして有効に用いることができる。ゆえに，ビアホールがどのに配置されているかを考慮することなく，ワイヤーボンディングをすることができる。また，第二帯状パターン２１はそれ自体がボンディングパッドとして用いられるため，ワイヤーボンディング位置の自由度が向上する。
【００４５】
また，突部１９の外形はすべて曲線からなるため，クラックが生じにくい。特に突部１９における第一帯状パターン１１と接続する接続部分１８は，クラックが発生しやすい部分であるが，この接続部分１８は曲線からなるため，応力集中を緩和できクラック発生を防止することができる。
その他，本例においても実施形態例１と同様の効果を発揮することができる。
【００４６】
実施形態例６
本例は，図１３に示すごとく，突部１９の形状を半楕円形状とした例である。
突部１９は，楕円の短軸で半分に切断した形である。
その他は，実施形態例５と同様である。本例においても実施形態例５と同様の効果を発揮できる。
【００４７】
実施形態例７
本例は，図１４に示すごとく，突部１９を，半円形状の曲線部１９１と長尺形状の直線部１９２とから構成した例である。
曲線部１９１は，第一帯状パターン１１と接続しており，第一帯状パターン１１に向かって曲線によって徐々に拡大している。曲線部１９１にはビアホール１２が開口している。直線部１９２は，第一帯状パターン１１と反対側に位置している。その他は、実施形態例５と同様である。
【００４８】
本例においては，突部１９における接続部分１８が曲線からなるため，接続部分１８のクラック発生を抑制することができる。その他，本例においても実施形態例５と同様の効果を発揮することができる。
【００４９】
実施形態例８
本例は，図１５に示すごとく，突部１９の外形を直線で構成した例である。突部１９は長尺形状の直線部からなる。その他は，実施形態例５と同様である。
本例においては，実施形態例７と同様に突部１９にビアホール１２を開口させていることから，第一帯状パターン１１をボンディングパッドとして有効に利用することができるという効果を有する。したがって，搭載用凹部５の周縁の配線密度が高くなり，ワイヤーボンディングが容易である。
【００５０】
【発明の効果】
本発明によれば，搭載用凹部周縁の配線密度を高くし，かつワイヤーボンディングが容易な電子部品搭載用基板を提供することができる。
【図面の簡単な説明】
【図１】実施形態例１の電子部品搭載用基板の平面図。
【図２】実施形態例１の電子部品搭載用基板の斜視図。
【図３】図２におけるＡ−Ａ線矢視断面図。
【図４】図２におけるＢ−Ｂ線矢視断面図。
【図５】実施形態例１の電子部品搭載用基板の製造方法を示す説明図（ａ）〜（ｃ）。
【図６】実施形態例２の電子部品搭載用基板の断面図。
【図７】実施形態例２の電子部品搭載用基板の平面図。
【図８】実施形態例３の電子部品搭載用基板の断面図。
【図９】実施形態例３の電子部品搭載用基板の平面図。
【図１０】実施形態例４の電子部品搭載用基板の平面図。
【図１１】実施形態例５の電子部品搭載用基板の要部拡大平面図。
【図１２】実施形態例５の電子部品搭載用基板の要部拡大斜視図。
【図１３】実施形態例６の電子部品搭載用基板の要部拡大斜視図。
【図１４】実施形態例７の電子部品搭載用基板の要部拡大斜視図。
【図１５】実施形態例８の電子部品搭載用基板の要部拡大斜視図。
【図１６】従来例の電子部品搭載用基板の斜視図。
【符号の説明】
１０，２０，３５．．．ボンディングパッド，
１１．．．第一帯状パターン，
１２，３２．．．ビアホール，
１３，２３．．．幅広パターン，
１８．．．接続部分，
１９．．．突部，
１９１．．．曲線部，
１９２．．．直線部，
２１．．．第二帯状パターン，
２２．．．壁面パターン，
３４．．．導体パターン，
４，４０１，４０２．．．絶縁基板，
４０．．．電子部品搭載用基板，
５．．．搭載用凹部，
５９．．．電子部品，
５０．．．ボンディングワイヤー，
８．．．放熱板，
８９．．．接着剤，
【技術分野】
本発明は，電子部品搭載用基板に関し，特に電子部品を搭載するための搭載用凹部の周縁構造に関する。
【０００２】
【従来技術】
近年，電子部品搭載用基板における電子部品搭載用凹部周縁の高密度配線化の傾向にある。このため，凹部周縁の配線パターンに様々な工夫がなされている。
従来，このような電子部品搭載用基板としては，例えば，図1６に示すごとく，絶縁基板９４に電子部品９７９を搭載するための搭載用凹部９７を設け，その周囲にボンディングパッド９５，９３５及び導体パターン９３１を形成したものがある。搭載用凹部９７の壁面には壁面パターン９６が設けられ，その一端はボンディングパッド９５と接続している。他のボンディングパッド９３５は導体パターン９３１と接続している。
【０００３】
壁面パターン９６は，搭載用凹部９７の壁面に広く形成されるため，安定な電気特性が必要とされる電源回路や接地回路に用いることができる。このため，安定した電気特性を維持しつつ，搭載用凹部９７の周縁構造を高密度に利用することができる。
しかし，搭載用凹部９７の周縁を更に有効利用したいという要望がある。また，ワイヤーボンディングがしやすく，歩留まりを高くしたいという要望もある。
【０００４】
【解決しようとする課題】
本発明は，搭載用凹部周縁の配線密度を高くし，かつワイヤーボンディングが容易な電子部品搭載用基板を提供しようとするものである。
【０００５】
【課題の解決手段】
第一の発明は，請求項１記載のように，電子部品を搭載するために凹状に形成された搭載用凹部を有する電子部品搭載用基板において，
上記搭載用凹部の周縁には，上記搭載用凹部の周縁の一部分又は全域に沿って，絶縁基板の同一平面上に配置された２以上の，幅が５〜７００μｍの帯状パターンを設けてなり，
上記２以上の帯状パターンのうち少なくとも一の帯状パターンは，該帯状パターンの中に開口するビアホールと接続する第一帯状パターンであり，
また，上記２以上の帯状パターンのうち少なくとも他方の一の帯状パターンは，上記搭載用凹部の壁面に形成された壁面パターンと接続する第二帯状パターンであり，
また，上記第二帯状パターンは，上記第一帯状パターンよりも内側において，上記搭載用凹部の周縁の全域に形成されており，
更に，上記第二帯状パターンは広幅部分と狭幅部分とを有し，上記狭幅部分においてはその外側に電気的に絶縁された状態で，上記第一帯状パターンが隣接して形成されており，
かつ上記第一帯状パターンと上記第二帯状パターンとは，電位が異なることを特徴とする電子部品搭載用基板である。
【０００６】
本発明の電子部品搭載用基板には，搭載用凹部の周縁に沿って，帯状パターンを設けている。帯状パターンは，搭載用凹部の周縁に沿って帯状に幅広に配置するため，ボンディングワイヤーを接合する位置にズレが生じても，確実にワイヤーボンディングをすることができる。
【０００７】
また，絶縁基板の同一平面に，ビアホールと接続する第一帯状パターンと，壁面パターンと接続する第二帯状パターンとを有する。このため，第一帯状パターンと第二帯状パターンとは，別個の回路とすることができる。また，絶縁基板の同一平面上に，電子部品に多種類の電気接続ができるワイヤーボンディングスペースを作成することができる。
【０００８】
また，一方の第一帯状パターンはその中に開口するビアホールに接続し，他方の第二帯状パターンは搭載用凹部の壁面に形成した壁面パターンと接続している。
更に本発明においては，また，上記第二帯状パターンは，上記第一帯状パターンよりも内側において，上記搭載用凹部の周縁の全域に形成されており，かつ，上記第二帯状パターンは広幅部分と狭幅部分とを有し，上記狭幅部分においてはその外側に上記第二帯状パターンとは電気的に絶縁された状態で，上記第一帯状パターンが隣接して形成されている。
このため，搭載用凹部の周縁に第二帯状パターンと第一帯状パターンとを効率良く隣接配置でき，周縁構造の高密度利用を実現できる。
したがって，本発明によれば，搭載用凹部の周縁の配線密度を高くし，かつワイヤーボンディングが容易な電子部品搭載用基板を提供することができる。
本発明において，第一帯状パターンは，搭載用凹部周縁においてビアホールと接続している帯状パターンをいい，第二帯状パターンは，搭載用凹部周縁において壁面パターンに接続している帯状パターンをいう。
【０００９】
また，本発明においては，上記第一帯状パターンと上記第二帯状パターンとは，電位が異なる。これにより，多種類の電位をもつ帯状パターンを作成でき，搭載用凹部周縁の高密度配線が可能となる。
【００１０】
第一帯状パターンと第二帯状パターンとは，電位が異なるため，帯状パターンの全体としてみれば少なくとも二種類の電位を持つ回路があることなる。第一帯状パターンと第二帯状パターンのそれぞれについて二以上の電位を持たせても良い。そのためには，第一帯状パターンと壁面パターンを複数形成し，また第二帯状パターンとビアホールとを複数形成すればよい。
【００１１】
第一帯状パターン及び第二帯状パターンは，ボンディングパッドとして用いることができるが，請求項２記載のように，上記第一帯状パターン及び上記第二帯状パターンのうちの少なくとも１つには，基板周縁側にボンディングパッドを接続していることもできる。後者の場合，第一，第二帯状パターンは，隣接するボンディングパッドの間を連結していることが好ましい。これにより，搭載用凹部の開口段部が一層補強される。
【００１２】
ボンディングパッドは，一般に，直線により構成される長尺形状であるが，後述の突部のように曲線部を有することが好ましい。局部的な応力集中を緩和し，亀裂発生を抑制するためである。
ボンディングパッドにおける少なくとも第一帯状パターンと接続する接続部分は，曲線部であることが好ましい。上記接続部分は，第一帯状パターンに向けて曲線によって徐々に拡大している曲線部からなることが好ましい。ボンディングパッドは，半円体または半楕円体であることが好ましい。ボンディングパッドは，第一帯状パターンの側に位置し該第一帯状パターンに向かって曲線によって徐々に拡大している曲線部と，第一帯状パターンと反対側に位置する直線部とからなることが好ましい。
【００１３】
また，請求項３記載のように，上記第一帯状パターンまたは第二帯状パターンは電源回路または接地回路であることが好ましい。電源回路及び接地回路は，安定した電気特性を確保するため，広面積であることが好ましい。帯状パターンは広面積回路であるため，これを電源回路または接地回路として用いることにより，電子部品搭載用基板の電気特性が改善される。
また，第一，第二帯状パターンは，信号回路であってもよい。
【００１４】
また，２以上の帯状パターンの中には，第一帯状パターンや第二帯状パターンのように壁面パターンやビアホールに接続しているものがあればよく，すべてが壁面パターンやビアホールの一方に接続している必要はない。つまり，帯状パターンの中には，壁面パターンやビアホールのいずれにも接続していないものがあってもよい。
【００１５】
請求項１の発明において，上記帯状パターンの幅Ｍは，５〜７００μｍである。５μｍ未満の場合には，搭載用凹部の開口段部にパターン侵食が発生するおそれがあり，７００μｍを超える場合には，搭載用凹部周辺の高密度配線が妨げられるおそれがある。
【００１６】
帯状パターンは，セミアディティブ法，アディティブ法，サブトラクティブ法などにより形成することができる。帯状パターンは，例えば，ボンディングパッドや壁面パターンとともに形成することもできる。
【００１７】
請求項４記載のように，上記電子部品搭載用基板は，複数の絶縁基板を積層してなり，該絶縁基板の少なくとも一の絶縁基板は，上記第一帯状パターン及び上記第二帯状パターンを有することが好ましい。これにより，高性能の電子部品搭載用基板となる。
【００１８】
更に好ましくは，積層した絶縁基板のすべてが，上記第一帯状パターン及び上記第二帯状パターンを有することが望ましい。これにより，高密度にワイヤーボンディングすることができる。
また，１の絶縁基板のみが上記第一帯状パターン及び第二帯状パターンの双方を有し，他の絶縁基板は上記第一帯状パターン及び第二帯状パターンのいずれかを有していても良い。
【００１９】
第二の発明は，請求項５記載のように，電子部品を搭載するために凹状に形成された搭載用凹部を有する電子部品搭載用基板において，
上記搭載用凹部の周縁には，上記搭載用凹部の周縁の一部分又は全域に沿って，絶縁基板の同一平面上に配置された２以上の，幅が５〜７００μｍの帯状パターンを設けてなり，
上記２以上の帯状パターンのうち少なくとも一の帯状パターンは，ビアホールを配置させた突部を有するとともに，ボンディングパッドとして機能する第一帯状パターンであり，
また，上記２以上の帯状パターンのうち少なくとも他方の一の帯状パターンは，上記搭載用凹部の壁面に形成された壁面パターンと接続する第二帯状パターンであり，
また，上記第二帯状パターンは，上記第一帯状パターンよりも内側において，上記搭載用凹部の周縁の全域に形成されており，
更に，上記第二帯状パターンは広幅部分と狭幅部分とを有し，上記狭幅部分においてはその外側に電気的に絶縁された状態で，上記第一帯状パターンが隣接して形成されており，
かつ，上記第一帯状パターンと上記第二帯状パターンとは，電位が異なることを特徴とする電子部品搭載用基板である。
【００２０】
第二発明の電子部品搭載用基板は，突部と接続する第一帯状パターンを有し，該突部にビアホールを開口させ，第一帯状パターンにはビアホールを配置していない。このため，第一帯状パターン全体をボンディングパッドとして有効に利用することができ，ビアホールに誤ってワイヤーボンディングするおそれはない。従って，第一帯状パターンへのワイヤーボンディングを容易に行うことができる。また，ボンディングパッドの位置が電子部品に近づくため，ボンディングパッドの長さを短くすることができる。
また，第二発明は，上記第二帯状パターンが，上記第一帯状パターンよりも内側において，上記搭載用凹部の周縁の全域に形成されており，かつ，上記第二帯状パターンは広幅部分と狭幅部分とを有し，上記狭幅部分においてはその外側に電気的に絶縁された状態で，上記第一帯状パターンが隣接して形成されている。
そのため，搭載用凹部周縁に効率良く第二帯状パターンと第一帯状パターンを隣接配置できる。
それ故，上記第一発明と同様に，搭載用凹部周縁の配線密度を高くし，かつワイヤーボンディングを容易に行うことができる。
【００２１】
第二帯状パターンは，それ自体がボンディングパッドであることが好ましい。
これにより，本発明の第一帯状パターンと同様にワイヤーボンディングが容易となりボンディングパッドの長さを短くすることができる。
【００２２】
請求項６記載のように，上記突部は，曲線部を有することが好ましい。
曲線部は，突部の外形が曲線である部分をいう。曲線部は外形線が直線である直線部に比べて，応力が局部に集中しにくい。このため，突部に応力集中による亀裂が生じにくくなる。また，耐熱衝撃性も向上する。したがって，突部と第一帯状パターンとの間の電気的接続性が一層確保される。
突部の外形は，すべてが曲線であってもよいし，一部分のみが曲線であってもよい。
【００２３】
請求項７記載のように，上記突部における少なくとも上記第一帯状パターンと接続する接続部分は，曲線部であることが好ましい。上記接続部分は，応力が集中しやすい部分である。この部分を曲線にすることにより，応力集中を緩和でき，亀裂の発生を抑制することができる。
【００２４】
請求項８記載のように，上記突部における上記第一帯状パターンと接続する接続部分は，上記第一帯状パターンに向けて曲線によって徐々に拡大している曲線部からなることが好ましい。これにより，この接続部分の集中応力を緩和でき，亀裂の発生を効果的に抑制することができる。
【００２５】
請求項９記載のように，上記突部は，半円体または半楕円体であることが好ましい。
半円体は，円の中心を通る直線で半分に切断した形状である。半楕円は，楕円の短軸又は長軸のいずれかで半分に切断した形状である。突部が半円または半楕円であることにより，突部における第一帯状パターンと接続する部分だけでなく，突部の全体が曲線により形成されることになるため，突部全体に亀裂が発生しにくい形状となる。突部全体に亀裂が発生することを効果的に抑制することができる。
【００２６】
請求項１０記載のように，上記突部は，上記第一帯状パターンの側に位置し該第一帯状パターンに向かって曲線によって徐々に拡大している曲線部と，上記第一帯状パターンと反対側に位置する直線部とからなることが好ましい。これにより，突部における第一帯状パターンとの接続部分の応力集中を緩和でき，亀裂発生を抑制することができる。
【００２７】
請求項１１記載のように，上記突部は，直線部からなってもよい。この場合にも，搭載用凹部周縁の配線密度が高くなり，ワイヤーボンディングを容易に行うことができる。
【００２８】
請求項５の発明において，上記第一帯状パターンと上記第二帯状パターンとは，電位が異なる。これにより，多種類の電位をもつ帯状パターンを作成でき，搭載用凹部周縁の高密度配線が可能となる。
請求項１２記載のように，上記第一帯状パターンまたは第二帯状パターンは，電源回路または接地回路であることが好ましい。電源回路及び接地回路は，安定した電気特性を確保するため，広面積であることが好ましい。また，第一，第二帯状パターンは，信号回路であってもよい。
請求項１３記載のように，上記電子部品搭載用基板は，複数の絶縁基板を積層してなり，該絶縁基板の少なくとも一の絶縁基板は，上記第一帯状パターン及び上記第二帯状パターンを有することが好ましい。これにより，高性能の電子部品搭載用基板となる。
【００２９】
【発明の実施の形態】
実施形態例１
本発明の実施形態に係る電子部品搭載用基板について，図１〜図５を用いて説明する。
本例の電子部品搭載用基板４０は，図１に示すごとく，電子部品５９を搭載するために絶縁基板４に凹状に形成された搭載用凹部５を有している。
搭載用凹部５の周縁には，その周縁に沿って，絶縁基板４の同一平面上に配置された第一，第二帯状パターン１１，２１を設けている。
【００３０】
図２，図３に示すごとく，第一帯状パターン１１は，帯状パターン１１の中に開口するビアホール１２と接続している。ビアホール１２は，絶縁基板４の内部に形成された幅広パターン１３等と接続している。第一帯状パターン１１，ビアホール１２及び幅広パターン１３等は，電源回路を構成している。
第一帯状パターン１１は，四角形状に開口した搭載用凹部５の各辺にそれぞれ１つずつ配置されている。
【００３１】
図２，図４に示すごとく，第二帯状パターン２１も，第一帯状パターン１１と絶縁的に隣接して，搭載用凹部５の各辺にそれぞれ１つずつ配置されている。これらの第二帯状パターン２１は，搭載用凹部５の壁面全面に形成された壁面パターン２２と接続している。壁面パターン２２は，絶縁基板４の内部に形成された幅広パターン２３と接続している。第二帯状パターン２１，壁面パターン２２及び幅広パターン２３等は，接地回路を構成している。
第一，第二帯状パターン１１，２１は，基板周縁側に設けた複数のボンディングパッド１０，２０と接続している。
【００３２】
図２に示すごとく，第一，第二帯状パターン１１，２１の幅ｍ，Ｍは，２００μｍ，２５０μｍである。
ボンディングパッド１０，２０は，幅が８０μｍで，長さが２５０μｍの短冊形状であり，ピッチ１５０μｍの間隔に設けられている。
【００３３】
絶縁基板４の表面には，第一，第二帯状パターン１１，２１と接続しているボンディングパッド１０，２０の他に，導体パターン３４と接続しているボンディングパッド３５が設けられている。ボンディングパッド３５は，ボンディングパッド１０，２０の間に配置されている。導体パターン３４は信号回路である。
図１に示すごとく，搭載用凹部５に搭載された電子部品５９は，ボンディングワイヤー８により，ボンディングパッド５，３５と電気的に接続される。
【００３４】
次に，上記電子部品搭載用基板の製造方法について説明する。
まず，図５（ａ）に示すごとく，表面に銅箔を貼着してなる，ガラスエポキシ樹脂からなる樹脂基板４１，４３を２枚準備する。上層側の樹脂基板４３に，搭載用凹部形成用の開口部５３を形成し，その壁面全面にめっき処理により壁面パターン２２を形成する。また，内部側となる銅箔をエッチングして幅広パターン２３を形成する。
【００３５】
また，下層側の樹脂基板４１の上面側に，搭載用凹部形成用の凹状部５１を形成し，内部側となる銅箔をエッチングして幅広パターン１３を形成する。
また，プリプレグ４２に，搭載用凹部形成用の開口部５２を形成する。
次に，上記樹脂基板４１の上に，上記プリプレグ４２を介して，上記樹脂基板４３を積層し，これらを熱圧着する。これにより，搭載用凹部５を有する多層の絶縁基板４を得る。
【００３６】
図５（ｂ）に示すごとく，絶縁基板４にドリルやレーザーなどにより，ビアホール１２，３２を穿設する。
次いで，図５（ｃ）に示すごとく，ビアホール１２，３２の中にめっきを施す。次に，絶縁基板４の表面の銅箔にエッチングをし，ボンディングパッド１０，２０，３５，第一，第二帯状パターン１１，２１，導体パターン３４を形成する。
その後，ソルダーレジストの被覆，放熱板の接合などの後処理を行う。
以上により，本例の電子部品搭載用基板４０が得られる。
また，樹脂基板４１の代わりに，銅などの放熱板を用いることによって，電子部品などから発生する熱を効率よく排除することができる。
【００３７】
本例の作用及び効果について説明する。
第一，第二帯状パターン１１，２１は，搭載用凹部５の周縁に沿って帯状に配置するため，ボンディングワイヤー５０を接合する位置にズレが生じても，確実にワイヤーボンディングをすることができる。
また，絶縁基板４の同一平面に，ビアホール１２と接続する第一帯状パターン１１と，壁面パターン２２と接続する第二帯状パターン２１とを有する。このため，第一帯状パターン１１を電源回路とし，第二帯状パターン１２を接地回路とすることができるなどの設計の自由度が向上する。したがって，同一平面上に，電子部品５９に多種類の電気を接続できるワイヤーボンディングスペースを作成することができる。また，搭載用凹部５の周縁構造の高密度利用を実現できる。
【００３８】
実施形態例２
本例は，図６，図７に示すごとく，２つの絶縁基板４０１，４０２を積層し，下側の絶縁基板４０１に，ビアホール１２と接続する第一帯状パターン１１を設けた例である。
下側の絶縁基板４０１に設けた第一帯状パターン１１の中には，ビアホール１２が開口している。第一帯状パターン１１は，多数の長尺形状のボンディングパッド１０と接続している。これらは，接地回路を構成している。
【００３９】
上側の絶縁基板４０２は，実施形態例１の絶縁基板４と同様に第一帯状パターン４０１及び第二帯状パターン４０２を設けている。
上層の絶縁基板４０２の上側表面には導体パターン３４が，内部及び下側表面には幅広パターン１３，２３が形成されている。下層の絶縁基板４０１の上側表面，内部及び下側表面には幅広パターン３６，１３，２３が形成されている。
積層した絶縁基板４０１，４０２の下側には，放熱板８が接着されている。これらの間は接着剤８９にて接着固定されている。
その他は，実施形態例１と同様である。
【００４０】
本例においては，２つの絶縁基板４０１，４０２を積層しているため，高性能化が可能である。また，実施形態例１と同様に，ビアホール１２と接続する第一帯状パターン１１と，壁面パターン２２と接続する第二帯状パターン２１とを有するため，搭載用凹部５の付近を高密度化でき，ワイヤーボンディングが容易である。
なお，本例においては，下側の絶縁基板４０１に，第一帯状パターン１１を設けているが第二帯状パターンも併設することができる。
【００４１】
実施形態例３
本例は，図８，図９に示すごとく，下側の絶縁基板４０１に，壁面パターン２２と接続する第二帯状パターン２１を設けた例である。
下側の絶縁基板４０１に設けた第二帯状パターン２１は，長尺形状のボンディングパッド２０を有している。上側の絶縁基板４０２は，実施形態例２と同様に第一帯状パターン１１及び第二帯状パターン２１を有する。
その他は，実施形態例２と同様である。本例においても，実施形態例２と同様の効果を発揮できる。
【００４２】
実施形態例４
本例は，図１０に示すごとく，下側の絶縁基板４０１に設けた第二帯状パターン２１それ自体が，ボンディングパッドである例である。この第二帯状パターン２１にはホンディングワイヤー５０が接続される。その他は，実施形態例２と同様である。本例においても，実施形態例２と同様の効果を発揮できる。
【００４３】
実施形態例５
本例は，図１１，図１２に示すごとく，第一帯状パターン１１それ自体がボンディングパッドとなり，そこには突部１９が接続している。この突部１９は，半円形状であり，第一帯状パターン１１の側に位置し第一帯状パターン１１に向けて曲線によって徐々に拡大している。突部１９には，ビアホール１２が開口している。
第二帯状パターン２１は，それ自体がボンディングパッドとして機能し，壁面パターン２２と接続している。
その他は，実施形態例１と同様である。
【００４４】
本例においては，ビアホール１２を，第一帯状パターン１１の中に配置するのではなく，突部１９に配置している。このため，第一帯状パターン１１全体をボンディングパッドとして有効に用いることができる。ゆえに，ビアホールがどのに配置されているかを考慮することなく，ワイヤーボンディングをすることができる。また，第二帯状パターン２１はそれ自体がボンディングパッドとして用いられるため，ワイヤーボンディング位置の自由度が向上する。
【００４５】
また，突部１９の外形はすべて曲線からなるため，クラックが生じにくい。特に突部１９における第一帯状パターン１１と接続する接続部分１８は，クラックが発生しやすい部分であるが，この接続部分１８は曲線からなるため，応力集中を緩和できクラック発生を防止することができる。
その他，本例においても実施形態例１と同様の効果を発揮することができる。
【００４６】
実施形態例６
本例は，図１３に示すごとく，突部１９の形状を半楕円形状とした例である。
突部１９は，楕円の短軸で半分に切断した形である。
その他は，実施形態例５と同様である。本例においても実施形態例５と同様の効果を発揮できる。
【００４７】
実施形態例７
本例は，図１４に示すごとく，突部１９を，半円形状の曲線部１９１と長尺形状の直線部１９２とから構成した例である。
曲線部１９１は，第一帯状パターン１１と接続しており，第一帯状パターン１１に向かって曲線によって徐々に拡大している。曲線部１９１にはビアホール１２が開口している。直線部１９２は，第一帯状パターン１１と反対側に位置している。その他は、実施形態例５と同様である。
【００４８】
本例においては，突部１９における接続部分１８が曲線からなるため，接続部分１８のクラック発生を抑制することができる。その他，本例においても実施形態例５と同様の効果を発揮することができる。
【００４９】
実施形態例８
本例は，図１５に示すごとく，突部１９の外形を直線で構成した例である。突部１９は長尺形状の直線部からなる。その他は，実施形態例５と同様である。
本例においては，実施形態例７と同様に突部１９にビアホール１２を開口させていることから，第一帯状パターン１１をボンディングパッドとして有効に利用することができるという効果を有する。したがって，搭載用凹部５の周縁の配線密度が高くなり，ワイヤーボンディングが容易である。
【００５０】
【発明の効果】
本発明によれば，搭載用凹部周縁の配線密度を高くし，かつワイヤーボンディングが容易な電子部品搭載用基板を提供することができる。
【図面の簡単な説明】
【図１】実施形態例１の電子部品搭載用基板の平面図。
【図２】実施形態例１の電子部品搭載用基板の斜視図。
【図３】図２におけるＡ−Ａ線矢視断面図。
【図４】図２におけるＢ−Ｂ線矢視断面図。
【図５】実施形態例１の電子部品搭載用基板の製造方法を示す説明図（ａ）〜（ｃ）。
【図６】実施形態例２の電子部品搭載用基板の断面図。
【図７】実施形態例２の電子部品搭載用基板の平面図。
【図８】実施形態例３の電子部品搭載用基板の断面図。
【図９】実施形態例３の電子部品搭載用基板の平面図。
【図１０】実施形態例４の電子部品搭載用基板の平面図。
【図１１】実施形態例５の電子部品搭載用基板の要部拡大平面図。
【図１２】実施形態例５の電子部品搭載用基板の要部拡大斜視図。
【図１３】実施形態例６の電子部品搭載用基板の要部拡大斜視図。
【図１４】実施形態例７の電子部品搭載用基板の要部拡大斜視図。
【図１５】実施形態例８の電子部品搭載用基板の要部拡大斜視図。
【図１６】従来例の電子部品搭載用基板の斜視図。
【符号の説明】
１０，２０，３５．．．ボンディングパッド，
１１．．．第一帯状パターン，
１２，３２．．．ビアホール，
１３，２３．．．幅広パターン，
１８．．．接続部分，
１９．．．突部，
１９１．．．曲線部，
１９２．．．直線部，
２１．．．第二帯状パターン，
２２．．．壁面パターン，
３４．．．導体パターン，
４，４０１，４０２．．．絶縁基板，
４０．．．電子部品搭載用基板，
５．．．搭載用凹部，
５９．．．電子部品，
５０．．．ボンディングワイヤー，
８．．．放熱板，
８９．．．接着剤，
Claims (13)
- 電子部品を搭載するために凹状に形成された搭載用凹部を有する電子部品搭載用基板において，
上記搭載用凹部の周縁には，上記搭載用凹部の周縁の一部分又は全域に沿って，絶縁基板の同一平面上に配置された２以上の，幅が５〜７００μｍの帯状パターンを設けてなり，
上記２以上の帯状パターンのうち少なくとも一の帯状パターンは，該帯状パターンの中に開口するビアホールと接続する第一帯状パターンであり，
また，上記２以上の帯状パターンのうち少なくとも他方の一の帯状パターンは，上記搭載用凹部の壁面に形成された壁面パターンと接続する第二帯状パターンであり，
また，上記第二帯状パターンは，上記第一帯状パターンよりも内側において，上記搭載用凹部の周縁の全域に形成されており，
更に，上記第二帯状パターンは広幅部分と狭幅部分とを有し，上記狭幅部分においてはその外側に電気的に絶縁された状態で，上記第一帯状パターンが隣接して形成されており，
かつ上記第一帯状パターンと上記第二帯状パターンとは，電位が異なることを特徴とする電子部品搭載用基板。 - 請求項１において，上記第一帯状パターン及び上記第二帯状パターンのうちの少なくとも１つには，基板周縁側にボンディングパッドを接続していることを特徴とする電子部品搭載用基板。
- 請求項１又は２において，上記第一帯状パターンまたは第二帯状パターンは電源回路または接地回路であることを特徴とする電子部品搭載用基板。
- 請求項１〜３のいずれか１項において，上記電子部品搭載用基板は，複数の絶縁基板を積層してなり，該絶縁基板の少なくとも一の絶縁基板は，上記第一帯状パターン及び上記第二帯状パターンを有することを特徴とする電子部品搭載用基板。
- 電子部品を搭載するために凹状に形成された搭載用凹部を有する電子部品搭載用基板において，
上記搭載用凹部の周縁には，上記搭載用凹部の周縁の一部分又は全域に沿って，絶縁基板の同一平面上に配置された２以上の，幅が５〜７００μｍの帯状パターンを設けてなり，
上記２以上の帯状パターンのうち少なくとも一の帯状パターンは，ビアホールを配置させた突部を有するとともに，ボンディングパッドとして機能する第一帯状パターンであり，
また，上記２以上の帯状パターンのうち少なくとも他方の一の帯状パターンは，上記搭載用凹部の壁面に形成された壁面パターンと接続する第二帯状パターンであり，
また，上記第二帯状パターンは，上記第一帯状パターンよりも内側において，上記搭載用凹部の周縁の全域に形成されており，
更に，上記第二帯状パターンは広幅部分と狭幅部分とを有し，上記狭幅部分においてはその外側に電気的に絶縁された状態で，上記第一帯状パターンが隣接して形成されており，
かつ，上記第一帯状パターンと上記第二帯状パターンとは，電位が異なることを特徴とする電子部品搭載用基板。 - 請求項５において，上記突部は，曲線部を有することを特徴とする電子部品搭載用基板。
- 請求項５又は６において，上記突部における少なくとも上記第一帯状パターンと接続する接続部分は，曲線部であることを特徴とする電子部品搭載用基板。
- 請求項５〜７のいずれか１項において，上記突部における上記第一帯状パターンと接続する接続部分は，上記第一帯状パターンに向けて曲線によって徐々に拡大している曲線部からなることを特徴とする電子部品搭載用基板。
- 請求項５〜８のいずれか１項において，上記突部は，半円体または半楕円体であることを特徴とする電子部品搭載用基板。
- 請求項５〜９のいずれか１項において，上記突部は，上記第一帯状パターンの側に位置し該第一帯状パターンに向かって曲線によって徐々に拡大している曲線部と，上記第一帯状パターンと反対側に位置する直線部とからなることを特徴とする電子部品搭載用基板。
- 請求項５において，上記突部は，直線部からなることを特徴とする電子部品搭載用基板。
- 請求項５〜１１のいずれか１項において，上記第一帯状パターンまたは第二帯状パターンは，電源回路または接地回路であることを特徴とする電子部品搭載用基板。
- 請求項５〜１２のいずれか１項において，上記電子部品搭載用基板は，複数の絶縁基板を積層してなり，該絶縁基板の少なくとも一の絶縁基板は，上記第一帯状パターン及び上記第二帯状パターンを有することを特徴とする電子部品搭載用基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001063811A JP4560970B2 (ja) | 2000-04-05 | 2001-03-07 | 電子部品搭載用基板 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000-103852 | 2000-04-05 | ||
| JP2000103852 | 2000-04-05 | ||
| JP2001063811A JP4560970B2 (ja) | 2000-04-05 | 2001-03-07 | 電子部品搭載用基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001352006A JP2001352006A (ja) | 2001-12-21 |
| JP4560970B2 true JP4560970B2 (ja) | 2010-10-13 |
Family
ID=26589528
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001063811A Expired - Fee Related JP4560970B2 (ja) | 2000-04-05 | 2001-03-07 | 電子部品搭載用基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4560970B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014119096A1 (ja) * | 2013-02-01 | 2014-08-07 | ソニー株式会社 | 半導体集積回路 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0786752A (ja) * | 1993-06-30 | 1995-03-31 | Ibiden Co Ltd | 電子部品搭載用基板 |
| JPH07302958A (ja) * | 1994-04-29 | 1995-11-14 | Ibiden Co Ltd | 電子部品搭載用基板 |
| JPH10163358A (ja) * | 1996-11-29 | 1998-06-19 | Ngk Spark Plug Co Ltd | Ｉｃパッケージ等に用いるベース及びその製法 |
-
2001
- 2001-03-07 JP JP2001063811A patent/JP4560970B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0786752A (ja) * | 1993-06-30 | 1995-03-31 | Ibiden Co Ltd | 電子部品搭載用基板 |
| JPH07302958A (ja) * | 1994-04-29 | 1995-11-14 | Ibiden Co Ltd | 電子部品搭載用基板 |
| JPH10163358A (ja) * | 1996-11-29 | 1998-06-19 | Ngk Spark Plug Co Ltd | Ｉｃパッケージ等に用いるベース及びその製法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001352006A (ja) | 2001-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7423219B2 (en) | Flex-rigid wiring board | |
| KR101095161B1 (ko) | 전자부품 내장형 인쇄회로기판 | |
| JP5096855B2 (ja) | 配線基板の製造方法及び配線基板 | |
| WO2004021435A1 (ja) | モジュール部品 | |
| CN102686053A (zh) | 多层布线基板的制造方法 | |
| KR20120032514A (ko) | 적어도 2 개의 인쇄회로기판 영역들로 구성되는 인쇄회로기판을 제조하는 방법, 및 인쇄회로기판 | |
| US20150257261A1 (en) | Printed wiring board | |
| US10531569B2 (en) | Printed circuit board and method of fabricating the same | |
| US20140353026A1 (en) | Wiring board | |
| US8853561B2 (en) | Printed wiring board with improved corrosion resistance and yield | |
| JP4981744B2 (ja) | 配線回路基板およびその製造方法 | |
| US8829361B2 (en) | Wiring board and mounting structure using the same | |
| KR20170059536A (ko) | 캐비티 인쇄회로기판 제조 방법 | |
| JP3907845B2 (ja) | 半導体装置 | |
| US6846993B2 (en) | Multilayer printed wiring board and its manufacturing method | |
| JP4560970B2 (ja) | 電子部品搭載用基板 | |
| JP2013219204A (ja) | 配線基板製造用コア基板、配線基板 | |
| KR20120124319A (ko) | 인쇄회로기판 및 그의 제조 방법 | |
| JP2007318048A (ja) | 多層配線板及びその製造方法 | |
| CN112533349B (zh) | 电路板及其制作方法 | |
| JP2001319945A (ja) | 電子部品搭載用基板 | |
| CN114731763A (zh) | 内埋电路板及其制造方法 | |
| JP4814129B2 (ja) | 部品内蔵配線基板、配線基板内蔵用部品 | |
| JP2784523B2 (ja) | 電子部品搭載用基板 | |
| KR101814843B1 (ko) | 인쇄회로기판 및 그의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080220 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091215 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100112 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100301 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100420 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100615 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100706 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100719 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130806 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |