TWI640229B - 電源信號傳遞結構及其設計方法 - Google Patents
電源信號傳遞結構及其設計方法 Download PDFInfo
- Publication number
- TWI640229B TWI640229B TW106112493A TW106112493A TWI640229B TW I640229 B TWI640229 B TW I640229B TW 106112493 A TW106112493 A TW 106112493A TW 106112493 A TW106112493 A TW 106112493A TW I640229 B TWI640229 B TW I640229B
- Authority
- TW
- Taiwan
- Prior art keywords
- power
- via holes
- holes
- electrode
- pad regions
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
- H05K1/0265—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board characterized by the lay-out of or details of the printed conductors, e.g. reinforced conductors, redundant conductors, conductors having different cross-sections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
- H05K1/114—Pad being close to via, but not surrounding the via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
- H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09218—Conductive traces
- H05K2201/09254—Branched layout
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/0929—Conductive planes
- H05K2201/093—Layout of power planes, ground planes or power supply conductors, e.g. having special clearance holes therein
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/0929—Conductive planes
- H05K2201/09309—Core having two or more power planes; Capacitive laminate of two power planes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/09409—Multiple rows of pads, lands, terminals or dummy patterns; Multiple rows of mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/09427—Special relation between the location or dimension of a pad or land and the location or dimension of a terminal
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/09463—Partial lands, i.e. lands or conductive rings not completely surrounding the hole
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09609—Via grid, i.e. two-dimensional array of vias or holes in a single plane
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09618—Via fence, i.e. one-dimensional array of vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/0969—Apertured conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09709—Staggered pads, lands or terminals; Parallel conductors in different planes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/0979—Redundant conductors or connections, i.e. more than one current path between two points
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Structure Of Printed Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
一種電源信號傳遞結構及其設計方法。電源信號傳遞結構,適用於具有一第一表面及相對於第一表面的一第二表面的一電路板,並且電源信號傳遞結構包括一第一電源電極、一第二電源電極及多個導孔。第一電源電極配置於第一表面,具有接收一電源信號的多個電源焊墊區。第二電源電極配置於第二表面。這些導孔貫穿電路板以電性連接第一電源電極及第二電源電極。這些導孔依據電源信號的電流方向進行配置,以平均這些導孔所接收的電流。
Description
本發明是有關於一種信號傳遞結構,且特別是有關於一種電源信號傳遞結構及其設計方法。
隨著科技的發展,電子產品的積集度(integration)也越來越高,而其所使用的電路板之線路層(circuit layer)也由單層、2層增加為6層、8層甚至到10層以上,以使電子元件能夠更密集的裝設於電路板上。並且,電路上會設置導孔(via),以使電路板中每一層的電極可以對應地電性連接,亦即透過導孔(Via)將平面的信號轉換成垂直的方向,以往電路板中的另一層傳遞。
以電源電極來說,若透過單一導孔傳遞電源信號,則此單一導孔會隨著流經的電流而發熱,並且在溫度過高時,導孔中的導體可能因為高溫而毀損,造成電路板上的元件無法正常運作,甚至燒壞。為了要避免上述狀況發生,可將電源導線變粗,以及加入更多的導孔,以增加傳送電源信號的導體的體積,進而分擔電源信號的電流的傳遞路徑。然而,電流會走最短及最近的路徑,導通部分的導孔未發揮作用,影響多導孔的電流分擔效果。
本發明提供一種電源信號傳遞結構及其設計方法,可提升多導孔的電流分擔效果。
本發明的電源信號傳遞結構,適用於具有一第一表面及相對於第一表面的一第二表面的一電路板,並且電源信號傳遞結構包括一第一電源電極、一第二電源電極及多個導孔。第一電源電極配置於第一表面,具有接收一電源信號的多個電源焊墊區。第二電源電極配置於第二表面。這些導孔貫穿電路板以電性連接第一電源電極及第二電源電極。這些導孔依據電源信號的電流方向進行配置,以平均這些導孔所接收的電流。
本發明的電源信號傳遞結構的設計方法,包括下列步驟。偵測一第一電極透過多個電源焊墊區所接收的一電源信號的電流方向,其中第一電極配置於一電路板的一第一表面。以及,依據電源信號的電流方向配置多個導孔,以平均這些導孔所接收的電流,其中這些第一導孔貫穿電路板以電性連接第一電源電極及一第二電源電極,第二電源電極配置於電路板的一第二表面,並且第二表面相對於第一表面。
本發明的電源信號傳遞結構,適用於具有一第一表面及相對於第一表面的一第二表面的一電路板,電源信號傳遞結構包括一第一電源電極、一第二電源電極、多個導孔以及多個第一導體隔離環。第一電源電極配置於第一表面,具有接收一電源信號的多個電源焊墊區。第二電源電極配置於第二表面。這些導孔貫穿電路板以電性連接第一電源電極及第二電源電極。以及,多個第一導體隔離環配置於第一電源電極,其中這些第一導體隔離環依據電源信號的電流方向圍繞部分的這些導孔,以平均這些導孔所接收的電流。
本發明的電源信號傳遞結構的設計方法,包括下列步驟。偵測一第一電極透過多個電源焊墊區所接收的一電源信號的電流方向,其中第一電極配置於一電路板的一第一表面。配置多個導孔,其中這些導孔貫穿電路板以電性連接第一電源電極及一第二電源電極,第二電源電極配置於電路板的一第二表面的並且第二表面相對於第一表面。以及,依據電源信號的電流方向配置多個第一導體隔離環於第一電源電極,其中這些第一導體隔離環圍繞部分的這些導孔,以平均這些導孔所接收的電流。
基於上述,本發明實施例的電源信號傳遞結構及其設計方法,其依據電源信號的電流方向配置依據多個導孔及/或多個導體隔離環,以平均導孔所接收的電流。藉此,各個導孔皆會接收到電流,以提升多導孔的電流分擔效果。
為讓本發明的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
圖1為依據本發明一實施例的電源信號傳遞結構的剖面示意圖。請參照圖1,在本實施例中,電源信號傳遞結構100適用電路板10上,並且包括第一電極110、多個導孔(via)120及第二電極130,其中電路板10可以是單層或多層電路板,並且具有曝露在外的第一表面11及相對於第一表面11的第二表面12。
第一電源電極110配置於電路板10的第一表面11,並且電性連接電源電路中的元件20(例如表面黏著元件(SMD)型態的電阻、電阻或電感、或者電源積體電路(IC)的接腳),以接收電源電路所提供的電源信號SPOW。第二電源電極130配置於電路板10的第二表面12,用以電性連接積體電路30。導孔120貫穿電路板10以電性連接第一電源電極110及第二電源電極130。
圖2為依據本發明第一實施例的電源信號傳遞結構的上視示意圖。請參照圖1及圖2,在本實施例中,電源信號傳遞結構100a的第一電源電極110具有多個電源焊墊區101,並且電源焊墊區101電性連接元件20,以接收電源電路所提供的電源信號SPOW。並且,電源信號傳遞結構100a的導孔120例如包括多個導孔VA。
在此,導孔VA是依據電源信號SPOW的電流方向Di來配置,亦即以電源信號SPOW的電流方向Di來看,越遠離電源焊墊區101,兩相鄰導孔VA在水平位置上的重疊部份越少。藉此,導孔VA都會接收到電源信號SPOW的電流,亦即實際電流路徑PTi會流經各個導孔VA,以平均導孔VA所接收的電流。進一步來說,導孔VA包含有多個第一導孔VA1以及多個第二導孔VA2,第一導孔VA1排列成至少一弧形,且各弧形的開口朝向各電源焊墊區101的中心點CPA,而第一導孔VA1基於垂直於電流方向Di的垂直方向Dv配置於第二導孔VA2之間,並第二導孔VA2與第一導孔VA1形成至少一W字,其中W字的最遠處的導孔VA沿著電流方向Di對齊各個電源焊墊區101的中心點CPA,W字的最近處的導孔VA沿著電流方向Di位於各個電源焊墊區101的垂直兩側之外。
在本實施例中,導孔VA與各個電源焊墊區101之間的直線距離(亦即最短距離)並不相同,但在其他實施例中,導孔VA與各個電源焊墊區101之間的直線距離可設定為相同,亦即導孔VA的水平位置可對應調整,此可依據導孔VA的數量與第一電源電極110的面積而定,本發明實施例不以此為限。
圖3為依據本發明第二實施例的電源信號傳遞結構的上視示意圖。請參照圖1至圖3,在本實施例中,電源信號傳遞結構100b的第一電源電極110更配置有多個第一導體隔離環CI1,其中第一導體隔離環CI1是依據電源信號SPOW的電流方向Di圍繞部分的導孔VA。舉例來說,第一導體隔離環CI1各別圍繞最靠近各電源焊墊區101的導孔VA,並且位於所圍繞的各個導孔VA與各電源焊墊區101之間。換言之,第一導體隔離環CI1是配置在最右側的導孔VA上,以降低流入最右側的導孔VA的電流,以更均化導孔VA的電流。
在本實施例中,是將第一導體隔離環CI1配置在最右側一排的導孔VA上,但在其他實施例中,是將第一導體隔離環CI1配置在最右側兩排的導孔VA上,此可依據實際電流路徑PTi而定。換言之,當流入導孔VA的電流過高(亦即高於一電流臨界值)時,配置第一導體隔離環CI1以圍繞導孔VA,以降低流入導孔VA的電流。其中,電流臨界值可相關於電源信號SPOW的最大電流值及/或導孔VA的數量。
其次,第一導體隔離環CI1相對於導孔VA的包圍率可正比於流入導孔VA的電流大小,但第一導體隔離環CI1不會完全包圍導孔VA。或者,流入導孔VA的電流大小可以與電流臨界值比較以確定第一導體隔離環CI1相對於導孔VA的包圍率。
並且,在本發明實施例中,第一導體隔離環CI1可以是鏤空圖案,或者第一導體隔離環CI1可以是高阻抗值導體或絕緣體,此可依據電路設計而定,本發明實施例不以此為限。
圖4為依據本發明第三實施例的電源信號傳遞結構的上視示意圖。請參照圖1至圖4,在本實施例中,電源信號傳遞結構100c的第一電源電極110更配置有多個第二導體隔離環CI2,並且導孔120更包括多個第三導孔VA3。
第三導孔VA3位於第一導孔VA1所排列的弧形內,並且沿著電流方向Di對齊各電源焊墊區101的中心點CPA,亦即第三導孔VA3的水平位置相同於對應的電源焊墊區101的中心點CPA。第二導體隔離環CI2各別圍繞最靠近各個電源焊墊區101的第三導孔VA3,亦即圍繞最右側的第三導孔VA3,並且位於所圍繞的第三導孔VA3與各個電源焊墊區101之間。
並且,第二導體隔離環CI2相對於第三導孔VA3的包圍率可正比於流入第三導孔VA3的電流大小,但第二導體隔離環CI2不會完全包圍第三導孔VA3。或者,流入第三導孔VA3的電流大小可以與電流臨界值(可參照圖3實施例所述)比較以確定第二導體隔離環CI2相對於第三導孔VA3的包圍率。在本發明實施例中,第一導體隔離環CI1及第二導體隔離環CI2可以同是鏤空圖案,或者第一導體隔離環CI1及第二導體隔離環CI2可以同是高阻抗值導體或絕緣體,或者第一導體隔離環CI1及第二導體隔離環CI2的構成方式可以彼此不同,此可依據電路設計而定,本發明實施例不以此為限。
圖5為依據本發明第四實施例的電源信號傳遞結構的上視示意圖。請參照圖1及圖5,在本實施例中,電源信號傳遞結構100d的第一電源電極110具有多個電源焊墊區101,並且配置有多個第一導體隔離環CI3,電源焊墊區101可參照圖2實施例所述。並且,電源信號傳遞結構100d的導孔120例如包括多個導孔VA4。
在本實施例中,導孔VA4以多個陣列AR1~AR4排列,並且電源焊墊區101沿著電流方向Di配置於陣列AR1~AR4之間,亦即陣列AR1~AR4與電源焊墊區101的垂直位置彼此不同。第一導體隔離環CI3是依據電源信號SPOW的電流方向Di圍繞部分的導孔VA4,亦即第一導體隔離環CI3各別圍繞最靠近各個電源焊墊區的導孔VA4(例如第一導體隔離環CI3是配置在最右側的導孔VA4上),並且第一導體隔離環CI3各別位於所圍繞的各個導孔VA4與各個電源焊墊區101之間。藉此,實際電流路徑PTi會流經各個導孔VA4,以平均導孔VA4所接收的電流。
在本發明實施例中,第一導體隔離環CI3相對於導孔VA4的包圍率可正比於流入導孔VA4的電流大小,但第一導體隔離環CI3不會完全包圍導孔VA4。或者,流入導孔VA4的電流大小可以與電流臨界值(可參照圖3實施例所述)比較以確定第一導體隔離環CI3相對於導孔VA4的包圍率。
在本發明實施例中,第一導體隔離環CI3可以是鏤空圖案,或者第一導體隔離環CI3可以是高阻抗值導體或絕緣體,此可依據電路設計而定,本發明實施例不以此為限。
圖6為依據本發明第五實施例的電源信號傳遞結構的上視示意圖。請參照圖1及圖6,在本實施例中,電源信號傳遞結構100e的第一電源電極110具有多個電源焊墊區101,並且配置有多個第一導體隔離環CI4,電源焊墊區101可參照圖2實施例所述。並且,電源信號傳遞結構100e的導孔120例如包括多個導孔VA5。
導孔VA5以錯排陣列(Staggered Array)AST排列,其中錯排陣列AST的右側(對應第一側)面對電源焊墊區101,錯排陣列AST的上側及下側(對應第二側及第三側)較遠離電源焊墊區101,而錯排陣列AST的左側最遠離電源焊墊區101。第一導體隔離環CI4是依據電源信號SPOW的電流方向Di圍繞部分的導孔VA5,亦即第一導體隔離環CI4圍繞位於錯排陣列AST的右側、上側及下側的導孔VA5。藉此,實際電流路徑PTi會流經各個導孔VA5,以平均導孔VA5所接收的電流。
在本發明實施例中,第一導體隔離環CI4相對於導孔VA5的包圍率可正比於流入導孔VA5的電流大小,但第一導體隔離環CI4不會完全包圍導孔VA5。或者,流入導孔VA5的電流大小可以與電流臨界值(可參照圖3實施例所述)比較以確定第一導體隔離環CI4相對於導孔VA5的包圍率。
在本發明實施例中,第一導體隔離環CI4可以是鏤空圖案,或者第一導體隔離環CI4可以是高阻抗值導體或絕緣體,此可依據電路設計而定,本發明實施例不以此為限。
圖7為依據本發明第一實施例的電源信號傳遞結構的設計方法的流程圖。請參照圖7,在本實施例中,電源信號傳遞結構的設計方法包括下列步驟。在步驟S710中,會偵測第一電極透過多個電源焊墊區所接收的電源信號的電流方向,其中第一電極配置於電路板的第一表面。並且,在步驟S720中,會依據電源信號的電流方向配置多個導孔,以平均導孔所接收的電流,其中導孔貫穿電路板以電性連接第一電源電極及配置於電路板的第二表面的第二電源電極,並且第二表面相對於第一表面。其中,步驟S710及S720的順序為用以說明,本發明實施例不以此為限。並且,步驟S710及S720的細節可參照圖1至圖4實施例所述,在此則不再贅述。
圖8為依據本發明第二實施例的電源信號傳遞結構的設計方法的流程圖。請參照圖8,在本實施例中,電源信號傳遞結構的設計方法包括下列步驟。在步驟S810中,偵測第一電極透過多個電源焊墊區所接收的電源信號的電流方向,其中第一電極配置於電路板的第一表面。接著,在步驟S820中,配置多個導孔,其中導孔貫穿電路板以電性連接第一電源電極及配置於電路板的第二表面的第二電源電極,並且第二表面相對於第一表面。然後,在步驟S830中,依據電源信號的電流方向配置多個第一導體隔離環於第一電源電極,其中第一導體隔離環圍繞部分的導孔,以平均導孔所接收的電流。
其中,步驟S810、S820及S830的順序為用以說明,本發明實施例不以此為限。並且,步驟S810、S820及S830的細節可參照圖1、圖3至圖5實施例所述,在此則不再贅述。
在上述實施例中,所述“上側”、“下側”、“左側”、“右側”、“垂直”、以及“水平”是以圖式所示方向而定,是用以協助本領域通常知識者理解本發明實施例,而非用以限制本發明實施例。換言之,在不造背本發明精神下,所述“上側”、“下側”、“左側”、以及“右側”可以相互替換,並且“垂直”、以及“水平”可以相互替換。
綜上所述,本發明實施例的電源信號傳遞結構及其設計方法,其依據電源信號的電流方向配置依據多個導孔及/或多個導體隔離環,以平均各個導孔所接收的電流。藉此,各個導孔皆會接收到電流,以提升多導孔的電流分擔效果。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明的精神和範圍內,當可作些許的更動與潤飾,故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10:電路板 11:第一表面 12:第二表面 20:元件 30:積體電路 100、100a~100e:電源信號傳遞結構 101:電源焊墊區 110:第一電極 120、VA、VA4、VA5:導孔 130:第二電極 AR1~AR4:陣列 AST:錯排陣列 CI1、CI3、CI4:第一導體隔離環 CI2:第二導體隔離環 CPA:中心點
Di‧‧‧電流方向
Dv‧‧‧垂直方向
PTi‧‧‧實際電流路徑
SPOW‧‧‧電源信號
VA1‧‧‧第一導孔
VA2‧‧‧第二導孔
VA3‧‧‧第三導孔
S710、S720、S810、S820、S830‧‧‧步驟
圖1為依據本發明一實施例的電源信號傳遞結構的剖面示意圖。 圖2為依據本發明第一實施例的電源信號傳遞結構的上視示意圖。 圖3為依據本發明第二實施例的電源信號傳遞結構的上視示意圖。 圖4為依據本發明第三實施例的電源信號傳遞結構的上視示意圖。 圖5為依據本發明第四實施例的電源信號傳遞結構的上視示意圖。 圖6為依據本發明第五實施例的電源信號傳遞結構的上視示意圖。 圖7為依據本發明第一實施例的電源信號傳遞結構的設計方法的流程圖。 圖8為依據本發明第二實施例的電源信號傳遞結構的設計方法的流程圖。
Claims (14)
- 一種電源信號傳遞結構,適用於具有一第一表面及相對於該第一表面的一第二表面的一電路板,該電源信號傳遞結構包括:一第一電源電極,配置於該第一表面,具有接收一電源信號的多個電源焊墊區;一第二電源電極,配置於該第二表面;多個導孔,貫穿該電路板以電性連接該第一電源電極及該第二電源電極;以及多個第一導體隔離環,各別圍繞最靠近各該些電源焊墊區的該些導孔,並且位於所圍繞的各該些導孔與各該些電源焊墊區之間;其中,該些導孔依據該電源信號的電流方向進行配置,以平均該些導孔所接收的電流,其中該些導孔包含多個第一導孔以及多個第二導孔,其中該些第一導孔排列成一弧形,且該弧形的開口朝向各該些電源焊墊區的中心點,該些第一導孔基於垂直於該電流方向的一垂直方向配置於該些第二導孔之間,並該些第二導孔與該些第一導孔形成一W字,其中該W字中離各該些電源焊墊區最遠處的導孔沿著該電流方向對齊各該些電源焊墊區的中心點。
- 如申請專利範圍第1項所述的電源信號傳遞結構,更包括: 多個第三導孔,貫穿該電路板以電性連接該第一電源電極及該第二電源電極,位於該些第一導孔所排列之該弧形內,並且對齊各該些電源焊墊區的中心點;以及多個第二導體隔離環,各別圍繞最靠近各該些電源焊墊區的該些第三導孔,並且位於所圍繞的各該些第三導孔與各該些電源焊墊區之間。
- 如申請專利範圍第2項所述的電源信號傳遞結構,其中各該些第一導體隔離環及各該些第二導體隔離環為一鏤空圖案。
- 一種電源信號傳遞結構的設計方法,包括:偵測一第一電極透過多個電源焊墊區所接收的一電源信號的電流方向,其中該第一電極配置於一電路板的一第一表面;依據該電源信號的電流方向配置多個導孔,以平均該些導孔所接收的電流,其中該些導孔貫穿該電路板以電性連接該第一電源電極及一第二電源電極,該第二電源電極配置於該電路板的一第二表面,並且該第二表面相對於該第一表面;以及配置多個第一導體隔離環,以使該些第一導體隔離環各別圍繞最靠近各該些電源焊墊區的該些導孔,並且該些第一導體隔離環各別位於所圍繞的各該些導孔與各該些電源焊墊區之間,其中該些導孔包含多個第一導孔以及多個第二導孔,其中該些第一導孔排列成一弧形,且該弧形的開口朝向各該些電源焊墊區的中心點,該些第一導孔基於垂直於該電流方向的一垂直方向 配置於該些第二導孔之間,並該些第二導孔與該些第一導孔形成一W字,其中該W字中離各該些電源焊墊區最遠處的導孔沿著該電流方向對齊各該些電源焊墊區的中心點。
- 如申請專利範圍第4項所述的電源信號傳遞結構的設計方法,更包括:配置多個第三導孔於該些第一導孔所排列之該弧形內,並且對齊各該些電源焊墊區的中心點,其中該些第三導孔貫穿該電路板以電性連接該第一電源電極及該第二電源電極;以及配置多個第二導體隔離環,以使該些第二導體隔離環各別圍繞最靠近各該些電源焊墊區的該些第三導孔,並且位於所圍繞的各該些第三導孔與各該些電源焊墊區之間。
- 如申請專利範圍第5項所述的電源信號傳遞結構的設計方法,其中各該些第一導體隔離環及各該些第二導體隔離環為一鏤空圖案。
- 一種電源信號傳遞結構,適用於具有一第一表面及相對於該第一表面的一第二表面的一電路板,該電源信號傳遞結構包括:一第一電源電極,配置於該第一表面,具有接收一電源信號的多個電源焊墊區;一第二電源電極,配置於該第二表面;多個導孔,貫穿該電路板以電性連接該第一電源電極及該第二電源電極;以及 多個第一導體隔離環,配置於該第一電源電極,其中該些第一導體隔離環依據該電源信號的電流方向圍繞部分的該些導孔,以平均該些導孔所接收的電流,其中該些導孔包含多個第一導孔以及多個第二導孔,其中該些第一導孔排列成一弧形,且該弧形的開口朝向各該些電源焊墊區的中心點,該些第一導孔基於垂直於該電流方向的一垂直方向配置於該些第二導孔之間,並該些第二導孔與該些第一導孔形成一W字,其中該W字中離各該些電源焊墊區最遠處的導孔沿著該電流方向對齊各該些電源焊墊區的中心點,該些第一導體隔離環各別圍繞最靠近各該些電源焊墊區的該些導孔,並且該些第一導體隔離環各別位於所圍繞的各該些導孔與各該些電源焊墊區之間。
- 如申請專利範圍第7項所述的電源信號傳遞結構,更包括:多個第三導孔,貫穿該電路板以電性連接該第一電源電極及該第二電源電極,位於該些第一導孔所排列之該弧形內,並且對齊各該些電源焊墊區的中心點;以及多個第二導體隔離環,各別圍繞最靠近各該些電源焊墊區的該些第三導孔,並且位於所圍繞的各該些第三導孔與各該些電源焊墊區之間。
- 如申請專利範圍第7項所述的電源信號傳遞結構,其中該些導孔以一錯排陣列排列,該些第一導體隔離環圍繞位於該 錯排陣列的一第一側、一第二側及一第三側的該些導孔,其中該第一側面對該些電源焊墊區,該第二側及該第三側鄰接該第一側,且該第二側相對於該第三側。
- 如申請專利範圍第7項所述的電源信號傳遞結構,其中該些導孔以多個陣列排列,該些電源焊墊區沿著該電流方向配置於該些陣列之間,該些第一導體隔離環各別圍繞最靠近各該些電源焊墊區的該些導孔,並且該些第一導體隔離環各別位於所圍繞的各該些導孔與各該些電源焊墊區之間。
- 一種電源信號傳遞結構的設計方法,包括:偵測一第一電極透過多個電源焊墊區所接收的一電源信號的電流方向,其中該第一電極配置於一電路板的一第一表面;配置多個導孔,其中該些導孔貫穿該電路板以電性連接該第一電源電極及一第二電源電極,該第二電源電極配置於該電路板的一第二表面並且該第二表面相對於該第一表面;以及依據該電源信號的電流方向配置多個第一導體隔離環於該第一電源電極,其中該些第一導體隔離環圍繞部分的該些導孔,以平均該些導孔所接收的電流,其中該些導孔包含多個第一導孔以及多個第二導孔,其中該些第一導孔排列成一弧形,且該弧形的開口朝向各該些電源焊墊區的中心點,該些第一導孔基於垂直於該電流方向的一垂直方向配置於該些第二導孔之間,並該些第二導孔與該些第一導孔形成一W字,其中該W字中離各該些電源焊墊區最遠處的導孔沿著該 電流方向對齊各該些電源焊墊區的中心點,該些第一導體隔離環各別圍繞最靠近各該些電源焊墊區的該些導孔,並且該些第一導體隔離環各別位於所圍繞的各該些導孔與各該些電源焊墊區之間。
- 如申請專利範圍11項所述的電源信號傳遞結構的設計方法,更包括:配置多個第三導孔所排列之該弧形內,並且對齊各該些電源焊墊區的中心點,其中該些第三導孔貫穿該電路板以電性連接該第一電源電極及該第二電源電極;以及配置多個第二導體隔離環,以使該些第二導體隔離環各別圍繞最靠近各該些電源焊墊區的該些第三導孔,並且位於所圍繞的各該些第三導孔與各該些電源焊墊區之間。
- 如申請專利範圍第11項所述的電源信號傳遞結構的設計方法,其中該些導孔以一錯排陣列(Staggered Array)排列,該些導體隔離環圍繞位於該錯排陣列的一第一側、一第二側及一第三側的該些導孔,其中該第一側面對該些電源焊墊區,該第二側及該第三側鄰接該第一側,且該第二側相對於該第三側。
- 如申請專利範圍第11項所述的電源信號傳遞結構的設計方法,其中該些導孔以多個陣列排列,該些電源焊墊區沿著該電流方向配置於該些陣列之間,該些第一導體隔離環各別圍繞最靠近各該些電源焊墊區的該些導孔,並且該些導體隔離環各別位於所圍繞的各該些導孔與各該些電源焊墊區之間。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW106112493A TWI640229B (zh) | 2017-04-14 | 2017-04-14 | 電源信號傳遞結構及其設計方法 |
US15/934,897 US10470299B2 (en) | 2017-04-14 | 2018-03-23 | Power signal transmission structure and design method thereof |
EP18166917.7A EP3389347A1 (en) | 2017-04-14 | 2018-04-12 | Power signal transmission structure and design method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW106112493A TWI640229B (zh) | 2017-04-14 | 2017-04-14 | 電源信號傳遞結構及其設計方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201838488A TW201838488A (zh) | 2018-10-16 |
TWI640229B true TWI640229B (zh) | 2018-11-01 |
Family
ID=61972345
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW106112493A TWI640229B (zh) | 2017-04-14 | 2017-04-14 | 電源信號傳遞結構及其設計方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10470299B2 (zh) |
EP (1) | EP3389347A1 (zh) |
TW (1) | TWI640229B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115345124A (zh) * | 2022-10-13 | 2022-11-15 | 井芯微电子技术(天津)有限公司 | 电流密度优化方法和装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW201206259A (en) * | 2010-07-23 | 2012-02-01 | Hon Hai Prec Ind Co Ltd | Printed circuit board |
TW201223359A (en) * | 2010-11-29 | 2012-06-01 | Hon Hai Prec Ind Co Ltd | Printed circuit board |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5618185A (en) * | 1995-03-15 | 1997-04-08 | Hubbell Incorporated | Crosstalk noise reduction connector for telecommunication system |
US6730860B2 (en) * | 2001-09-13 | 2004-05-04 | Intel Corporation | Electronic assembly and a method of constructing an electronic assembly |
US6992899B2 (en) * | 2003-03-21 | 2006-01-31 | Intel Corporation | Power delivery apparatus, systems, and methods |
US7391620B2 (en) * | 2003-04-18 | 2008-06-24 | International Business Machines Corporation | System for improving power distribution current measurement on printed circuit boards |
JP4273098B2 (ja) * | 2004-09-07 | 2009-06-03 | キヤノン株式会社 | 多層プリント回路板 |
KR100800928B1 (ko) * | 2006-08-30 | 2008-02-04 | 동부일렉트로닉스 주식회사 | 반도체 소자의 캐패시터 구조체 |
JP5248170B2 (ja) * | 2008-04-03 | 2013-07-31 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
TW201240545A (en) * | 2011-03-23 | 2012-10-01 | Hon Hai Prec Ind Co Ltd | Printed circuit board |
TWI410198B (zh) * | 2011-03-24 | 2013-09-21 | Hon Hai Prec Ind Co Ltd | 印刷電路板 |
WO2013111194A1 (ja) * | 2012-01-27 | 2013-08-01 | パナソニック株式会社 | 多層プリント基板 |
US9468090B2 (en) * | 2012-10-29 | 2016-10-11 | Cisco Technology, Inc. | Current redistribution in a printed circuit board |
US9729151B2 (en) * | 2013-10-04 | 2017-08-08 | Intel Corporation | Isolation module for use between power rails in an integrated circuit |
JP6292908B2 (ja) | 2014-02-03 | 2018-03-14 | キヤノン株式会社 | プリント回路板 |
JP2015149336A (ja) * | 2014-02-05 | 2015-08-20 | キヤノン株式会社 | プリント回路板 |
CN106714449B (zh) * | 2015-07-16 | 2019-05-07 | 台达电子企业管理(上海)有限公司 | 过孔结构及具有该过孔结构的电路板 |
-
2017
- 2017-04-14 TW TW106112493A patent/TWI640229B/zh active
-
2018
- 2018-03-23 US US15/934,897 patent/US10470299B2/en active Active
- 2018-04-12 EP EP18166917.7A patent/EP3389347A1/en active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW201206259A (en) * | 2010-07-23 | 2012-02-01 | Hon Hai Prec Ind Co Ltd | Printed circuit board |
TW201223359A (en) * | 2010-11-29 | 2012-06-01 | Hon Hai Prec Ind Co Ltd | Printed circuit board |
Also Published As
Publication number | Publication date |
---|---|
TW201838488A (zh) | 2018-10-16 |
US10470299B2 (en) | 2019-11-05 |
EP3389347A1 (en) | 2018-10-17 |
US20180302978A1 (en) | 2018-10-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7520757B2 (en) | Circuit board having configurable ground link and with coplanar circuit and ground traces | |
CN105826300B (zh) | 半导体器件 | |
JP2006128633A (ja) | 多端子素子及びプリント配線板 | |
US9775243B2 (en) | Module compliance boards for quad small form-factor pluggable (QSFP) devices | |
KR20010029892A (ko) | 에리어 어레이형 반도체 장치 | |
JP2007121180A (ja) | 半導体装置の試験装置及び半導体装置の試験方法 | |
CN110622306B (zh) | 低串扰垂直连接接口 | |
JPWO2009048154A1 (ja) | 半導体装置及びその設計方法 | |
TWI572256B (zh) | 線路板及電子總成 | |
TWI640229B (zh) | 電源信號傳遞結構及其設計方法 | |
JP2007095970A (ja) | 半導体パッケージの製造方法及び半導体パッケージ | |
US20030209807A1 (en) | Organic substrate for flip chip bonding | |
JP2004111967A (ja) | 低抵抗高密度信号線をする電子パッケージおよびその製造方法 | |
US10212807B2 (en) | Electrical interface for package and die | |
KR101894306B1 (ko) | 배선 기판 | |
TWI566352B (zh) | 封裝基板及封裝件 | |
TWM563129U (zh) | 多層電路板 | |
TWI656814B (zh) | 電路板線路配置方法及電路板線路結構 | |
JP2004207741A (ja) | 電子素子と信号伝達用多層pc基板との信号接続技術 | |
US20200191860A1 (en) | Semiconductor packages configured for measuring contact resistances and methods of obtaining contact resistances of the semiconductor packages | |
TW200428610A (en) | Semiconductor device | |
TWI271129B (en) | Printed circuit board having improved pads | |
JP6924654B2 (ja) | 配線基板 | |
CN110034085B (zh) | 半导体器件 | |
JP6817906B2 (ja) | 配線基板 |