TWM563129U - 多層電路板 - Google Patents

多層電路板 Download PDF

Info

Publication number
TWM563129U
TWM563129U TW107202697U TW107202697U TWM563129U TW M563129 U TWM563129 U TW M563129U TW 107202697 U TW107202697 U TW 107202697U TW 107202697 U TW107202697 U TW 107202697U TW M563129 U TWM563129 U TW M563129U
Authority
TW
Taiwan
Prior art keywords
circuit board
layer
power
conductive
power supply
Prior art date
Application number
TW107202697U
Other languages
English (en)
Inventor
林旻翰
曾斌祺
顏宗杰
Original Assignee
華碩電腦股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 華碩電腦股份有限公司 filed Critical 華碩電腦股份有限公司
Priority to TW107202697U priority Critical patent/TWM563129U/zh
Publication of TWM563129U publication Critical patent/TWM563129U/zh

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本新型揭露一種多層電路板,多層電路板包括接地導線或電源導線、及複數個導電孔。接地導線或電源導線設置於多層電路板的表面或內層。複數個導電孔設置於接地導線或電源導線中,並與接地導線或電源導線電性隔離,各導電孔分別導通多層電路板的不同層的線路。其中,接地導線或電源導線在至少部分的二個相鄰導電孔之間具有橋接部。

Description

多層電路板
本新型係關於一種電路板,特別關於一種多層電路板。
多層電路板是由一層層的電路層疊加而成的。而不同電路層之間,則依賴導孔(via)進行電氣連接。隨著電子設備的功能越來越複雜,且信號傳輸速率的提升,多層電路板表面佈局的導孔密度越來越大。
在習知的電路佈局設計中,電源導孔(Power via)和接地導孔(Ground via)的尺寸通常很大,以降低阻抗。而較大的鑽孔尺寸將伴隨著較大的隔離焊盤(antipad)。但是,在多層電路板製造過程中,與導孔對應的大隔離焊盤會產生無效形狀區域(void shape area),導致電源導線或接地導線形狀斷裂,這將會嚴重影響電路板電源及訊號的完整性。
本新型提供一種多層電路板,多層電路板包括接地導線或電源導線、及複數個導電孔。接地導線或電源導線設置於多層電路板的表面或內層。複數個導電孔設置於接地導線或電源導線中,並與接地導線或電源導線電性隔離,各導電孔分別導通多層電路板的不同層的線路。其中,接地導線或電源導線在至少部分的二個相鄰導電孔之間具有橋接部。
承上所述,本新型之多層電路板,藉由橋接部的設置,可降低接地導線或電源導線在至少部分的二個相鄰導電孔區域附近的電流密度,接地導線或電源導線的電平可一致地維持在特定電位,以維持電路板電源及訊號的完整性。
1‧‧‧多層電路板
11、31‧‧‧電源導線
12、121、122、123‧‧‧導電孔
13‧‧‧橋接部
14、141、142、143‧‧‧隔離焊盤
21‧‧‧接地層
41‧‧‧第一信號層
42‧‧‧第一電源層
43‧‧‧第二信號層
44‧‧‧第三信號層
45‧‧‧第二電源層
A、B‧‧‧虛線區域
圖1為本新型一實施例的多層電路板的部分示意圖。
圖2A為一種多層電路板的部分示意圖。
圖2B為本新型另一實施例的多層電路板的部分示意圖。
圖3A為另一種多層電路板的部分示意圖。
圖3B為本新型另一實施例的多層電路板的部分示意圖。
圖4A為一種多層電路板的部分疊層示意圖。
圖4B為本新型又一實施例的多層電路板的部分疊層示意圖。
以下將參照相關圖式,說明依本新型多個實施例之多層電路板,其中相同的元件將以相同的元件符號加以說明。
本新型的多層電路板,藉由橋接部的設置,可降低接地導線或電源導線在二個相鄰導電孔區域附近的電流密度。以下將以實施例來說明多層電路板的結構與特徵。
請參閱圖1,圖1為本新型一實施例的多層電路板1的部分示意圖。多層電路板1包括一接地導線或電源導線及複數個導電孔。接地導線亦可配置為接地層,電源導線亦可配置為電源層。電源導線或電源層是提供電源,接地導線或接地層是具有接地功能。
如圖1所示,電源導線11設置於多層電路板1的表面或內層(圖未顯示)。複數個導電孔12設置於電源導線11中,並與電源導線11電性隔離,其中各導電孔12分別導通多層電路板1的不同層的線路。電源導線11在至少部分的二個相鄰導電孔121、122之間具有橋接部13。
以上雖以複數個導電孔12設置於電源導線11中為例作說明,但不以此為限。於其他實施例中,複數個導電孔12亦可設置於接地導線中,並與接地導線電性隔離,且各導電孔12同樣分別導通多層電路板1的不同層的線路。
再請參考圖1,電源導線11與導電孔12之間的電性隔離區域形成有隔離焊盤14。二個相鄰導電孔121、122分別具有一隔離焊盤141、142,以使導電孔121、122與電源導線11電氣隔離。相鄰導電孔121、122 的隔離焊盤141、142在電源導線11內形成一無效形狀區域(void shape area),以使導電孔121、122與電源導線11電氣隔離。
橋接部13位於無效形狀區域之間。橋接部13的寬度大於等於3密爾(mil)。橋接部13的中心線(圖未顯示)可與導電孔121、122的圓心位置等距離。藉由橋接部13的設置,可降低電源導線11在無效形狀區域附近的電流密度,以確保電源及訊號的完整性(Power integrity)。
導電孔12為導電通孔(Through hole)、或導電盲孔(Blind hole)。各導電孔12導通多層電路板1位於不同層的信號層、接地層、或電源層。如圖1所示,當複數個導電孔12設置於電源導線11中時,導電孔12可電氣連接至接地線、連接墊、信號層或接地層(圖未顯示)。於其他實施例中,當複數個導電孔12設置於接地導線或接地層中時,導電孔12可電氣連接至電源線、連接墊、信號層或電源層。
圖2A為一種多層電路板1的部分示意圖。圖2B為本新型另一實施例的多層電路板1的部分示意圖。如圖2A所示,其是於接地層21內具有複數個導電孔12,並與接地層21電性隔離。接地層21可為多層電路板1提供部分或全部的接地功能。當接地層21為多層電路板1提供部分接地功能時,表示多層電路板1還可包括其他的接地導線、或另一接地層,且接地層21可與其他的接地導線或另一接地層電氣連接。
導電孔121、122與對應的隔離焊盤141、142在接地層21內形成無效形狀區域(void shape area),如虛線區域A所示。接地層21在虛線區域A附近的電流密度較其他區域為大,使得虛線區域A附近的電壓會較其他區域為高,因此接地層21的電壓並非一致地維持在地的電位。由於虛線區域A附近的接地電壓(Ground voltage)會較其他區域為高,容易使虛線區域A附近的電子元件產生誤動作。同樣地,在虛線區域B處亦有導電孔121、122、123及與對應的隔離焊盤141、142、143,並在接地層21內形成無效形狀區域,也破壞了接地層21的電源及訊號完整性。
圖2B與圖2A主要差別在於:於圖2B中,接地層21在二個導電孔121、122之間具有橋接部13。接地層21的電流可流經橋接部13,而可使虛線區域B附近的電流密度與接地層21的其他區域相同,因此接地 層21整個平面的電壓一致地維持在地的電位。如圖2B所示,於虛線區域A處,橋接部13圍繞導電孔121、122並呈現窗口形狀。
於圖2B中,其為了突顯橋接部13的存在,而以線段繪示橋接部13。於實際生產多層電路板1時,在接地層21進行鋪銅時,橋接部13則與接地層21同時形成,亦即只需一道製程即可。因此,本新型的技術並不會增加製作或生產的成本。
圖3A為另一種多層電路板1的部分示意圖。圖3B為本新型另一實施例的多層電路板1的部分示意圖。如圖3A所示,其是於電源導線31內具有複數個導電孔12,並與電源導線31電性隔離。電源導線31可為多層電路板1提供部分或全部的電源。當電源導線31可為多層電路板1提供部分電源時,表示多層電路板1還可包括其他的電源導線、或電源層,且電源導線31與其他的電源導線、或電源層電氣連接。
如圖3A中虛線區域處所示,導電孔121、122相鄰近,且導電孔121、122與對應的隔離焊盤141、142在電源導線31內形成無效形狀區域(void shape area)。電源導線31在虛線區域附近的電流密度較其他區域為大,而破壞了電源導線31的電源及訊號完整性。
圖3B與圖3A主要差別在於:於圖3B中,電源導線31在二個導電孔121、122之間具有橋接部13。電源導線31電流可流經橋接部13,而可使虛線區域附近的電流密度與電源導線31的其他區域相同,因此電源導線31整個平面的電壓一致地維持在特定電位,例如1.8V、3.3V等。如圖3B所示,於虛線區域處,橋接部13圍繞導電孔121、122,並呈現窗口形狀。
於圖3B中,其為了突顯橋接部13的存在,而以線段繪示橋接部13。於實際生產多層電路板1時,在電源導線31進行鋪銅時,橋接部13則與電源導線31同時形成,亦即只需一道製程即可。因此,本新型的技術並不會增加製作或生產的成本。
圖4A為一種多層電路板1的部分疊層示意圖。圖4B為本新型又一實施例的多層電路板1的部分疊層示意圖。如圖4A所示,多層電路板1具有第一信號層41、第一電源層42、第二信號層43、第三信號層 44、及第二電源層45。多層電路板1更具有導電孔121、122,導電孔121、122是電氣連接第一信號層41及第三信號層44。為避免導電孔121、122不慎電氣連接到第二信號層43、第一電源層42或第二電源層45,因此導電孔121、122在第二信號層43、第一電源層42及第二電源層45相對應位置處分別設置有對應的隔離焊盤141、142。
圖4B與圖4A主要差別在於:於圖4B中,第一電源層42及第二電源層45在二個導電孔121、122之間分別具有橋接部13。第一電源層42及第二電源層45的電流可分別流經橋接部13,而可使二個導電孔121、122區域附近的電流密度與第一電源層42及第二電源層45的其他區域相同,因此第一電源層42及第二電源層45整個平面的電平可一致地維持在特定電位。
於其他實施例中,第一信號層41及第三信號層44可以改為是藉由導電孔121、122電氣連接的兩個接地層。又,於另外實施例中,第一信號層41及第三信號層44可以改為是藉由導電孔121、122電氣連接的電源層。
橋接部13、二個導電孔121、122的位置符合佈線規則的要求。橋接部13的寬度需符合佈線規則的最小寬度要求。例如橋接部13的寬度需大於等於3密爾(mil)。二個導電孔121、122之間的距離需符合佈線規則的最小間距之要求。橋接部13與導電孔121、及橋接部13與導電孔122之間的距離符合佈線規則的最小間距之要求。最小間距之要求可於電路板佈線工具(例如Allegro PCB Designer或Protel)中設定。
綜上所述,本新型之多層電路板,藉由橋接部的設置,可降低接地導線或電源導線在至少部分的二個相鄰導電孔區域附近的電流密度,接地導線或電源導線的電平可一致地維持在特定電位,以維持電路板電源及訊號的完整性。
以上所述僅為舉例性,而非為限制性者。任何未脫離本新型之精神與範疇,而對其進行之等效修改或變更,均應包含於後附之申請專利範圍中。

Claims (6)

  1. 一種多層電路板,包括:一接地導線及一電源導線,設置於該多層電路板的表面或內層;以及複數個導電孔,設置於該接地導線或該電源導線中,並與該接地導線或該電源導線電性隔離,各導電孔分別導通該多層電路板的不同層的線路;其中,該接地導線或該電源導線在至少部分的二個相鄰導電孔之間具有橋接部。
  2. 如申請專利範圍第1項所述的多層電路板,其中該接地導線或該電源導線與該導電孔之間的電性隔離區域形成隔離焊盤。
  3. 如申請專利範圍第1項所述的多層電路板,其中該橋接部圍繞該導電孔。
  4. 如申請專利範圍第1項所述的多層電路板,其中各導電孔導通該多層電路板位於不同層的一信號層、一接地層、或一電源層。
  5. 如申請專利範圍第1項所述的多層電路板,其中該導電孔為導電通孔、或導電盲孔。
  6. 如申請專利範圍第1項所述的多層電路板,其中該橋接部的寬度大於等於3密爾(mil)。
TW107202697U 2018-02-27 2018-02-27 多層電路板 TWM563129U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW107202697U TWM563129U (zh) 2018-02-27 2018-02-27 多層電路板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107202697U TWM563129U (zh) 2018-02-27 2018-02-27 多層電路板

Publications (1)

Publication Number Publication Date
TWM563129U true TWM563129U (zh) 2018-07-01

Family

ID=63640944

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107202697U TWM563129U (zh) 2018-02-27 2018-02-27 多層電路板

Country Status (1)

Country Link
TW (1) TWM563129U (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI705742B (zh) * 2019-07-25 2020-09-21 緯創資通股份有限公司 電路板結構及其佈局結構
TWI738520B (zh) * 2020-09-22 2021-09-01 神雲科技股份有限公司 多層印刷電路板之地過孔的設計方法及多層印刷電路板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI705742B (zh) * 2019-07-25 2020-09-21 緯創資通股份有限公司 電路板結構及其佈局結構
TWI738520B (zh) * 2020-09-22 2021-09-01 神雲科技股份有限公司 多層印刷電路板之地過孔的設計方法及多層印刷電路板

Similar Documents

Publication Publication Date Title
US9326370B2 (en) Printed circuit board
JP6422395B2 (ja) 回路基板
JP2008527724A (ja) 差動信号対のために改良されたシグナルインテグリティを備えるプリント回路板等
KR20140087742A (ko) 다층기판
KR102447839B1 (ko) 회로 기판 및 이를 포함하는 전자 기기
TWI587469B (zh) 配線基板
TWI572256B (zh) 線路板及電子總成
JP2010050298A (ja) プリント回路板
TWM563129U (zh) 多層電路板
JP2000269211A (ja) 半導体装置
TW202031106A (zh) 多層印刷基板
US8198549B2 (en) Multi-layer printed wiring board
JP2007129197A (ja) 共通結合領域を持つ埋め込みキャパシタデバイス
US9226386B2 (en) Printed circuit board with reduced emission of electro-magnetic radiation
US20070069325A1 (en) Multilayer substrate for digital tuner and multilayer substrate
US10383298B2 (en) Apparatus and methods for via connection with reduced via currents
JP2014038972A (ja) 配線基板
TWI444115B (zh) 印刷電路板和晶片系統
TWI656814B (zh) 電路板線路配置方法及電路板線路結構
TWI586231B (zh) 電源及訊號延伸器及電路板
TWI712358B (zh) 電路板裝置
JP7485517B2 (ja) 回路基板装置
CN113015314B (zh) 电路板装置
CN114786328B (zh) 多层印制电路板
US20230082556A1 (en) Design technique of wiring to be provided on wiring circuit board to be mounted in electronic apparatus