CN109698185A - 集成电路的配电网络 - Google Patents

集成电路的配电网络 Download PDF

Info

Publication number
CN109698185A
CN109698185A CN201810010804.8A CN201810010804A CN109698185A CN 109698185 A CN109698185 A CN 109698185A CN 201810010804 A CN201810010804 A CN 201810010804A CN 109698185 A CN109698185 A CN 109698185A
Authority
CN
China
Prior art keywords
distribution
path
integrated circuit
trunk path
distribution branch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810010804.8A
Other languages
English (en)
Other versions
CN109698185B (zh
Inventor
杨奕晔
陈望矜
骆柏丞
林尚儒
林仁兴
陈进承
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Faraday Technology Corp
Original Assignee
Faraday Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Faraday Technology Corp filed Critical Faraday Technology Corp
Publication of CN109698185A publication Critical patent/CN109698185A/zh
Application granted granted Critical
Publication of CN109698185B publication Critical patent/CN109698185B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05012—Shape in top view
    • H01L2224/05013—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0616—Random array, i.e. array with no symmetry
    • H01L2224/06164—Random array, i.e. array with no symmetry covering only portions of the surface to be connected
    • H01L2224/06165—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开一种集成电路的配电网络。该配电网络用以供电给集成电路中的多个元件。此配电网络包括一个配电主干路径、多个第一配电支干路径以及多个第二配电支干路径。配电主干路径用以传输电力。配电主干路径的长轴方向为第一方向。第一配电支干路径与第二配电支干路径电连接至配电主干路径。第一配电支干路径的长轴方向为不同于第一方向的第二方向。第二配电支干路径的长轴方向为不同于第一方向与第二方向的第三方向。

Description

集成电路的配电网络
技术领域
本发明涉及一种集成电路，且特别是涉及一种集成电路的配电网络的布局结构。
背景技术
集成电路的配电网络可以传输电力，以便供电给集成电路中的多个元件。因为布局结构的关系，现有的配电网络需要两个金属层来分别传输电力电压与接地电压。举例来说，假设俯视集成电路，现有的配电网络具有沿水平方向延伸的多条导线(以下称水平导线)与沿垂直方向延伸的多条导线(以下称垂直导线)，其中相互平行的这些水平导线被配置在一个金属层，而相互平行的这些垂直导线被配置在另一个金属层。这些水平导线与这些垂直导线可以传输电力电压与接地电压。因此，集成电路中的所有元件可以从这些水平导线与这些垂直导线得到电力供给。然而，现有的配电网络需要两个金属层以达成水平与垂直方向的均匀分布，而两个金属层意味着成本的增加。再者，配电网络的导线一般具有电阻特性，而导线的电阻特性与布局结构将会影响配电网络的电压均匀性。
发明内容
本发明的目的在于提供一种集成电路的配电网络，以改善配电网络的电压均匀性。
本发明的一种集成电路的配电网络，用以供电给集成电路中的多个元件。此配电网络包括一个第一配电主干路径、多个第一配电支干路径以及多个第二配电支干路径。第一配电主干路径配置于集成电路上。第一配电主干路径用以传输第一电力。第一配电主干路径的长轴方向为第一方向。第一配电支干路径配置于集成电路上，以及电连接至第一配电主干路径。第一配电支干路径的长轴方向为不同于第一方向的第二方向。第二配电支干路径配置于集成电路上，以及电连接至第一配电主干路径。第二配电支干路径的长轴方向为不同于第一方向与第二方向的第三方向。
在本发明的一实施例中，上述的第一配电主干路径、第一配电支干路径以及第二配电支干路径被配置于集成电路的相同金属层中。
在本发明的一实施例中，上述的配电网络还包括电源焊垫。电源焊垫配置于集成电路上。电源焊垫电连接至该第一配电主干路径的一端，或是电连接至这些第一配电支干路径其中一者的一端，或是电连接至这些第二配电支干路径其中一者的一端。
在本发明的一实施例中，上述的配电网络还包括第一配电导线。第一配电导线配置于集成电路上。第一配电导线配置于这些第一配电支干路径之间，或是配置于这些第二配电支干路径之间。第一配电导线用以传输不同于该第一电力的第二电力。
在本发明的一实施例中，上述的配电网络还包括第二配电导线以及电源焊垫。第二配电导线配置于集成电路上，以及配置于集成电路周边。第二配电导线电连接至第一配电导线。电源焊垫配置于集成电路上。电源焊垫电连接至第二配电导线。
在本发明的一实施例中，上述的第一配电主干路径、第一配电支干路径、第二配电支干路径、第一配电导线以及第二配电导线被配置于集成电路的相同金属层中。
在本发明的一实施例中，上述的第一配电主干路径被配置在集成电路的对角线上。
在本发明的一实施例中，这些第一配电支干路径的任一者的一部分与这些第二配电支干路径的任一者的一部分相互电连接而形成网格结构，而此网格结构作为上述的第一配电主干路径。
在本发明的一实施例中，上述的配电网络还包括一个第二配电主干路径、多个第三配电支干路径以及多个第四配电支干路径。第二配电主干路径配置于集成电路上。第二配电主干路径的长轴方向为不同于第一方向、第二方向与第三方向的第四方向。第三配电支干路径配置于集成电路上。第三配电支干路径电连接至第二配电主干路径。第三配电支干路径的长轴方向为第二方向。第四配电支干路径配置于集成电路上。第四配电支干路径电连接至第二配电主干路径。第四配电支干路径的长轴方向为第三方向。
在本发明的一实施例中，上述的第一配电主干路径、些第一配电支干路径、第二配电支干路径、第二配电主干路径、第三配电支干路径以及第四配电支干路径被配置于集成电路的相同金属层中。
在本发明的一实施例中，上述的第一配电主干路径与第二配电主干路径相互电连接。
在本发明的一实施例中，这些第三配电支干路径的任一者的一部分与这些第四配电支干路径的任一者的一部分相互电连接而形成网格结构，而此网格结构作为上述的第二配电主干路径。
基于上述，本发明实施例所述配电网络包含第一方向的配电主干路径、第二方向的第一配电支干路径以及第三方向的第二配电支干路径。不论电力从哪一个配电支干路径馈入，配电主干路径可以将电力传送给其他配电支干路径，以改善配电网络的电压均匀性。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附的附图作详细说明如下。
附图说明
图1为本发明一实施例所绘示的一种集成电路的配电网络的布局结构的俯视示意图；
图2为本发明另一实施例所绘示的一种集成电路的配电网络的布局结构的俯视示意图；
图3为本发明又一实施例所绘示的一种集成电路的配电网络的布局结构的俯视示意图；
图4为本发明又一实施例所绘示的一种集成电路的配电网络的布局结构的俯视示意图；
图5为本发明又一实施例所绘示的一种集成电路的配电网络的布局结构的俯视示意图；
图6为本发明再一实施例所绘示的一种集成电路的配电网络的布局结构的俯视示意图。
符号说明
10、20、30、40、50、60：集成电路
100、200、300、400、500、600：配电网络
110、210、310、410、510、610：第一配电主干路径
120、220、320、420、520、620：第一配电支干路径
130、230、330、430、530、630：第二配电支干路径
140、240、340、440、540、640：电源焊垫
150、250、350、450、550、650：第一配电导线
160、260、360、460、560、660：第二配电导线
170、270、370、470、570、670：电源焊垫
380、480、580、680：第二配电主干路径
391、491、591、691：第三配电支干路径
392、492、592、692：第四配电支干路径
693：第三配电主干路径
694：第五配电支干路径
695：第六配电支干路径
696：第四配电主干路径
697：第七配电支干路径
698：第八配电支干路径
X：水平方向
Y：垂直方向
具体实施方式
在本案说明书全文(包括权利要求)中所使用的「耦接(或连接)」一词可指任何直接或间接的连接手段。举例而言，若文中描述第一装置耦接(或连接)于第二装置，则应该被解释成该第一装置可以直接连接于该第二装置，或者该第一装置可以通过其他装置或某种连接手段而间接地连接至该第二装置。另外，凡可能之处，在附图及实施方式中使用相同标号的元件/构件/步骤代表相同或类似部分。不同实施例中使用相同标号或使用相同用语的元件/构件/步骤可以相互参照相关说明。
图1是依照本发明一实施例所绘示的一种集成电路10的配电网络100的布局结构的俯视示意图。集成电路10可以是一个芯片。配电网络100配置于集成电路10上。配电网络100用以供电给集成电路10中的多个元件(未绘示)。配电网络100包括一个第一配电主干路径110、多个第一配电支干路径120以及多个第二配电支干路径130。第一配电主干路径110、第一配电支干路径120以及第二配电支干路径130的材质可以是铝，铜或其他导电材料。第一配电主干路径110、第一配电支干路径120以及第二配电支干路径130的线宽可以依照设计需求来决定。举例来说，第一配电主干路径110、第一配电支干路径120以及/或是第二配电支干路径130的线宽可以是5～20μm。
第一配电主干路径110配置于集成电路10上，用以传输第一电力(例如系统电压VDD、接地电压GND或是其他电力电压)。依照设计需求，第一配电主干路径110可以是一条导线，或是由多条导线组合成第一配电主干路径110。在图1所示实施例中，第一配电主干路径110是一条金属导线。第一配电主干路径110的长轴方向为第一方向，而此第一方向可以依照设计需求来决定。举例来说，在图1所示实施例中，第一配电主干路径110被配置在集成电路10的对角线上。在其他实施例中，第一配电主干路径110可以被配置在集成电路10的其他位置，其中第一配电主干路径110的方向不同于第一配电支干路径120的方向，也不同于第二配电支干路径130的方向。
第一配电支干路径120配置于集成电路10上。第一配电支干路径120电连接至第一配电主干路径110。第一配电支干路径120的长轴方向为不同于所述第一方向的第二方向。在图1所示实施例中，第一配电支干路径120是金属导线。第一配电支干路径120的数量可以依照设计需求以及集成电路10的大小来决定。基于集成电路10的俯视视角(如图1所示)，这些第一配电支干路径120都以水平方向X配置于集成电路10上，因此这些第一配电支干路径120相互平行。这些第一配电支干路径120的每一个可以传输第一电力给第一配电主干路径110，以及/或是将来自于第一配电主干路径110的第一电力传输给集成电路10中的多个元件(未绘示)。
第二配电支干路径130配置于集成电路10上。第二配电支干路径130电连接至第一配电主干路径110。第二配电支干路径130的长轴方向为不同于所述第一方向与所述第二方向的第三方向。在图1所示实施例中，第二配电支干路径130是金属导线。第二配电支干路径130的数量可以依照设计需求以及集成电路10的大小来决定。基于集成电路10的俯视视角(如图1所示)，这些第二配电支干路径130都以垂直方向Y配置于集成电路10上，因此这些第二配电支干路径130相互平行。这些第二配电支干路径130的每一个可以传输第一电力给第一配电主干路径110，以及/或是将来自于第一配电主干路径110的第一电力传输给集成电路10中的多个元件(未绘示)。在图1所示实施例中，所述第一配电主干路径110、这些第一配电支干路径120以及这些第二配电支干路径130可以被配置于集成电路10的一个相同金属层中。
图1所示集成电路10的配电网络100还包括电源焊垫140。电源焊垫140配置于集成电路10上。电源焊垫140电连接至这些第一配电支干路径120其中一者的一端，或是电连接至这些第二配电支干路径130其中一者的一端。依照设计需求，在其他实施例中，电源焊垫140可以电连接至第一配电主干路径110的一端。在图1所示实施例中，电源焊垫140电连接至第二配电支干路径130的一端。电源焊垫140可以将外部电源供应电路(未绘示)所提供的第一电力经由配电支干路径传输给第一配电主干路径110。电源焊垫140的数量可以依照设计需求以及集成电路10的大小来决定。基于图1所示布局结构，不论布局设计者将电源焊垫140配置于集成电路10的周围的任何位置，电源焊垫140可以很方便地电连接至第一配电主干路径110、第一配电支干路径120以及/或是第二配电支干路径130。
基于第一配电主干路径110、第一配电支干路径120以及第二配电支干路径130的布局，图1所示集成电路10的配电网络100还可以配置一或多条第一配电导线150以及一或多条第二配电导线160。第一配电导线150与第二配电导线160配置于集成电路10上。第一配电导线150配置于这些第一配电支干路径120之间，以及/或是配置于这些第二配电支干路径130之间。第一配电导线150用以传输不同于所述第一电力的第二电力(例如系统电压VDD、接地电压GND或是其他电力电压)。第二配电导线160配置于集成电路10的周边，如图1所示。第二配电导线160电连接至第一配电导线150。第一配电导线150与第二配电导线160不电性接触于第一配电主干路径110、第一配电支干路径120以及第二配电支干路径130。在图1所示实施例中，第一配电主干路径110、第一配电支干路径120、第二配电支干路径130、第一配电导线150以及第二配电导线160被配置于集成电路10的一个相同金属层中。
电源焊垫170配置于集成电路10上。电源焊垫170电连接至第二配电导线160。电源焊垫170可以将外部电源供应电路(未绘示)所提供的第二电力经由第二配电导线160传输给第一配电导线150。依照设计需求，在一些实施例中，电源焊垫140被用来传输系统电压VDD(第一电力)，而电源焊垫170被用来传输接地电压GND(第二电力)。在另一些实施例中，电源焊垫140被用来传输接地电压GND(第一电力)，而电源焊垫170被用来传输系统电压VDD(第二电力)。
图2是依照本发明另一实施例所绘示的一种集成电路20的配电网络200的布局结构的俯视示意图。集成电路20可以是一个芯片。配电网络200配置于集成电路20上。配电网络200用以供电给集成电路20中的多个元件(未绘示)。配电网络200包括一个第一配电主干路径210、多个第一配电支干路径220、多个第二配电支干路径230、一个电源焊垫240、多个第一配电导线250、多个第二配电导线260以及多个电源焊垫270。基于集成电路20的俯视视角(如图2所示)，这些第一配电支干路径220都以水平方向X配置于集成电路20上，而这些第二配电支干路径230都以垂直方向Y配置于集成电路20上。图2所示第一配电主干路径210、第一配电支干路径220、第二配电支干路径230、电源焊垫240、第一配电导线250、第二配电导线260以及电源焊垫270可以参照图1所示第一配电主干路径110、第一配电支干路径120、第二配电支干路径130、电源焊垫140、第一配电导线150、第二配电导线160以及电源焊垫170的相关说明来类推，故不再赘述。
在图2所示实施例中，第一配电主干路径210可以是网格结构。第一配电支干路径220的任一者的一部分与第二配电支干路径230的任一者的一部分相互电连接而形成一个网格结构，如图2所示。此网格结构可以作为第一配电主干路径210。在图2所示实施例中，第一配电主干路径210的长轴方向(第一方向)不同于第一配电支干路径220的长轴方向(第二方向)，也不同于第二配电支干路径230的长轴方向(第三方向)。举例来说，在图2所示实施例中，第一配电主干路径210被配置在集成电路20的对角线上。在其他实施例中，第一配电主干路径210可以被配置在集成电路20的其他位置。
图3是依照本发明又一实施例所绘示的一种集成电路30的配电网络300的布局结构的俯视示意图。集成电路30可以是一个芯片。配电网络300配置于集成电路30上。配电网络300用以供电给集成电路30中的多个元件(未绘示)。配电网络300包括一个第一配电主干路径310、多个第一配电支干路径320、多个第二配电支干路径330、多个电源焊垫340、多个第一配电导线350、多个第二配电导线360以及多个电源焊垫370。基于集成电路30的俯视视角(如图3所示)，这些第一配电支干路径320都以水平方向X配置于集成电路30上，而这些第二配电支干路径330都以垂直方向Y配置于集成电路30上。图3所示第一配电主干路径310、第一配电支干路径320、第二配电支干路径330、电源焊垫340、第一配电导线350、第二配电导线360以及电源焊垫370可以参照图2所示第一配电主干路径210、第一配电支干路径220、第二配电支干路径230、电源焊垫240、第一配电导线250、第二配电导线260以及电源焊垫270的相关说明来类推，故不再赘述。
在图3实施例中，集成电路30的配电网络300还包括一个第二配电主干路径380、多个第三配电支干路径391以及多个第四配电支干路径392。第二配电主干路径380、第三配电支干路径391以及第四配电支干路径392配置于集成电路30上。第一配电主干路径310与第二配电主干路径380相互电连接。在图3所示实施例中，第二配电主干路径380可以是网格结构。第二配电主干路径380的长轴方向(第四方向)不同于第一配电主干路径310的长轴方向(第一方向)、第一配电支干路径320的长轴方向(第二方向)与第二配电支干路径330的长轴方向(第三方向)。举例来说，在图3所示实施例中，第一配电主干路径310被配置在集成电路30的对角线上，而第二配电主干路径380被配置在集成电路30的另一对角线上。在其他实施例中，第一配电主干路径310与/或第二配电主干路径380可以被配置在集成电路30的其他位置。
第三配电支干路径391与第四配电支干路径392电连接至第二配电主干路径380。这些第三配电支干路径391的长轴方向为第二方向，而这些第四配电支干路径392的长轴方向为第三方向。基于集成电路30的俯视视角(如图3所示)，这些第三配电支干路径391都以水平方向X配置于集成电路30上，而这些第四配电支干路径392都以垂直方向Y配置于集成电路30上。这些第三配电支干路径391的任一者的一部分与这些第四配电支干路径392的任一者的一部分相互电连接而形成一个网格结构，如图3所示。此网格结构可以作为第二配电主干路径380。在图3所示实施例中，第一配电主干路径310、第一配电支干路径320、第二配电支干路径330、第二配电主干路径380、第三配电支干路径391以及第四配电支干路径392被配置于集成电路30的一个相同金属层中。第三配电支干路径391与第四配电支干路径392的材质可以是铝，铜或其他导电材料。第三配电支干路径391与第四配电支干路径392的线宽可以依照设计需求来决定。举例来说，第三配电支干路径391以及/或是第四配电支干路径392的线宽可以是5～20μm。
图4是依照本发明又一实施例所绘示的一种集成电路40的配电网络400的布局结构的俯视示意图。集成电路30可以是一个芯片。配电网络400配置于集成电路40上。配电网络400用以供电给集成电路40中的多个元件(未绘示)。配电网络400包括一个第一配电主干路径410、多个第一配电支干路径420、多个第二配电支干路径430、多个电源焊垫440、多个第一配电导线450、多个第二配电导线460、多个电源焊垫470、一个第二配电主干路径480、多个第三配电支干路径491以及多个第四配电支干路径492。基于集成电路40的俯视视角(如图4所示)，这些第一配电支干路径420与这些第三配电支干路径491都以水平方向X配置于集成电路40上，而这些第二配电支干路径430与这些第四配电支干路径492都以垂直方向Y配置于集成电路40上。图4所示第一配电主干路径410、第一配电支干路径420、第二配电支干路径430、电源焊垫440、第一配电导线450、第二配电导线460、电源焊垫470、第二配电主干路径480、第三配电支干路径491以及第四配电支干路径492可以参照图3所示第一配电主干路径310、第一配电支干路径320、第二配电支干路径330、电源焊垫340、第一配电导线350、第二配电导线360、电源焊垫370、第二配电主干路径380、第三配电支干路径391以及第四配电支干路径392的相关说明来类推，故不再赘述。
图5是依照本发明又一实施例所绘示的一种集成电路50的配电网络500的布局结构的俯视示意图。集成电路50可以是一个芯片。配电网络500配置于集成电路50上。配电网络500用以供电给集成电路50中的多个元件(未绘示)。配电网络500包括一个第一配电主干路径510、多个第一配电支干路径520、多个第二配电支干路径530、多个电源焊垫540、多个第一配电导线550、多个第二配电导线560、多个电源焊垫570、一个第二配电主干路径580、多个第三配电支干路径591以及多个第四配电支干路径592。基于集成电路50的俯视视角(如图5所示)，这些第一配电支干路径520与这些第三配电支干路径591都以水平方向X配置于集成电路50上，而这些第二配电支干路径530与这些第四配电支干路径592都以垂直方向Y配置于集成电路50上。图5所示第一配电主干路径510、第一配电支干路径520、第二配电支干路径530、电源焊垫540、第一配电导线550、第二配电导线560以及电源焊垫570可以参照图1所示第一配电主干路径110、第一配电支干路径120、第二配电支干路径130、电源焊垫140、第一配电导线150、第二配电导线160以及电源焊垫170的相关说明来类推，故不再赘述。
在图5实施例中，集成电路50的配电网络500还包括一个第二配电主干路径580、多个第三配电支干路径591以及多个第四配电支干路径592。第二配电主干路径580、第三配电支干路径591以及第四配电支干路径592配置于集成电路50上。第一配电主干路径510与第二配电主干路径580相互电连接。在图5所示实施例中，第二配电主干路径580可以是一条导线。第二配电主干路径580的长轴方向(第四方向)不同于第一配电主干路径510的长轴方向(第一方向)、第一配电支干路径520的长轴方向(第二方向)与第二配电支干路径530的长轴方向(第三方向)。举例来说，在图5所示实施例中，第一配电主干路径510被配置在集成电路50的对角线上，而第二配电主干路径580被配置在集成电路50的另一对角线上。在其他实施例中，第一配电主干路径510与/或第二配电主干路径580可以被配置在集成电路50的其他位置。
第三配电支干路径591与第四配电支干路径592电连接至第二配电主干路径580。这些第三配电支干路径591的长轴方向为第二方向，而这些第四配电支干路径592的长轴方向为第三方向。基于集成电路50的俯视视角(如图5所示)，这些第三配电支干路径591都以水平方向X配置于集成电路50上，而这些第四配电支干路径592都以垂直方向Y配置于集成电路50上。在图5所示实施例中，第一配电主干路径510、第一配电支干路径520、第二配电支干路径530、第二配电主干路径580、第三配电支干路径591以及第四配电支干路径592被配置于集成电路50的一个相同金属层中。第二配电主干路径580、第三配电支干路径591与第四配电支干路径592的材质可以是铝，铜或其他导电材料。第二配电主干路径580、第三配电支干路径591与第四配电支干路径592的线宽可以依照设计需求来决定。举例来说，第二配电主干路径580、第三配电支干路径591与/或第四配电支干路径592的线宽可以是5～20μm。
图6是依照本发明再一实施例所绘示的一种集成电路60的配电网络600的布局结构的俯视示意图。集成电路60可以是一个芯片。配电网络600配置于集成电路60上。配电网络600用以供电给集成电路60中的多个元件(未绘示)。配电网络600包括一个第一配电主干路径610、多个第一配电支干路径620、多个第二配电支干路径630、多个电源焊垫640、多个第一配电导线650、多个第二配电导线660、多个电源焊垫670、一个第二配电主干路径680、多个第三配电支干路径691以及多个第四配电支干路径692。基于集成电路60的俯视视角(如图5所示)，这些第一配电支干路径620与这些第三配电支干路径691都以水平方向X配置于集成电路60上，而这些第二配电支干路径630与这些第四配电支干路径692都以垂直方向Y配置于集成电路60上。
图6所示第一配电主干路径610、第一配电支干路径620、第二配电支干路径630、电源焊垫640、第一配电导线650、第二配电导线660、电源焊垫670、第二配电主干路径680、第三配电支干路径691以及第四配电支干路径692可以参照图5所示第一配电主干路径510、第一配电支干路径520、第二配电支干路径530、电源焊垫540、第一配电导线550、第二配电导线560、电源焊垫570、第二配电主干路径580、第三配电支干路径591以及第四配电支干路径592的相关说明来类推，故不再赘述。于图6所示实施例中，第一配电主干路径610没有电连接第二配电主干路径680。
在图6实施例中，集成电路60的配电网络600还包括一个第三配电主干路径693、多个第五配电支干路径694、多个第六配电支干路径695、一个第四配电主干路径696、多个第七配电支干路径697以及多个第八配电支干路径698。第三配电主干路径693、第五配电支干路径694、第六配电支干路径695、第四配电主干路径696、第七配电支干路径697以及第八配电支干路径698配置于集成电路60上。第一配电主干路径610、第二配电主干路径680、第三配电主干路径693与第四配电主干路径696相互不电连接。在图6所示实施例中，第三配电主干路径693与第四配电主干路径696可以是导线。第三配电主干路径693的长轴方向相同于第一配电主干路径610的长轴方向(第一方向)，第四配电主干路径696的长轴方向相同于第二配电主干路径680的长轴方向(第四方向)。举例来说，在图6所示实施例中，第一配电主干路径610与第三配电主干路径693被配置在集成电路60的对角线上，而第二配电主干路径680与第四配电主干路径696被配置在集成电路60的另一对角线上。在其他实施例中，第一配电主干路径610、第二配电主干路径680、第三配电主干路径693与/或第四配电主干路径696可以被配置在集成电路60的其他位置。
第五配电支干路径694与第六配电支干路径695电连接至第三配电主干路径693。第七配电支干路径697与第八配电支干路径698电连接至第四配电主干路径696。这些第五配电支干路径694与这些第七配电支干路径697的长轴方向为第二方向，而这些第六配电支干路径695与这些第八配电支干路径698的长轴方向为第三方向。基于集成电路60的俯视视角(如图6所示)，这些第五配电支干路径694与这些第七配电支干路径697都以水平方向X配置于集成电路60上，而这些第六配电支干路径695与这些第八配电支干路径698都以垂直方向Y配置于集成电路60上。在图6所示实施例中，第一配电主干路径610、第一配电支干路径620、第二配电支干路径630、第二配电主干路径680、第三配电支干路径691、第四配电支干路径692、第三配电主干路径693、第五配电支干路径694、第六配电支干路径695、第四配电主干路径696、第七配电支干路径697以及第八配电支干路径698被配置于集成电路60的一个相同金属层中。
综上所述，本发明实施例所述配电网络包含第一方向的第一配电主干路径、第二方向的第一配电支干路径以及第三方向的第二配电支干路径。不论电力从哪一个配电支干路径馈入，第一配电主干路径可以将电力传送给其他配电支干路径，以改善配电网络的电压均匀性。
虽然结合以上实施例公开了本发明，然而其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，可作些许的更动与润饰，故本发明的保护范围应当以附上的权利要求所界定的为准。

Claims (14)

1.一种集成电路的配电网络，用以供电给该集成电路中的多个元件，其特征在于，该配电网络包括：
第一配电主干路径，配置于该集成电路上，用以传输第一电力，其中该第一配电主干路径的长轴方向为第一方向；
多个第一配电支干路径，配置于该集成电路上，以及电连接至该第一配电主干路径，其中该些第一配电支干路径的长轴方向为不同于该第一方向的第二方向；以及
多个第二配电支干路径，配置于该集成电路上，以及电连接至该第一配电主干路径，其中该些第二配电支干路径的长轴方向为不同于该第一方向与该第二方向的第三方向。
2.如权利要求1所述的配电网络，其特征在于，该第一配电主干路径、该些第一配电支干路径以及该些第二配电支干路径被配置于该集成电路的相同金属层中。
3.如权利要求1所述的配电网络，其特征在于，该配电网络还包括：
电源焊垫，配置于该集成电路上，其中该电源焊垫电连接至该第一配电主干路径的一端，或是电连接至该些第一配电支干路径其中一个的一端，或是电连接至该些第二配电支干路径其中一个的一端。
4.如权利要求1所述的配电网络，其特征在于，该配电网络还包括：
第一配电导线，配置于该集成电路上，以及配置于该些第一配电支干路径之间或是该些第二配电支干路径之间，用以传输不同于该第一电力的第二电力。
5.如权利要求4所述的配电网络，其特征在于，该配电网络还包括：
第二配电导线，配置于该集成电路上，以及配置于该集成电路周边，其中该第二配电导线电连接至该第一配电导线；以及
电源焊垫，配置于该集成电路上，其中该电源焊垫电连接至该第二配电导线。
6.如权利要求5所述的配电网络，其特征在于，该第一配电主干路径、该些第一配电支干路径、该些第二配电支干路径、该第一配电导线以及该第二配电导线被配置于该集成电路的相同金属层中。
7.如权利要求1所述的配电网络，其特征在于，该第一配电主干路径被配置在该集成电路的对角线上。
8.如权利要求1所述的配电网络，其中该些第一配电支干路径的任一个的一部分与该些第二配电支干路径的任一个的一部分相互电连接而形成网格结构，而该网格结构作为该第一配电主干路径。
9.如权利要求1所述的配电网络，其特征在于，该配电网络还包括：
第二配电主干路径，配置于该集成电路上，其中该第二配电主干路径的长轴方向为不同于该第一方向、该第二方向与该第三方向的第四方向；
多个第三配电支干路径，配置于该集成电路上，以及电连接至该第二配电主干路径，其中该些第三配电支干路径的长轴方向为该第二方向；以及
多个第四配电支干路径，配置于该集成电路上，以及电连接至该第二配电主干路径，其中该些第四配电支干路径的长轴方向为该第三方向。
10.如权利要求9所述的配电网络，其特征在于，该第一配电主干路径、该些第一配电支干路径、该些第二配电支干路径、该第二配电主干路径、该些第三配电支干路径以及该些第四配电支干路径被配置于该集成电路的相同金属层中。
11.如权利要求9所述的配电网络，其特征在于，该第一配电主干路径与该第二配电主干路径相互电连接。
12.如权利要求9所述的配电网络，其特征在于，该些第三配电支干路径的任一个的一部分与该些第四配电支干路径的任一个的一部分相互电连接而形成网格结构，而该网格结构作为该第二配电主干路径。
13.如权利要求9所述的配电网络，其特征在于，该配电网络还包括：
第三配电主干路径，配置于该集成电路上，其中该第三配电主干路径的长轴方向为该第一方向；
多个第五配电支干路径，配置于该集成电路上，以及电连接至该第三配电主干路径，其中该些第五配电支干路径的长轴方向为该第二方向；
多个第六配电支干路径，配置于该集成电路上，以及电连接至该第三配电主干路径，其中该些第六配电支干路径的长轴方向为该第三方向；
第四配电主干路径，配置于该集成电路上，其中该第四配电主干路径的长轴方向为该第四方向；
多个第七配电支干路径，配置于该集成电路上，以及电连接至该第四配电主干路径，其中该些第七配电支干路径的长轴方向为该第二方向；以及
多个第八配电支干路径，配置于该集成电路上，以及电连接至该第四配电主干路径，其中该些第八配电支干路径的长轴方向为该第三方向。
14.如权利要求13所述的配电网络，其特征在于，该第一配电主干路径、该第二配电主干路径、该第三配电主干路径与该第四配电主干路径相互不电连接。
CN201810010804.8A 2017-10-20 2018-01-05 集成电路的配电网络 Active CN109698185B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW106136253 2017-10-20
TW106136253A TWI636542B (zh) 2017-10-20 2017-10-20 積體電路的配電網路

Publications (2)

Publication Number Publication Date
CN109698185A true CN109698185A (zh) 2019-04-30
CN109698185B CN109698185B (zh) 2020-09-01

Family

ID=64453075

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810010804.8A Active CN109698185B (zh) 2017-10-20 2018-01-05 集成电路的配电网络

Country Status (3)

Country Link
US (1) US10490502B2 (zh)
CN (1) CN109698185B (zh)
TW (1) TWI636542B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10886224B2 (en) 2019-05-22 2021-01-05 Samsung Electronics Co., Ltd. Power distribution network using buried power rail
US11113443B1 (en) * 2020-06-12 2021-09-07 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit with thicker metal lines on lower metallization layer

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6306745B1 (en) * 2000-09-21 2001-10-23 Taiwan Semiconductor Manufacturing Company Chip-area-efficient pattern and method of hierarchal power routing
JP2002043762A (ja) * 2000-07-27 2002-02-08 Kyocera Corp 多層配線基板
EP1231638A1 (de) * 2001-02-10 2002-08-14 TOSHIBA Electronics Europe GmbH Stromversorgungsleiter-Struktur in einer integrierten Halbleiterschaltung
CN101159264A (zh) * 2006-10-03 2008-04-09 松下电器产业株式会社 半导体集成电路
CN102280446A (zh) * 2010-06-09 2011-12-14 Lsi公司 电源网格的最优化
CN102956634A (zh) * 2011-08-09 2013-03-06 联发科技股份有限公司 集成电路芯片
US20170026036A1 (en) * 2015-07-22 2017-01-26 Fujitsu Limited Semiconductor device and method for controlling semiconductor device

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6653726B1 (en) * 2001-09-07 2003-11-25 Lsi Logic Corporation Power redistribution bus for a wire bonded integrated circuit
US6657870B1 (en) * 2001-10-01 2003-12-02 Lsi Logic Corporation Die power distribution system
US6998719B2 (en) * 2003-07-30 2006-02-14 Telairity Semiconductor, Inc. Power grid layout techniques on integrated circuits
JP4539916B2 (ja) * 2005-01-19 2010-09-08 ルネサスエレクトロニクス株式会社 半導体集積回路、半導体集積回路の設計方法、及び半導体集積回路の設計用プログラム
KR100667597B1 (ko) * 2005-02-07 2007-01-11 삼성전자주식회사 매크로 셀의 전원 라인 배치 구조 및 매크로 셀과 파워매시의 결합 구조
TWI307952B (en) * 2006-09-08 2009-03-21 Ali Corp Power supply layout for integrated circuit
US20080191348A1 (en) * 2007-02-14 2008-08-14 Infineon Technologies Ag System for distributing electrical power for a chip
US7863738B2 (en) * 2007-05-16 2011-01-04 Texas Instruments Incorporated Apparatus for connecting integrated circuit chip to power and ground circuits
TWI351098B (en) * 2007-05-30 2011-10-21 Realtek Semiconductor Corp Power layout of integrated circuits and designing method thereof
US8247906B2 (en) * 2009-07-06 2012-08-21 Taiwan Semiconductor Manufacturing Company, Ltd. Supplying power to integrated circuits using a grid matrix formed of through-silicon vias
EP3229270A1 (en) * 2016-04-06 2017-10-11 IMEC vzw Integrated circuit power distribution network

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002043762A (ja) * 2000-07-27 2002-02-08 Kyocera Corp 多層配線基板
US6306745B1 (en) * 2000-09-21 2001-10-23 Taiwan Semiconductor Manufacturing Company Chip-area-efficient pattern and method of hierarchal power routing
EP1231638A1 (de) * 2001-02-10 2002-08-14 TOSHIBA Electronics Europe GmbH Stromversorgungsleiter-Struktur in einer integrierten Halbleiterschaltung
CN101159264A (zh) * 2006-10-03 2008-04-09 松下电器产业株式会社 半导体集成电路
CN102280446A (zh) * 2010-06-09 2011-12-14 Lsi公司 电源网格的最优化
CN102956634A (zh) * 2011-08-09 2013-03-06 联发科技股份有限公司 集成电路芯片
US20170026036A1 (en) * 2015-07-22 2017-01-26 Fujitsu Limited Semiconductor device and method for controlling semiconductor device
US9691740B2 (en) * 2015-07-22 2017-06-27 Fujitsu Limited Stacked semiconductor device and method of controlling thereof

Also Published As

Publication number Publication date
US20190122986A1 (en) 2019-04-25
CN109698185B (zh) 2020-09-01
US10490502B2 (en) 2019-11-26
TWI636542B (zh) 2018-09-21
TW201917852A (zh) 2019-05-01

Similar Documents

Publication Publication Date Title
CN101188357A (zh) 用于建筑设备的过压抑制系统
CN104885577A (zh) 印刷电路板中的电流再分配
CN1316615C (zh) 一种集成电路和一种布放集成电路电气总线格栅的方法
CN109698185A (zh) 集成电路的配电网络
CN107426916B (zh) Pcb的结构及设计方法
JP2008021632A (ja) 等電位化接地システム及びその施工方法
CN104583665A (zh) 模块化led阵列网格和用于提供这样的模块化led阵列网格的方法
WO2016070441A1 (zh) 印刷电路板
CN104349572A (zh) 印刷电路板
CN105607361A (zh) 一种阵列基板、显示面板及显示装置
US10566596B2 (en) Battery unit and wiring unit for a battery unit
US9763333B2 (en) Shared resistor pad bypass
CN106847151A (zh) 一种集成电路及手机和显示器
CN106783775B (zh) 一种三维集成电路芯片及其电源布线方法
CN207219152U (zh) Pcb的结构
CN205248236U (zh) 芯片装置
CN106329247B (zh) 排线及连接器组合件
CN209562920U (zh) 一种易散热柔性电路板
CN102024539B (zh) 电阻结构
CN203800040U (zh) 一种熔丝测试结构及硅片
CN205124196U (zh) 电器元件安装结构
JP5811062B2 (ja) 電圧監視装置
CN206147051U (zh) 一种适用于多器件辐照评估试验的测试板
TWI335442B (en) A resistance load system
CN206022822U (zh) 一种汽车通讯电子精密连接器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant