KR100667597B1 - 매크로 셀의 전원 라인 배치 구조 및 매크로 셀과 파워매시의 결합 구조 - Google Patents

매크로 셀의 전원 라인 배치 구조 및 매크로 셀과 파워매시의 결합 구조 Download PDF

Info

Publication number
KR100667597B1
KR100667597B1 KR1020050011115A KR20050011115A KR100667597B1 KR 100667597 B1 KR100667597 B1 KR 100667597B1 KR 1020050011115 A KR1020050011115 A KR 1020050011115A KR 20050011115 A KR20050011115 A KR 20050011115A KR 100667597 B1 KR100667597 B1 KR 100667597B1
Authority
KR
South Korea
Prior art keywords
power
macro cell
line
mesh
vdd
Prior art date
Application number
KR1020050011115A
Other languages
English (en)
Other versions
KR20060090341A (ko
Inventor
이찬호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050011115A priority Critical patent/KR100667597B1/ko
Priority to US11/348,802 priority patent/US20060175637A1/en
Publication of KR20060090341A publication Critical patent/KR20060090341A/ko
Application granted granted Critical
Publication of KR100667597B1 publication Critical patent/KR100667597B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60N—SEATS SPECIALLY ADAPTED FOR VEHICLES; VEHICLE PASSENGER ACCOMMODATION NOT OTHERWISE PROVIDED FOR
    • B60N3/00—Arrangements or adaptations of other passenger fittings, not otherwise provided for
    • B60N3/10—Arrangements or adaptations of other passenger fittings, not otherwise provided for of receptacles for food or beverages, e.g. refrigerated
    • B60N3/102—Arrangements or adaptations of other passenger fittings, not otherwise provided for of receptacles for food or beverages, e.g. refrigerated storable or foldable in a non-use position
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

매크로 셀의 전원 라인 배치 구조 및 매크로 셀과 파워 매시의 결합 구조가 개시되어 있다. 매크로 셀의 전원 라인 배치 구조는, 매크로 셀 내에 존재하는 다수의 회로 소자들에 전원을 공급하기 위한 전원 라인을 형성하기 위하여, 다수의 전원 라인이 상기 매크로 셀의 평면상에서 대각선으로 배치되는 특징이 있다. 또한 매크로 셀과 파워 매시의 결합 구조는, 전원 공급을 위한 다수의 전원 라인이 평면상에 수직으로 배치되는 파워 매시; 및 내부에 다수의 회로 소자들을 구비하며, 상기 다수의 회로 소자들에 전원을 공급하기 위한 다수의 전원 라인이 평면상에 대각선으로 배치되는 매크로 셀을 포함하고, 상기 매크로 셀을 상기 파워 매시의 평면상에 겹쳐지도록 배치되었을 때, 상기 매크로 셀의 전원 라인과 상기 파워 매시의 전원 라인의 교차점에서 상기 두 전원 라인이 결합되어, 상기 매크로 셀의 전원 라인과 상기 파워 매시의 전원 라인이 전기적으로 연통된다. 따라서, 매크로 셀의 전원 라인과 파워 매시의 전원 라인의 결합 시에 매크로 셀의 전원 라인과 파워 매시의 전원 라인간의 교차점 형성이 용이하다.

Description

매크로 셀의 전원 라인 배치 구조 및 매크로 셀과 파워 매시의 결합 구조 {POWER LINE PLACEMENT STRUCTURE FOR MACRO CELL AND STRUCTURE FOR JOINING MACRO CELL TO POWER MESH}
도 1은 종래의 통상적인 매크로 셀이 가지는 전원 라인의 평면 배치 형상을 도시하는 배치도이다.
도 2는 통상적인 파워 매시가 가지는 전원 라인의 평면 배치 형상을 도시하는 배치도이다.
도 3은 도 1에 도시된 매크로 셀의 상부에 파워 매시를 배치하였을 경우의 전원 라인의 형상을 도시하는 배치도이다.
도 4는 도 1의 매크로 셀을 시계 반대 방향으로 90도 로테이션시켜 도 2의 파워 매시와 결합한 형상을 도시하고 있다.
도 5는 본 발명의 바람직한 제 1 실시예에 따른 매크로 셀의 전원 라인 배치 구조를 도시하는 배치도이다.
도 6은 도 5에 도시된 매크로 셀의 상부에 파워 매시를 배치시켰을 경우의 전원 라인 형상을 도시하는 배치도이다.
도 7은 도 5에 도시된 매크로 셀을 시계 반대 방향으로 90도 로테이션시킨 경우의 전원 라인 형상을 도시하는 배치도이다.
도 8은 본 발명의 바람직한 제 2 실시예에 따른 매크로 셀의 전원 라인 배치 구조를 도시하는 배치도이다.
도 9는 도 8에 도시된 매크로 셀의 상부에 파워 매시를 배치시켰을 경우의 전원 라인의 형상을 도시하는 배치도이다.
도 10은 도 8에 도시된 매크로 셀을 시계 방향으로 90도 로테이션시켜 상부에 파워 매시를 배치시켰을 경우의 전원 라인 형상을 도시하는 배치도이다.
<도면의 주요 부분에 대한 부호 설명>
100 : 매크로 셀
110 : 매크로 셀의 VDD 라인
120 : 매크로 셀의 VSS 라인
200 : 파워 매시
210 : 파워 매시의 VDD 라인
220 : 파워 매시의 VSS 라인
310 : VDD 교차점
320 : VSS 교차점
본 발명은 매크로 셀의 전원 공급을 위한 전원 라인의 배선을 개선시킬 수 있는 매크로 셀의 전원 라인 배치 구조 및 매크로 셀과 파워 매시의 결합 구조에 관한 것이다.
최근 들어, 디지털 기기 발전 및 대중화에 따라 시스템의 고집적화에 대한 요구가 증대됨에 따라, 다양한 회로들을 단일 집적회로 칩 내에 구현하는 시스템 온 칩(SoC : System on Chip) 형태의 설계가 반도체 집적회로 칩의 제조 시에 중요한 관건으로 자리잡고 있다.
통상, 이러한 반도체 집적회로 칩의 레이아웃은, 크게 칩 내부에 위치하는 내부 셀 영역(Internal Cell Area) 및 그 주변에 배치되는 입출력 셀 영역(IO Cell Area)으로 구분된다.
이때, 상기 내부 셀 영역에는 다수의 프리미티브 셀(Primitive Cell)들 및 다수의 매크로 셀(Macro Cell)들이 포함된다.
상기 프리미티브 셀은 인버터(Inverter), 버퍼(Buffer), 래치(Latch), 플립플롭(Flip-Flop) 및 각종 논리 게이트(NAND, OR, NOR 등) 등과 같이 반도체 집적회로 칩의 구현 시에 가장 작은 단위의 전기적 소자들을 의미하며, 상기 매크로 셀은 반도체 집적회로 칩의 구현 시에 사용되는 셀의 단위를 의미하는 것이다.
상기 매크로 셀은 프리미티브 셀을 내부적으로 포함할 수 있으며, 매크로 셀 자신이 하나의 셀 레이 아웃을 가진다. 이러한 매크로 셀의 대표적인 예로는, 각종 메모리(Memory)와, 위상 고정 루프(PLL : Phase Locked Loop), 아날로그/디지털 컨 버터(ADC : Analog to Digital Converter), 디지털/아날로그 컨버터(DAC : Digital to Analog Converter) 및 코덱(CODEC : Coder Decoder) 등이 있다.
이러한 매크로 셀 내의 각 회로 소자들에 전원을 일일이 인가하려면 복잡한 라인들이 형성되어야 하고 이는 곧 반도체 집적회로 칩 공정의 생산성 및 칩의 집적도를 떨어뜨리는 문제를 가져오기 때문에, 통상 매크로 셀의 전원 공급을 위해서는 정형화된 다수 개의 전원 공급 라인이 형성되어 있는 파워 매시(Power Mesh)를 사용하는 것이 효율적이다.
도 1은 종래의 통상적인 매크로 셀이 가지는 전원 라인의 평면 배치 형상을 도시하는 배치도이다.
도 1을 참조하면, 종래의 매크로 셀(10)에는 전원 공급을 위한 다수의 VDD 라인(12) 및 그 VDD 라인(12)으로부터 소정 거리 이격되어 평행하게 배치되는 다수의 VSS 라인(14)이 교대로 평행하게 수평 배치된다. 즉, VDD 라인(12) 및 VSS 라인(14)이 수평으로 교대로 배치되는 것이다.
그런데, 매크로 셀(10)은 공정에 따라 로테이션(Rotation)되어 배치되는 경우도 있기 때문에, 실지로는 VDD 라인(12) 및 VSS 라인(14)이 교대로 평행하게 수평 또는 수직 배치된다고 정의하는 것이 타당하다.
도 2는 통상적인 파워 매시가 가지는 전원 라인의 평면 배치 형상을 도시하는 배치도이다.
도 2를 참조하면, 파워 매시(20)는 전원 공급을 위한 다수의 VDD 라인(22) 및 그 VDD 라인(22)과 소정 거리 이격되어 평행하게 배치되는 다수의 VSS 라인(24) 이 교대로 평행하게 수직 배치된다. 이때, VDD 라인(22)에는 외부 전원으로부터 전원이 공급되고 이는 매크로 셀(10)의 VDD 라인(12)으로 공급되게 된다.
도 3은 도 1에 도시된 매크로 셀(10)이 도 2에 도시된 파워 매시(20)의 하부에 배치하였을 경우의 전원 라인의 형상을 도시하는 배치도이다.
도 3을 참조하면, 매크로 셀(10)의 VDD 라인(12) 및 VSS 라인(14)은 수평으로 상호 평행하게 배치되어 있고 파워 매시(20)의 VDD 라인(22) 및 VSS 라인(24)은 수직으로 배치되어 있으므로, 매크로 셀(10)의 전원 라인(12, 14)과 그 상부에 배치된 파워 매시(20)의 전원 라인(22, 24)이 평면상에서 상호 직교함을 알 수 있다.
따라서, 매크로 셀(10)의 VDD 라인(12)과 그 상부에 배치된 파워 매시(20)의 VDD 라인(22)간에 VDD 교차점(32)들이 형성되고, 매크로 셀(10)의 VSS 라인(14)과 파워 매시(20)의 VSS 라인(24)간에 VSS 교차점(34)들이 형성된다.
이때, 상기 교차점(32, 34)들에서는 상부층과 하부층을 연결할 수 있는 비아(Via)를 통한 스택(Stack) 형태의 연결이 이루어지며, 이로 인해서 파워 매시(20)의 전원 라인(22, 24)과 매크로 셀(10)의 전원 라인(12, 14)이 각각 전기적으로 연통되어 매크로 셀(10)로의 전원 공급이 가능해지게 된다.
따라서, 매크로 셀(10)에 전원을 공급하기 위한 별도의 배선이 필요 없어지므로 그 구조가 간결할 뿐만 아니라, 각종 회로의 배선을 위한 라우팅 공간이 확보되므로 양호한 전원 공급 구조가 형성된다.
그런데, 실지의 공정에서는 상기 도 3과 같이 매크로 셀(10)의 전원 라인(12, 14)과 파워 매시(20)의 전원 라인(22, 24)이 직교하게 배치되는 경우만 존재 하는 것이 아니라, 매크로 셀(10)이 로테이션 되어 배치되는 경우가 빈번히 발생한다.
도 4는 이러한 경우를 설명하기 위한 배치도로서, 도 1의 매크로 셀(10)을 시계 반대 방향으로 90도 로테이션시켜 도 2의 파워 매시(20)와 결합한 형상을 도시하고 있다.
도 4를 참조하면, 매크로 셀(10)이 시계 반대 방향으로 90도 로테이션되어 매크로 셀(10)의 VDD 라인(12) 및 VSS 라인(14)은 수직으로 상호 평행하게 배치되어 있고, 파워 매시(20)의 VDD 라인(22) 및 VSS 라인(24)도 수직으로 배치되어 있으므로, 매크로 셀(10)의 전원 라인(12, 14)과 그 상부에 배치된 파워 매시(20)의 전원 라인(22, 24)이 평면상에서 상호 평행하게 됨을 알 수 있다.
따라서, 매크로 셀(10)의 VDD 라인(12)과 파워 매시(20)의 VDD 라인(22)간에 교차점(32)이 형성되지 않는 경우 및 매크로 셀(10)의 VSS 라인(14)과 파워 매시(20)의 VSS 라인(24)간에 교차점(34)이 형성되지 않는 경우가 발생한다.
그러므로, 이 경우에는 교차점(32, 34)이 존재하지 않는 매크로 셀(10)의 전원 라인(12a, 14a)과 파워 매시(20)의 전원 라인(22a, 24a)들을 별도로 연결해주기 위한 연결 라인(36)이 필요하며, 이러한 연결 라인(36)들은 전원 이외의 다른 배선을 수행하기 위한 라우팅 공간의 손실을 가져온다.
뿐만 아니라, 매크로 셀(10)의 VDD 라인(12)과 파워 매시(20)의 VSS 라인(22)이 상호 겹쳐질 경우 또는 매크로 셀(10)의 VSS 라인(14)과 파워 매시(20)의 VDD 라인(24)이 상호 겹쳐질 경우에는 연결 자체가 불가능한 커넥션 패일(Connection Fail)이 발생하게 된다.
따라서, 이와 같은 문제들로 인하여 시스템 온 칩의 회로 설계 및 그 배치 시에 많은 제약들이 따른다.
최근에는, 두 개의 매크로 셀을 이용하여 전원 라인의 형태를 수평과 수직의 2가지 형태로 배치하는 구조가 제안되기도 하였으나, 이는 매크로 셀을 반드시 두 개로 제작하여야 한다는 점과 배치에 따라 다른 종류의 매크로 셀을 사용하여야 한다는 점 등 다수의 문제점들을 여전히 내포하고 있는 것이 사실이다.
본 발명은 이러한 문제점을 해결하기 위한 것으로, 파워 매시와의 결합 시에 전원 라인간의 교차점의 발생을 용이하게 함으로써, 배선을 간결하게 할 수 있는 매크로 셀의 전원 라인 배치 구조를 제공하는데 본 발명의 제 1 목적이 있다.
또한, 상기 매크로 셀의 전원 라인 배치 구조를 이용한 매크로 셀과 파워 매시의 결합 구조를 제공하는데 본 발명의 제 2 목적이 있다.
이러한 목적을 달성하기 위한 본 발명에 따른 매크로 셀의 전원 라인 배치 구조는, 매크로 셀 내에 존재하는 다수의 회로 소자들에 전원을 공급하기 위한 전원 라인을 형성하기 위하여, 다수의 전원 라인이 상기 매크로 셀의 평면상에서 대각선으로 배치되는 특징이 있다. 이때, 상기 전원 라인은 VDD 라인 및 VSS 라인이 교대로 배치된다. 또한, 전원 라인은 상호 평행하게 배치되며, 각 전원 라인간의 거리는 균등하다.
상기 매크로 셀의 평면은 사각형 형상이며, 전원 라인은 매크로 셀 평면의 어느 한 꼭지점에서 대각선 방향으로 대향된 꼭지점에 이르도록 중심 전원 라인이 형성되고, 다른 전원 라인들은 상기 중심 전원 라인의 양측에서 소정 간격 이격되어 평행하게 배치된다.
상기 전원 라인은 다수의 단차 부분을 가지는 계단 형상으로 형성될 수 있다. 각 단차 부분은 크기가 동일하다. 또한, 상기 단차 부분은 내각이 90도인 직교 형상을 갖는다.
한편, 본 발명의 제 2 목적을 달성하기 위한 매크로 셀과 파워 매시의 결합 구조는, 전원 공급을 위한 다수의 전원 라인이 평면상에 수직으로 배치되는 파워 매시; 및 내부에 다수의 회로 소자들을 구비하며, 상기 다수의 회로 소자들에 전원을 공급하기 위한 다수의 전원 라인이 평면상에 대각선으로 배치되는 매크로 셀을 포함하고, 상기 매크로 셀을 상기 파워 매시의 평면상에 겹쳐지도록 배치되었을 때, 상기 매크로 셀의 전원 라인과 상기 파워 매시의 전원 라인의 교차점에서 상기 두 전원 라인이 결합되어, 상기 매크로 셀의 전원 라인과 상기 파워 매시의 전원 라인이 전기적으로 연통된다.
상기 매크로 셀의 전원 라인은 VDD 라인 및 VSS 라인이 교대로 배치된다. 또한, 상기 파워 매시의 전원 라인은 VDD 라인 및 VSS 라인이 교대로 배치된다. 이때, 상기 매크로 셀의 VDD 라인과 상기 파워 매시의 VDD 라인이 교차되는 VDD 교차 점이 형성되고, 상기 매크로 셀의 VSS 라인가 상기 파워 매시의 VSS 라인이 교차되는 VSS 교차점이 형성된다.
상기 VDD 교차점에서는 상기 매크로 셀의 VDD 라인과 상기 파워 매시의 VDD 라인이 결합된다. 상기 VSS 교차점에서 상기 매크로 셀의 VSS 라인가 상기 파워 매시의 VSS 라인이 결합된다. 이때, 상기 결합은 비아를 통한 스택 형태의 결합이다.
한편, 상기 매크로 셀의 전원 라인은 상호 평행하게 배치되며 각 전원 라인간의 거리는 균등하다. 또한, 상기 파워 매시의 전원 라인은 상호 평행하게 배치되며 각 전원 라인간의 거리는 균등하다.
상기 매크로 셀의 전원 라인은 다수의 단차 부분을 가지는 계단 형상으로 형성될 수 있다. 각 단차 부분은 크기가 동일하다. 또한, 상기 단차 부분은 내각이 90도인 직교 형상을 갖는다.
상기 매크로 셀은 상기 파워 매시의 상부 및 하부 중 어느 한 부분에 배치될 수 있다. 상기 매크로 셀은 로테이션되어 상기 파워 매시의 평면상에 겹쳐지도록 배치될 수도 있다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.
<실시예 1>
도 5는 본 발명의 바람직한 제 1 실시예에 따른 매크로 셀의 전원 라인 배치 구조를 도시하는 배치도이다.
도 5를 참조하면, 사각형의 매크로 셀(100) 내에 존재하는 다수의 회로 소자(미도시)들에 전원을 공급하기 위한 주 전원 라인을 형성하기 위하여, 다수의 전원 라인(110, 120)이 매크로 셀의 평면상에서 대각선으로 배치된다.
이때, 상기 전원 라인(110, 120)은 VDD 라인(110) 및 VSS 라인(120)을 의미하는 것으로, VDD 라인(110)과 VSS 라인(120)이 교대로 배치된다. 또한, 각 전원 라인(110, 120)은 상호 평행하게 배치되며, 전원 라인(110, 120)간의 거리는 균등하다.
바람직하기로는, 상기 전원 라인(110, 120)은 매크로 셀(400)의 어느 한 꼭지점에서 대각선 방향으로 대향된 꼭지점에 이르도록 중심 전원 라인(110a)이 형성되고, 다른 라인들은 중심 전원 라인(110a)으로부터 일정 거리 이격되어 중심 전원 라인(110a)과 평행하게 배치된다.
이러한 매크로 셀(100)의 전원 라인 배치 구조에서는, 파워 매시와의 결합 시에 매크로 셀(100)이 로테이션 되더라도 항상 매크로 셀(100)의 전원 라인(110, 120)과 파워 매시의 전원 라인간에 교차점이 존재하는데, 이에 대하여 이하의 도 6 내지 도 7에서 설명하기로 한다.
도 6은 도 5에 도시된 매크로 셀(100)의 상부에 파워 매시(200)를 배치시켰을 경우의 결합 형상을 도시하는 배치도이다.
도 6을 참조하면, 파워 매시(200)는 외부 전원(미도시)의 VDD 및 VSS와 각각 연결되는 VDD 라인(210)과 VSS 라인(220)이 교대로 균등한 거리를 유지하며 수직으로 배치된다.
이러한 파워 매시(200)가 매크로 셀(100)의 상부에 배치되면, 매크로 셀(100)의 VDD 라인(110) 및 VSS 라인(120)은 대각선으로 배치되어 있고, 파워 매시(200)의 VDD 라인(210) 및 VSS 라인(220)은 수직으로 배치되어 있으므로, 매크로 셀(100)의 전원 라인(110, 120)과 그 상부에 배치된 파워 매시(200)의 전원 라인(210, 220)간에는 교차점(310, 320)이 발생한다.
즉, 매크로 셀(100)에 대각선으로 배치된 VDD 라인(110)과 그 상부에 배치된 파워 매시(200)에 수직으로 배치된 VDD 라인(210)간에 VDD 교차점(310)들이 형성되고, 동일하게 매크로 셀(100)의 VSS 라인(120)과 파워 매시(200)의 VSS 라인(220)간에도 VSS 교차점(320)들이 형성된다.
이때, 상기 VDD 교차점(310) 및 VSS 교차점(320)들에서는 비아(Via)를 통한 스택(Stack) 형태의 결합이 형성되고, 이로 인해서 파워 매시(200)의 전원 라인(210, 220)과 매크로 셀(100)의 전원 라인(110, 120)들이 전기적으로 연통되어 매크로 셀(100)로의 전원 공급이 가능해지게 된다.
따라서, 매크로 셀(100)에 전원을 공급하기 위한 별도의 배선이 필요 없으므로 그 구조가 간결해질 뿐만 아니라 각종 회로의 배선을 위한 라우팅 공간이 확보되므로 양호한 전원 공급 구조가 형성된다.
도 7은 도 5에 도시된 매크로 셀(100)을 시계 반대 방향으로 90도 로테이션시킨 경우의 결합 형상을 도시하는 배치도이다.
도 7을 참조하면, 매크로 셀(100)의 VDD 라인(110) 및 VSS 라인(120)이 대각선으로 배치되어 있기 때문에, 매크로 셀(100)을 로테이션시키더라도 VDD 라인 (110) 및 VSS 라인(120)은 위치 및 방향만 바뀌었을 뿐 그 근본적인 대각선 형태는 유지한다.
따라서, 매크로 셀(100)에 배치된 VDD 라인(110)과 그 상부에 위치한 파워 매시(200)에 배치된 VDD 라인(210)간에 VDD 교차점(310)들이 형성되고, 동일하게 매크로 셀(100)의 VSS 라인(120)과 파워 매시(200)의 VSS 라인(220)간에도 VSS 교차점(320)들이 형성된다.
그러므로, 상기 VDD 교차점(310) 및 VSS 교차점(320)들에서 비아를 통한 스택 형태의 연결이 가능하여, 별도의 연결 배선 없이도 파워 매시(200)의 전원 라인(210, 220)들과 매크로 셀(100)의 전원 라인(110, 120)들을 전기적으로 연통시킬 수 있게 된다.
한편, 이와 같은 매크로 셀(100)의 전원 라인(110, 120)을 대각선으로 배치하는 개념을 통해서 다른 형태의 실시도 가능한데, 이는 이하 설명할 제 2 실시예에서 상세히 살펴본다.
<실시예 2>
도 8은 본 발명의 바람직한 제 2 실시예에 따른 매크로 셀(400)의 전원 라인 배치 구조를 도시하는 배치도이다.
도 8을 참조하면, 사각형의 매크로 셀(400) 내에 존재하는 다수의 회로 소자(미도시)들에 전원을 공급하기 위한 주 전원 라인을 형성하기 위하여, 다수의 전원 라인(410, 420)이 매크로 셀(400)의 평면상에서 대각선으로 배치되되, 각 전원 라인(410, 420)은 다수의 단차 부분을 갖는 계단 형상으로 형성된다. 상기 단차 부분이 이루는 내각은 90도로서 직교 형상을 갖으며, 각 단차 부분의 크기는 동일하다.
이때, 상기 전원 라인(410, 420)은 VDD 라인(410) 및 VSS 라인(420)을 의미하는 것으로, VDD 라인(410)과 VSS 라인(420)이 교대로 배치된다. 또한, 각 전원 라인(410, 420)은 상호 평행하게 배치되며, 전원 라인(410, 420)간의 거리는 균등하다.
이와 같은 매크로 셀(400)의 전원 라인 배치 구조에서도, 파워 매시와의 결합 시에 매크로 셀(400)이 로테이션 되더라도 매크로 셀(400)의 전원 라인(410, 420)과 파워 매시의 전원 라인간에 교차점이 존재하는데, 이에 대하여 이하의 도 9 내지 도 10에서 설명하기로 한다.
도 9는 도 8에 도시된 매크로 셀(400)의 상부에 파워 매시(200)를 배치시켰을 경우의 결합 형상을 도시하는 배치도이다.
도 9에 도시된 바와 같이, 파워 매시(200)가 매크로 셀(400)의 상부에 배치되면, 매크로 셀(400)의 VDD 라인(410) 및 VSS 라인(420)은 매크로 셀(400)의 평면상에 대각선의 계단 형상으로 배치되어 있고, 파워 매시(200)의 VDD 라인(210) 및 VSS 라인(220)은 수직으로 배치되어 있으므로, 매크로 셀(400)의 전원 라인(410, 420)과 그 상부에 배치된 파워 매시(200)의 전원 라인(210, 220)간에는 교차점(510, 520)이 발생한다.
즉, 매크로 셀(400)에 대각선의 계단 형상으로 배치된 VDD 라인(410)과 그 상부에 배치된 파워 매시(200)에 수직으로 배치된 VDD 라인(210)간에 VDD 교차점(510)들이 형성되고, 동일하게 매크로 셀(400)의 VSS 라인(420)과 파워 매시(200)의 VSS 라인(220)간에도 VSS 교차점(520)들이 형성된다.
이때, 상기 VDD 교차점(510) 및 VSS 교차점(520)들에서는 비아(Via)를 통한 스택(Stack) 형태의 결합이 형성되고, 이를 통하여 파워 매시(200)의 전원 라인(210, 220)과 매크로 셀(400)의 전원 라인(410, 420)이 전기적으로 연통되어 매크로 셀(400)로의 전원 공급이 가능해지게 된다.
도 10은 도 8에 도시된 매크로 셀(400)을 시계 방향으로 90도 로테이션시켜 상부에 파워 매시(200)를 배치시켰을 경우의 결합 형상을 도시하는 배치도이다.
도 10을 참조하면, 매크로 셀(400)의 VDD 라인(410) 및 VSS 라인(420)이 대각선의 계단 형상으로 배치되어 있기 때문에, 매크로 셀(400)을 로테이션시키더라도 VDD 라인(410) 및 VSS 라인(420)은 위치 및 방향만 바뀌었을 뿐 그 기본적인 형태는 유지한다.
따라서, 매크로 셀(400)에 배치된 VDD 라인(410)과 그 상부에 위치한 파워 매시(200)에 배치된 VDD 라인(210)간에 VDD 교차점(510)들이 형성되고, 동일하게 매크로 셀(400)의 VSS 라인(420)과 파워 매시(200)의 VSS 라인(220)간에도 VSS 교차점(520)들이 형성된다.
그러므로, 상기 교차점(510, 520)들에서 비아를 통한 스택 형태의 연결이 가능하여, 별도의 연결 배선 없이도 파워 매시(200)의 전원 라인(210, 220)과 매크로 셀(400)의 전원 라인(410, 420)을 전기적으로 연통시킬 수 있게 된다.
이와 같은 제 1 실시예와 제 2 실시예에서 살펴보았듯이, 매크로 셀에 배치되는 전원 라인이 대각선 형태 또는 대각선의 계단 형상으로 배치되면 전원 라인간의 교차점의 존재 확률이 매우 높아지므로, 매크로 셀에 전원을 공급하기 위한 별도의 배선을 줄일 수 있고, 전원 공급 구조가 간결해져 각종 회로의 배선을 위한 라우팅 공간이 확보되므로 양호한 전원 공급 구조가 가능하게 된다. 또한, 커넥션 패일로 제거된다.
이상 본 발명에 대하여 그 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 기술적 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시켜 실시할 수 있음을 이해할 수 있을 것이다. 따라서, 본 발명의 앞으로의 실시예들의 변경은 본 발명의 기술을 벗어날 수 없을 것이다.
이상 설명한 바와 같이, 본 발명에 따른 매크로 셀의 전원 라인 배치 구조 및 이를 이용한 매크로 셀과 파워 매시의 결합 구조에 따르면, 매크로 셀의 전원 라인과 파워 매시의 전원 라인의 결합 시에 매크로 셀의 전원 라인과 파워 매시의 전원 라인간의 교차점이 항상 형성된다.
따라서, 각 전원 라인을 비아를 통한 스택 형태로 결합할 수 있으므로, 종래에 요구되었던 별도의 연결 배선이 필요 없어 전원 라인의 결합 구조가 간략해지고 전원 라인 이외의 배선을 위한 라우팅 공간이 확보될 뿐만 아니라, 커넥션 패일의 발생도 제거할 수 있는 장점을 가진다.

Claims (27)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 전원 공급을 위한 다수의 전원 라인이 평면상에 수직으로 배치되는 파워 매시; 및
    내부에 다수의 회로 소자들을 구비하며, 상기 다수의 회로 소자들에 전원을 공급하기 위한 다수의 전원 라인이 평면상에 대각선으로 배치되는 매크로 셀을 포함하고,
    상기 매크로 셀이 상기 파워 매시의 평면상에 겹쳐지도록 배치되었을 때, 상기 매크로 셀의 전원 라인과 상기 파워 매시의 전원 라인의 서로 만나는 교차점에서 상기 두 전원 라인이 결합되어, 상기 매크로 셀의 전원 라인과 상기 파워 매시 의 전원 라인이 전기적으로 연통되는 것을 특징으로 하는 매크로 셀과 파워 매시의 결합 구조.
  11. 제 10 항에 있어서, 상기 매크로 셀의 전원 라인은 VDD 라인 및 VSS 라인이 교대로 배치되는 것을 특징으로 하는 매크로 셀과 파워 매시의 결합 구조.
  12. 제 11 항에 있어서, 상기 파워 매시의 전원 라인은 VDD 라인 및 VSS 라인이 교대로 배치되는 것을 특징으로 하는 매크로 셀과 파워 매시의 결합 구조.
  13. 제 12 항에 있어서, 상기 교차점은,
    상기 매크로 셀의 VDD 라인과 상기 파워 매시의 VDD 라인이 교차되는 VDD 교차점; 및
    상기 매크로 셀의 VSS 라인가 상기 파워 매시의 VSS 라인이 교차되는 VSS 교차점을 포함하는 것을 특징으로 하는 매크로 셀과 파워 매시의 결합 구조.
  14. 제 13 항에 있어서, 상기 VDD 교차점에서 상기 매크로 셀의 VDD 라인과 상기 파워 매시의 VDD 라인이 결합되는 것을 특징으로 하는 매크로 셀과 파워 매시의 결합 구조.
  15. 제 13 항에 있어서, 상기 VSS 교차점에서 상기 매크로 셀의 VSS 라인과 상기 파워 매시의 VSS 라인이 결합되는 것을 특징으로 하는 매크로 셀과 파워 매시의 결합 구조.
  16. 제 10 항에 있어서, 상기 결합은 비아를 통한 스택 형태의 결합인 것을 특징으로 하는 매크로 셀과 파워 매시의 결합 구조.
  17. 제 10 항에 있어서, 상기 매크로 셀의 전원 라인은 상호 평행하게 배치되는 것을 특징으로 하는 매크로 셀과 파워 매시의 결합 구조.
  18. 제 10 항에 있어서, 상기 파워 매시의 전원 라인은 상호 평행하게 배치되는 것을 특징으로 하는 매크로 셀과 파워 매시의 결합 구조.
  19. 제 10 항에 있어서, 상기 매크로 셀의 각 전원 라인간의 거리는 균등한 것을 특징으로 하는 매크로 셀과 파워 매시의 결합 구조.
  20. 제 10 항에 있어서, 상기 파워 매시의 각 전원 라인간의 거리는 균등한 것을 특징으로 하는 매크로 셀과 파워 매시의 결합 구조.
  21. 제 10 항에 있어서, 매크로 셀은 사각형 형상의 평면을 갖는 것을 특징으로 하는 매크로 셀과 파워 매시의 결합 구조.
  22. 제 21 항에 있어서, 상기 전원 라인은 상기 매크로 셀의 어느 한 꼭지점에서 대각선 방향으로 대향된 꼭지점에 이르도록 중심 전원 라인이 형성되고, 다른 전원 라인들은 상기 중심 전원 라인의 양측에서 소정 간격 이격되어 평행하게 배치되는 것을 특징으로 하는 매크로 셀과 파워 매시의 결합 구조.
  23. 제 10 항에 있어서, 상기 매크로 셀의 전원 라인은 다수의 단차 부분을 가지는 계단 형상으로 형성되는 것을 특징으로 하는 매크로 셀과 파워 매시의 결합 구조.
  24. 제 23 항에 있어서, 상기 각 단차 부분은 크기가 동일한 것을 특징으로 하는 매크로 셀과 파워 매시의 결합 구조.
  25. 제 23 항에 있어서, 상기 단차 부분은 내각이 90도인 직교 형상을 갖는 것을 특징으로 하는 매크로 셀과 파워 매시의 결합 구조.
  26. 제 10 항에 있어서, 상기 매크로 셀은 상기 파워 매시의 상부 및 하부 중 어느 한 부분에 배치되는 것을 특징으로 하는 매크로 셀과 파워 매시의 결합 구조.
  27. 제 10 항에 있어서, 상기 매크로 셀은 로테이션되어 상기 파워 매시의 평면 상에 겹쳐지도록 배치되는 것을 특징으로 하는 매크로 셀과 파워 매시의 결합 구조.
KR1020050011115A 2005-02-07 2005-02-07 매크로 셀의 전원 라인 배치 구조 및 매크로 셀과 파워매시의 결합 구조 KR100667597B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050011115A KR100667597B1 (ko) 2005-02-07 2005-02-07 매크로 셀의 전원 라인 배치 구조 및 매크로 셀과 파워매시의 결합 구조
US11/348,802 US20060175637A1 (en) 2005-02-07 2006-02-07 Power line layouts of a macro cell and combined layouts of a macro cell and a power mesh

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050011115A KR100667597B1 (ko) 2005-02-07 2005-02-07 매크로 셀의 전원 라인 배치 구조 및 매크로 셀과 파워매시의 결합 구조

Publications (2)

Publication Number Publication Date
KR20060090341A KR20060090341A (ko) 2006-08-10
KR100667597B1 true KR100667597B1 (ko) 2007-01-11

Family

ID=36779084

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050011115A KR100667597B1 (ko) 2005-02-07 2005-02-07 매크로 셀의 전원 라인 배치 구조 및 매크로 셀과 파워매시의 결합 구조

Country Status (2)

Country Link
US (1) US20060175637A1 (ko)
KR (1) KR100667597B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101163891B1 (ko) 2009-07-06 2012-07-09 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 관통 실리콘 비아의 그리드 매트릭스 구조를 이용한 집적회로 전력 공급
US9767243B2 (en) 2014-05-27 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. System and method of layout design for integrated circuits

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008091722A (ja) * 2006-10-03 2008-04-17 Matsushita Electric Ind Co Ltd 半導体集積回路
KR20100003911A (ko) * 2008-07-02 2010-01-12 삼성전자주식회사 3차원 메쉬 기반 전력분배 네트워크를 갖는 멀티 칩 패키지및 이의 전력분배 방법
US8161446B2 (en) * 2008-09-23 2012-04-17 Qualcomm Incorporated System and method of connecting a macro cell to a system power supply
JP6342165B2 (ja) 2014-01-24 2018-06-13 ルネサスエレクトロニクス株式会社 半導体装置及びｉｏセル
KR102369511B1 (ko) * 2015-07-08 2022-03-03 삼성전자주식회사 반도체 집적 회로 및 이를 포함하는 전자 시스템
CN105606065A (zh) * 2015-12-23 2016-05-25 广东电网有限责任公司电力调度控制中心 电力线与铁道接触网交叉处电气距离在线安全监测方法
TWI636542B (zh) * 2017-10-20 2018-09-21 智原科技股份有限公司 積體電路的配電網路
CN110858587B (zh) * 2018-08-10 2023-03-14 财团法人成大研究发展基金会 芯片与电源规划方法
KR20220001692A (ko) 2020-06-30 2022-01-06 삼성전자주식회사 집적 회로 칩 및 이를 포함한 반도체 패키지

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0685066A (ja) * 1992-09-07 1994-03-25 Nec Ic Microcomput Syst Ltd 半導体集積回路装置の電源配線布設方法
JPH1041393A (ja) 1996-07-22 1998-02-13 Sony Corp 半導体スタンダードセル及びその配置配線方法
US5723908A (en) 1993-03-11 1998-03-03 Kabushiki Kaisha Toshiba Multilayer wiring structure
JP2000223575A (ja) 1999-01-28 2000-08-11 Hitachi Ltd 半導体装置の設計方法、半導体装置および半導体装置の製造方法
US6437431B1 (en) 2001-08-07 2002-08-20 Lsi Logic Corporation Die power distribution system
KR20030094819A (ko) * 2002-06-08 2003-12-18 삼성전자주식회사 복수개의 피드백 루프로 이루어진 어레이 전압 제어회로를갖는 반도체 메모리 장치

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6480989B2 (en) * 1998-06-29 2002-11-12 Lsi Logic Corporation Integrated circuit design incorporating a power mesh
US6184477B1 (en) * 1998-12-02 2001-02-06 Kyocera Corporation Multi-layer circuit substrate having orthogonal grid ground and power planes
US6763511B2 (en) * 2001-07-02 2004-07-13 Nec Electronics Corporation Semiconductor integrated circuit having macro cells and designing method of the same
US6441470B1 (en) * 2001-08-21 2002-08-27 Sun Microsystems, Inc. Technique to minimize crosstalk in electronic packages
US6657870B1 (en) * 2001-10-01 2003-12-02 Lsi Logic Corporation Die power distribution system
US7739624B2 (en) * 2002-07-29 2010-06-15 Synopsys, Inc. Methods and apparatuses to generate a shielding mesh for integrated circuit devices

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0685066A (ja) * 1992-09-07 1994-03-25 Nec Ic Microcomput Syst Ltd 半導体集積回路装置の電源配線布設方法
US5723908A (en) 1993-03-11 1998-03-03 Kabushiki Kaisha Toshiba Multilayer wiring structure
JPH1041393A (ja) 1996-07-22 1998-02-13 Sony Corp 半導体スタンダードセル及びその配置配線方法
JP2000223575A (ja) 1999-01-28 2000-08-11 Hitachi Ltd 半導体装置の設計方法、半導体装置および半導体装置の製造方法
US6437431B1 (en) 2001-08-07 2002-08-20 Lsi Logic Corporation Die power distribution system
KR20030094819A (ko) * 2002-06-08 2003-12-18 삼성전자주식회사 복수개의 피드백 루프로 이루어진 어레이 전압 제어회로를갖는 반도체 메모리 장치

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101163891B1 (ko) 2009-07-06 2012-07-09 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 관통 실리콘 비아의 그리드 매트릭스 구조를 이용한 집적회로 전력 공급
US9767243B2 (en) 2014-05-27 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. System and method of layout design for integrated circuits
KR101775211B1 (ko) * 2014-05-27 2017-09-19 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 집적 회로용 레이아웃 설계 시스템 및 방법
US10296694B2 (en) 2014-05-27 2019-05-21 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit and method of manufacturing same
US10885254B2 (en) 2014-05-27 2021-01-05 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit and method of manufacturing same
US11409938B2 (en) 2014-05-27 2022-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit and method of manufacturing same
US11694013B2 (en) 2014-05-27 2023-07-04 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit and method of manufacturing same

Also Published As

Publication number Publication date
KR20060090341A (ko) 2006-08-10
US20060175637A1 (en) 2006-08-10

Similar Documents

Publication Publication Date Title
KR100667597B1 (ko) 매크로 셀의 전원 라인 배치 구조 및 매크로 셀과 파워매시의 결합 구조
US8993385B1 (en) Method to construct a 3D semiconductor device
US6938226B2 (en) 7-tracks standard cell library
US9691760B2 (en) Semiconductor device and structure
US8994404B1 (en) Semiconductor device and structure
US20190229715A1 (en) Flip-flop with delineated layout for reduced footprint
US9577642B2 (en) Method to form a 3D semiconductor device
US8373439B2 (en) 3D semiconductor device
US9509313B2 (en) 3D semiconductor device
US8362800B2 (en) 3D semiconductor device including field repairable logics
US6480032B1 (en) Gate array architecture
US9318408B2 (en) Semiconductor device and structure
JPH10135431A (ja) 半導体装置、半導体集積回路装置、フリップフロップ回路、排他的論理和回路、マルチプレクサ及び加算器
US20090167394A1 (en) Integrated circuits having devices in adjacent standard cells coupled by the gate electrode layer
US20170301667A1 (en) 3d semiconductor structure and device
US20120196409A1 (en) 3d semiconductor device
JP2001077322A (ja) 半導体集積回路装置
US20040210738A1 (en) On-chip multiprocessor
JP2001306641A (ja) 半導体集積回路の自動配置配線方法
KR20070092617A (ko) 반도체 기억장치 및 반도체 장치
US6331788B1 (en) Simplified cellular array structure for programmable Boolean networks
CN101131858A (zh) 三维多端口存储器及其控制方法
US20050257947A1 (en) Integrated circuit having building blocks
US6501106B1 (en) Semiconductor integrated circuit device and method of producing the same
US6992504B2 (en) General-purpose logic array and ASIC using the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee