JPS62219944A - 半導体集積回路装置の配線方法 - Google Patents

半導体集積回路装置の配線方法

Info

Publication number
JPS62219944A
JPS62219944A JP61063215A JP6321586A JPS62219944A JP S62219944 A JPS62219944 A JP S62219944A JP 61063215 A JP61063215 A JP 61063215A JP 6321586 A JP6321586 A JP 6321586A JP S62219944 A JPS62219944 A JP S62219944A
Authority
JP
Japan
Prior art keywords
channel
wiring
channels
region
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61063215A
Other languages
English (en)
Other versions
JPH0770598B2 (ja
Inventor
Tamotsu Hiwatari
樋渡　有
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP61063215A priority Critical patent/JPH0770598B2/ja
Priority to US07/026,301 priority patent/US4823276A/en
Priority to EP87302285A priority patent/EP0238314A3/en
Priority to KR1019870002549A priority patent/KR900003832B1/ko
Publication of JPS62219944A publication Critical patent/JPS62219944A/ja
Publication of JPH0770598B2 publication Critical patent/JPH0770598B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/394—Routing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Evolutionary Computation (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、ビルディング・ブロック方式或いはジェネラ
ル・セル方式の半導体集積回路装置において、回路ブロ
ック間の結線経路をコンピュータを用いた自動配線処理
により決定する配線方法に関する。
（従来の技術） ビルディング・ブロック方式或いはジェネラル・セル方
式の半導体集積回路装置は、論理機能や記憶機能の回路
を一般的には矩形をなす回路ブロックと称される領域に
構成し、複数の回路ブロックをチップ内に配置して、各
回路ブロック間を配線することにより所望の回路動作を
得るものである。回路ブロックとしては、ＲＡＭ／ＲＯ
Ｍ。
ＰＬＡ、ＡＬＵ、ＣＰＵ或いはポリセルで構成されるも
のを自由に取扱うことができる。この方式により、複雑
且つ大規模な回路システムを比較的簡単に半導体集積回
路装置として実現できる。
第７図は一般的なビルディング・ブロック方式或いはジ
ェネラル・セル方式による半導体集積回路チップの概略
構成を示す。チップ上は、素子領域である複数の回路ブ
ロック１．各回路ブロック間にある配線領域２．および
周辺に設けられた入出力口路頭域３に分けられている。
配線領域２は各回路ブロック１の入出力端子間の結線を
行う配線を設ける領域である。配線には通常２層の金属
配線が用いられ、横方向（水平方向）と縦方向（垂直方
向）にそれぞれ別の層が割当てられる。
この様な半導体集積回路装置において、コンピュータを
用いた自動配線処理により配線レイアウトを決定ザると
きには、配線領域の面積を最小にし、また各配線長を最
小にすることが目的となる。
その愼な自動配線手法としては、迷路法や配線探索法に
よるものと、配線領域を？！数のチャネルに分割して各
チャネル毎に配線を決定していくチャネル配線法を利用
するものが代表的である。前者は、配ｓｉａ域をチャネ
ルに分割する必要がなく、また直角多角形状の回路ブロ
ックにも容易に対応できるが、未配線が生じたり、多大
の計算処理時間を必要とする、という難点がある。これ
に対し、後者のチャネル配線法によるものは、殆ど１０
０％の配線率が達成できるという利点を有する。但しこ
の手法では、各チャネルを一定の順序に従つて独立に配
線処理していくために、チャネルとチャネルが交差する
領域に、配線に有効に利用されない領域が残り、その結
果として！１！積度を効率的に上げることができない、
という難点があった。
このチャネル配線法の問題点を、第８図を用いてより具
体的に説明する。第８図（ａ）では、回路ブロック１〜
５に対して配線領域が４つのチャネルＡ−Ｄに分割され
ているところを示し、各チャネルに従来のチャネル配線
法で配線処理を行った時の配線状態を示している。チャ
ネルＡ−Ｄのそれぞれで見る限りでは最小のトラック数
で配線が実現されている。もし、チャネルＡ〜Ｄを全て
併合した領域で配線を最適化すれば、実際には第８図（
ｂ）に示すように配線することが可能な筈であり、これ
により、チャネルＤのトラック数は４本から１本に減少
可能である。ところが各チャネルの配線処理を一定の順
序で独立に行う従来のチャネル配線法では、第８図（ｂ
）のような配線はできず、どうしても第８図（ａ）のよ
うになる。
これは、チャネル配線法の次のような性質、即ち“上下
（左右）辺の位置の定まった端子と左右（上下）辺の位
置不確定の端子を、水平、垂直方向の線分で配線し、配
線チャネルの幅（トラック数）および位置不確定の端子
の位置は配線終了後に決定される”という性質のためで
ある。より詳しく説明すれば、先ず配線領域のチャネル
分割法は、回路ブロック１と回路ブロック２間のチャネ
ルＡについて見ると、その下側の短辺が破線で示すよう
に回路ブロック１の下側の辺に一致するように定められ
る。これは、回路ブロック１と２の対向する辺にある全
ての端子位置をカバーするためである。チャネルＢ、Ｃ
についても同様にしてその短辺が破線で示されるように
定められる。次に第８図のように分割されたチャネルに
配線処理を行う場合、チャネルＤの配線処理はチャネル
Ａ。
Ｂ、Ｃの配線処理が終了した後に行わなければならない
。何故なら、例えばチャネルＡについては、配線処理を
行って初めてそのトラック数即ちチャネル幅が決まり、
またチャネルＤに接する短辺に出る端子位置が決まり、
チャネルＢ、Ｃも同様であって、これらが決まらない限
りチャネルＤの配線処理ができないからである。これは
、配線の順序制約と呼ばれる。こうしてチャネル配線法
では。
チャネルＡ、Ｂ、Ｃの配線処理を行った後にチャネルＤ
の配線処理を行うため、第８図（ａ）に示すように各チ
ャネルの交差部に無駄な領域を生じることが避けられな
いのである。
（発明が解決しようとする問題点） 以上のように従来のチャネル配線法では、配線領域の利
用効率が悪く、配線領域の面積が増大し、チップの集積
度を十分に上げることができない、という問題があった
。
そこで本発明は、この様な問題を解決したチャネル配線
法による半導体集積回路装置の配線方法を提供すること
を目的とする。
［発明の構成］ （問題点を解決するための千ＩＩｊ） 本発明は、チャネル配線法により各チャネルに対して順
次配線処理を行って各回路ブロック間の結線を行うに際
し、所定のチャネルについて配線処理を行った後、この
チャネルに隣接して既に配線処理されたチャネルがある
場合にそれらのチャネルを併合して、この併合されたチ
ャネルｇｉｗｔ内で前記所定のチャネルについて再配線
する後処理を行う。即ち、併合された新しいチャネル領
域内で現チャネルのトラックの割当て結果を変更して、
その結果中になったトラックを消去して現チャネルのチ
ャネル幅を圧縮するという処理を付加する。
（作用） 本発明によれば、従来のチャネル配線法を基本としなが
ら、あるチャネルにつき配線処理した後に、そのチャネ
ルに後処理を施して既に配線処理済みのチャネルとの交
差部の配線の最適化を行うことにより、この配線領域の
効果的な利用が可能になる。これにより、殆ど１００％
の配線率が達成できるチャネル配線法の利点を生かしな
がら、配線領域の有効な圧縮が可能になる。
（実施例） 以下本発明の詳細な説明する。
第２図は、ビルディング・ブロック方式或いはジェネラ
ル・セル方式による回路ブロックの配置と配線領域のチ
ャネルへの分割を示したものである。図では、回路ブロ
ック１〜４に対して、配線領域をＣ１〜Ｃ７のチャネル
に分割している。
チャネル配線法を用いて配線する手法では、この様な複
数のチャネルをそれぞれ配線することでブロック間の結
線が実現される。但しこのとき、複数のチャネルを配線
処理していく順番は自由ではなく、先に述べたように順
序制約がある。第２図において、チャネルＣ６を考える
と、破線で示された短辺上の幹線引きだし位置は前もっ
て固定されている訳ではなく、このチャネルＣ６の配線
処理後に決定される。従ってこのチャネルＣ６の破線で
示した短辺を共有するチャネルＣｓ或いはＣ３は、チャ
ネルＣ６の配線処理後に処理されるべきであり、この順
序が逆になることは許されない。この様な順序制約を表
現するために、順序制約グラフが用いられる。
第３図は、第２図のチャネル０１〜Ｃ７の順序制約グラ
フを示している。図の矢印が、チャネルの配線処理の順
序付けを表現している。矢印で示される順序が逆転しな
い範囲では、いずれのチャネルを先に配線処理するかは
自由である。即ちチャネルＣ１と０６はいずれが先でも
よい。同様にチャネルＣ４と０７はいずれが先でもよい
。具体的には例えば、Ｃｓ　−ｅｃｓ　４Ｃ４＋０７−
＋Ｃｔ　−Ｃ２→Ｃ３のような順序で配線処理を行う。
この基本的な配線処理手順は従来と同様である。
本発明ではこの配線処理に加えて、各チャネルの配線処
理終了後に、配線処理済みの隣接チャネルを併合した領
域で再度配線の最適割付けを行う。
つまり本発明では、各チャネルの配線処理が以下の４段
階で構成され、この順序で処理される。
（１）通常の配線処理を行う。
（２）配線終了後に、そのチャネルに隣接したチャネル
で、且つ既に配線処理されたものを認識し、それらのチ
ャネル領域を現チャネルと併合させた領域を作成する。
（３）（２）で作られた新しいチャネル領域内で現チャ
ネルの幹線の再割当てを行う。このとき、現チャネルの
配線領域幅が最小になるように考慮する。
（４）その結果、空きになった現チャネルのトラックを
消去し、幹線移動の結果変更された隣接チャネルの配線
結果を再登録する。
第４図は上述の動作のフローチャートである。
スタート後、先ず全てのチャネルが配ｌ！終了したか否
かの判定を行う（Ｊｌ）。未配線のチャネルがあれば、
それらの中から順序糾約を満たすチャネルの取出しを行
う（Ｊ２）。このステップＪ２で取出されたチャネルを
例えばＡとする。次にチャネルＡの配線処理を行う（Ｊ
３）。これが前記（１）の処理である。その後、チャネ
ル八に隣接したチャネルで配線終了したものがあるか否
かの判定を行う（Ｊ４）。このステップＪ４の処理は、
隣接するチャネルであって且つ配線処理済みのチャネル
を探索するものであるから、対象が限定されており、例
えば第５図および第６図に示されるように、順序制約グ
ラフにおいてチャネルＡに矢印が入るチャネルを探索す
ればよい。このステップＪ４でチャネルが見付からない
場合はステップＪ１に戻り、未配線の別のチャネルの取
出し、配線処理を繰返すことになる。ステップＪ４で探
索されたチャネルを例えば、Ｂｌ　、　８２　、・・・
、３ｎとするとき、次に、チャネルＡと、Ｂ１，８２　
。
・・・、Ｂｎを併合した領１或Ｃ Ｃ−ＡＬＩ　（８１ＬＩ８２　・・・ＬＩＢｎ　）の認
識を行う（Ｊ５）。これが前記（２）のステップである
。次に新たな領域Ｃを用いて、チャネルＡの最適な幹線
割当てを行う（Ｊ６）。これが前記（３）である。その
後、不要になったチャネルＡのトラックを消去しくＬＪ
７）、続いて変更されたチャネルａ１．Ｂ２　、・・・
、３ｎの配線結果の再登録を行うＬｌｇ　）。これが前
記（４）のステップである。この後、ステップＪｒに戻
るループを全チャネルの配線が終了するまで実行して、
ブロック間の配線終了（ＥＮＤ）となる。
第１図（ａ）（ｂ）は本発明による配線法の具体的な実
施例とその効果を説明するための図である。第１図（ａ
）は、チャネルＡの単独の配線処理が終了した直後の状
態を示している。既に述べたようにチャネルＢ１．８２
．８３は順序制約によりチャネルＡより先に配線処理さ
れている。この例では、チャネルＡ、Ｂｒ　、Ｂ２　、
Ｂ３のそれぞれは必要最少限のトラック数で配線されて
いる。
しかし、チャネルａ１．Ｂ２　、ＢｉとチャネルＡを全
体として見た場合、明らかに配線はＲ適化されていない
。例えば回路ブロック１の右辺端子から回路ブロック２
の下辺端子までの配線にチャネルＡのトラック上の幹１
ｉｔ３が用いられている。
このようになる理由は、回路ブロック１の端子をチャネ
ルＢ１の外部に引出す配線の位置が、先ずチャネルＢ１
の配線処理において破線で示す短辺（チャネルＡとの境
界）上での位置として決定され、その後のチャネルＡの
配線処理においてこの位置が端子として認識されて幹線
ｔ３が決められるからである。回路ブロック３の端子か
らチャネルＢ２を通り、チャネルＡの幹線ｔ４を通って
チヤンルＢ１につながる配線、またチャネルＢ３からチ
ャネルＡの幹線ｔ５を通って回路ブロック１の下辺端子
に入る配線についても同様である。
これに対し第１図（ｂ）は、チャネルＡの配線処理後に
チャネルＡとチャネルＢ１．Ｂ２　、Ｂ３を併合して、
この併合された領域でチャネルへの幹線の割当てを変更
した状態を示している。このようにチャネルＡとチャネ
ルａｔ　、８２．８３の境界を取払って併合された領域
でチャネルＡの幹線割当てを見直せば、幹線ｔ３．ｔ４
．ｔ５゜ｔ６をそれぞれ図示のようにチャネルＢ＋　、
８２　。
８３内を通るように変更することができる。この結果、
幹線ｔ３．ｔ４．ｔ５．ｔ６が占有していた３本のトラ
ックはチャネルＡから消去され、第１図（ａ）で４本あ
ったトラックが第１１ｆｆｉ（ｂ）では１本に減少する
。
こうしてこの実施例によれば、チャネルの交差部分での
効果的な配線領域の使用が可能になる。
なお本発明は上記した実施例に限られるものではなく、
その趣旨を逸脱しない範囲で種々変形し、　　で実施す
ることができる。
［発明の効果］ 以上述べたように本発明によれば、高速処理が可能なチ
ャネル配線法を基本としてこれに後処理を付加すること
により、配線領域の面積の削減が可能になり、ビルディ
ング・ブロック方式或いはジェネラル・セル方式の半導
体集積回路チップの集積度向上を図ることができる。
【図面の簡単な説明】
第１図（ａ）（ｂ）は本発明の実施例による回路ブロッ
ク間の配線領域の配線口、第２図はビルディング・ブロ
ック方式或いはジェネラル・セル方式による回路ブロッ
クの配置と配ｌ！領域のチャネル分割を示す図、第３図
は第２図のチャネルの配線順序制約グラフを示す図、第
４図は本発明の実施例の処理フローを示す図、第５図お
よび第６図は隣接チャネルとその配線制約グラフを示す
図、第７図はビルディング・ブコック方位方式或いはジ
ェネラル・セル方式の半導体集積回路の一般的な構成を
示す図、第８図（ａ）（ｂ）は従来のチャネル配Ｆｉｌ
法による配線例とこれの改良例を示す図である。 Ａ、Ｂｌ”−Ｂ３　、Ｃｔ〜Ｃ７・・・チャネル、ｔ１
〜ｔ６・・・幹線。 出願人代理人　弁理士　鈴江武彦 第１図 第２図 第３図 第４図

Claims (1)

    【特許請求の範囲】
  1. 半導体基板に複数の回路ブロックを配置し、各回路ブロ
    ック間の配線領域を複数のチャネルに分割して、コンピ
    ュータを用いたチャネル配線法により各チャネルに対し
    て順次配線処理を行って各回路ブロックの入出力端子間
    の結線を行う配線方法において、所定のチャネルについ
    て配線処理をした後、このチャネルに隣接して既に配線
    処理されたチャネルがある場合にそれらのチャネルを併
    合して、この併合されたチャネル領域内で前記所定のチ
    ャネルについて再配線する後処理を行うことを特徴とす
    る半導体集積回路装置の配線方法。
JP61063215A 1986-03-20 1986-03-20 半導体集積回路装置の配線方法 Expired - Fee Related JPH0770598B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP61063215A JPH0770598B2 (ja) 1986-03-20 1986-03-20 半導体集積回路装置の配線方法
US07/026,301 US4823276A (en) 1986-03-20 1987-03-16 Computer-aided automatic wiring method for semiconductor integrated circuit device
EP87302285A EP0238314A3 (en) 1986-03-20 1987-03-17 Computer-aided automatic wiring method for semiconductor integrated circuit device
KR1019870002549A KR900003832B1 (ko) 1986-03-20 1987-03-20 반도체 집적회로장치의 배선방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61063215A JPH0770598B2 (ja) 1986-03-20 1986-03-20 半導体集積回路装置の配線方法

Publications (2)

Publication Number Publication Date
JPS62219944A true JPS62219944A (ja) 1987-09-28
JPH0770598B2 JPH0770598B2 (ja) 1995-07-31

Family

ID=13222752

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61063215A Expired - Fee Related JPH0770598B2 (ja) 1986-03-20 1986-03-20 半導体集積回路装置の配線方法

Country Status (4)

Country Link
US (1) US4823276A (ja)
EP (1) EP0238314A3 (ja)
JP (1) JPH0770598B2 (ja)
KR (1) KR900003832B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0536831A (ja) * 1991-08-01 1993-02-12 Mitsubishi Electric Corp 集積回路の自動配置配線装置

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5124273A (en) * 1988-06-30 1992-06-23 Kabushiki Kaisha Toshiba Automatic wiring method for semiconductor integrated circuit devices
US5452231A (en) * 1988-10-05 1995-09-19 Quickturn Design Systems, Inc. Hierarchically connected reconfigurable logic assembly
US5329470A (en) * 1988-12-02 1994-07-12 Quickturn Systems, Inc. Reconfigurable hardware emulation system
US5109353A (en) * 1988-12-02 1992-04-28 Quickturn Systems, Incorporated Apparatus for emulation of electronic hardware system
JPH02206149A (ja) * 1989-02-06 1990-08-15 Hitachi Ltd 電気的制約を考慮した信号線端子割付方式
JPH02236779A (ja) * 1989-03-10 1990-09-19 Nec Corp スキャンパス接続方式
US5369593A (en) 1989-05-31 1994-11-29 Synopsys Inc. System for and method of connecting a hardware modeling element to a hardware modeling system
US5353243A (en) 1989-05-31 1994-10-04 Synopsys Inc. Hardware modeling system and method of use
US5072402A (en) * 1989-10-10 1991-12-10 Vlsi Technology, Inc. Routing system and method for integrated circuits
JPH03188650A (ja) * 1989-12-18 1991-08-16 Hitachi Ltd 配線経路処理方法、配線経路処理システム、及び半導体集積回路
JP2663680B2 (ja) * 1990-05-24 1997-10-15 松下電器産業株式会社 チャネル配線方法
JPH0456341A (ja) * 1990-06-26 1992-02-24 Matsushita Electric Ind Co Ltd 半導体集積回路のレイアウト方法
JPH05121547A (ja) * 1991-10-25 1993-05-18 Nec Corp 半導体集積回路の配線処理方法
JP3219500B2 (ja) * 1991-12-27 2001-10-15 株式会社東芝 自動配線方法
US5475830A (en) * 1992-01-31 1995-12-12 Quickturn Design Systems, Inc. Structure and method for providing a reconfigurable emulation circuit without hold time violations
JPH06196563A (ja) * 1992-09-29 1994-07-15 Internatl Business Mach Corp <Ibm> Ｖｌｓｉの配線設計に対するコンピュータ実施可能な過密領域配線方法
US5440497A (en) * 1993-06-29 1995-08-08 Mitsubishi Semiconductor America, Inc. Method of and system for laying out bus cells on an integrated circuit chip
US5500804A (en) * 1993-12-08 1996-03-19 International Business Machines Corporation Method to optimize the wiring of multiple wiring media packages
US5471397A (en) * 1993-12-15 1995-11-28 International Business Machines Corporation Identifying subsets of noise violators and contributors in package wiring
US5680583A (en) * 1994-02-16 1997-10-21 Arkos Design, Inc. Method and apparatus for a trace buffer in an emulation system
JP2687879B2 (ja) * 1994-05-26 1997-12-08 日本電気株式会社 自動配線方法
US5587923A (en) * 1994-09-07 1996-12-24 Lsi Logic Corporation Method for estimating routability and congestion in a cell placement for integrated circuit chip
WO1996024904A1 (en) * 1995-02-07 1996-08-15 Silicon Valley Research, Inc. Integrated circuit layout
JP3608832B2 (ja) * 1995-02-28 2005-01-12 富士通株式会社 自動配線方法および自動配線装置
JP3175812B2 (ja) * 1995-08-04 2001-06-11 株式会社日立製作所 半導体集積回路配線方法
US5841967A (en) * 1996-10-17 1998-11-24 Quickturn Design Systems, Inc. Method and apparatus for design verification using emulation and simulation
US6321366B1 (en) 1997-05-02 2001-11-20 Axis Systems, Inc. Timing-insensitive glitch-free logic system and method
US6421251B1 (en) 1997-05-02 2002-07-16 Axis Systems Inc Array board interconnect system and method
US6389379B1 (en) 1997-05-02 2002-05-14 Axis Systems, Inc. Converification system and method
US6134516A (en) * 1997-05-02 2000-10-17 Axis Systems, Inc. Simulation server system and method
US6009256A (en) * 1997-05-02 1999-12-28 Axis Systems, Inc. Simulation/emulation system and method
US6026230A (en) * 1997-05-02 2000-02-15 Axis Systems, Inc. Memory simulation system and method
US5960191A (en) * 1997-05-30 1999-09-28 Quickturn Design Systems, Inc. Emulation system with time-multiplexed interconnect
US5970240A (en) * 1997-06-25 1999-10-19 Quickturn Design Systems, Inc. Method and apparatus for configurable memory emulation
US6449761B1 (en) 1998-03-10 2002-09-10 Monterey Design Systems, Inc. Method and apparatus for providing multiple electronic design solutions
US6446239B1 (en) 1998-03-10 2002-09-03 Monterey Design Systems, Inc. Method and apparatus for optimizing electronic design
JP3157775B2 (ja) * 1998-04-14 2001-04-16 日本電気アイシーマイコンシステム株式会社 半導体集積回路装置及びその回路設計方法
JP2000181937A (ja) * 1998-12-15 2000-06-30 Fujitsu Ltd 自動配線設計装置及び自動配線設計方法
JP3382889B2 (ja) * 1999-06-11 2003-03-04 山形日本電気株式会社 信号観測用電極配置方法及び装置
US7448012B1 (en) 2004-04-21 2008-11-04 Qi-De Qian Methods and system for improving integrated circuit layout
US8683416B1 (en) * 2011-07-28 2014-03-25 Juniper Networks, Inc. Integrated circuit optimization

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4577276A (en) * 1983-09-12 1986-03-18 At&T Bell Laboratories Placement of components on circuit substrates
US4630219A (en) * 1983-11-23 1986-12-16 International Business Machines Corporation Element placement method
US4615011A (en) * 1983-12-19 1986-09-30 Ibm Iterative method for establishing connections and resulting product
US4613941A (en) * 1985-07-02 1986-09-23 The United States Of America As Represented By The Secretary Of The Army Routing method in computer aided customization of a two level automated universal array
US4754408A (en) * 1985-11-21 1988-06-28 International Business Machines Corporation Progressive insertion placement of elements on an integrated circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0536831A (ja) * 1991-08-01 1993-02-12 Mitsubishi Electric Corp 集積回路の自動配置配線装置

Also Published As

Publication number Publication date
EP0238314A2 (en) 1987-09-23
JPH0770598B2 (ja) 1995-07-31
KR870009473A (ko) 1987-10-27
US4823276A (en) 1989-04-18
KR900003832B1 (ko) 1990-06-02
EP0238314A3 (en) 1989-03-22

Similar Documents

Publication Publication Date Title
JPS62219944A (ja) 半導体集積回路装置の配線方法
US5980093A (en) Integrated circuit layout routing using multiprocessing
US4890238A (en) Method for physical VLSI-chip design
US3603771A (en) Input/output signal point assignment
EP0133466B1 (en) Simultaneous placement and wiring for vlsi chips
KR910002139B1 (ko) 반도체집적회로장치의 배선방법
CN116029254A (zh) 一种基于路径优化的集成电路版图自动布线方法及系统
EP0197646A2 (en) CMOS circuit design automation system
US3621208A (en) Signal point interconnection routing
Bekhale et al. Reconfiguration strategies for VLSI processor arrays and trees using a modified Diogenes approach
US20200175130A1 (en) Constructing VIA Meshes for High Performance Routing on Silicon Chips
US5315534A (en) Computer process for interconnecting logic circuits utilizing softwire statements
Wu et al. Antenna avoidance in layer assignment
JP3208014B2 (ja) 配線経路調査装置および配線経路調査方法
JP2690929B2 (ja) Ｍｏｓトランジスタ間の配線方法
KR100275489B1 (ko) 대칭형 현장 가공형 반도체의 배선을 위하여다중 핀 네트를 이중 핀 네트로 분할하는 방법
Berkman et al. Top-bottom routing around a rectangle is as easy as computing prefix minima
Alia et al. Automated module placement and wire routeing according to a structured biplanar scheme in printed boards
JP2656840B2 (ja) チャネル配線装置
JP2810771B2 (ja) 半導体装置の配線方法
Johann et al. LEGAL: an algorithm for simultaneous net routing
JPH02278829A (ja) 半導体装置の配線方法
JP2974398B2 (ja) 自動配線方式
Wills et al. Data manipulator network for WSI designs
de Oliveira Johann et al. LEGAL: An Algorithm for Simultaneous Net Routing.

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees