JP2000181937A - 自動配線設計装置及び自動配線設計方法 - Google Patents

自動配線設計装置及び自動配線設計方法

Info

Publication number
JP2000181937A
JP2000181937A JP10355482A JP35548298A JP2000181937A JP 2000181937 A JP2000181937 A JP 2000181937A JP 10355482 A JP10355482 A JP 10355482A JP 35548298 A JP35548298 A JP 35548298A JP 2000181937 A JP2000181937 A JP 2000181937A
Authority
JP
Japan
Prior art keywords
wiring
segment
wiring segment
design
interval
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10355482A
Other languages
English (en)
Inventor
Toru Kumada
亨 熊田
Yukihiko Onishi
由紀彦 大西
Eiichi Konno
栄一 今野
Takao Yamaguchi
高男 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP10355482A priority Critical patent/JP2000181937A/ja
Priority to US09/460,916 priority patent/US6453455B1/en
Publication of JP2000181937A publication Critical patent/JP2000181937A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/394Routing

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】 (修正有) 【課題】障害要素が移動可能要素か移動不可能要素かに
かかわらず、所定の基準間隔を満たすような配線パター
ンを自動的に設計する。 【解決手段】配線セグメントL4を指定する指定手段
と、配線セグメントとの間隔が所定間隔aより小さい第
一の要素P3を特定する特定手段と、第一の要素と配線
セグメントとの間隔が所定間隔を満たすような配線セグ
メントの移動位置を決定する決定手段とを備え、第一の
要素が移動不可能要素であっても、配線セグメント自身
が移動することにより設計基準エラーを回避し、また決
定手段は、配線セグメントL3を既存の要素、第一の要
素を新たな要素L4と設定し、新たな要素に対する既存
の要素の移動位置を決定する押し上げ配線処理を実施す
ることによって、配線セグメントL3の移動位置を決定
して、指定された配線セグメントと既存の障害要素とを
入れ替えることで、押し上げ処理を利用して自己回避処
理を実現する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、LSIなどの電子
部品が多数配置された基板の配線を自動的に設計する自
動配線設計装置及び自動配線設計方法に関する。
【0002】
【従来の技術】携帯電話などのような超小型の電子機器
内には、LSIなど様々な電子部品を多数搭載した電装
基板が内蔵される。そして、電装基板上の限られた面積
を最大限有効利用するため、多数の電子部品が高密度に
配置される。このような電装基板の配線パターン設計を
行う場合、電子部品同士の間隔や配線同士の間隔は、一
定の基準値を下回らない限り、できるだけ近接するよう
に設計される。
【0003】図9は、従来の自動配線設計装置における
配線設計処理を説明するための図である。図9(a)
は、設計者によって、配線セグメントAが配線セグメン
トBに近接して図示する位置に指定された場合を示す図
である。この場合、配線セグメントAと配線セグメント
Bとの間隔が、所定の基準間隔l1より小さいと、配線
セグメントBが障害要素として特定される。そして、間
隔が基準間隔l1を満たすように、既存の配線セグメン
トBを配線セグメントB’(点線)の位置に自動的にず
らす処理が行われる。このように、設計者が指定した配
線セグメントを有効な配置として扱い、所定の基準間隔
l1を満たすように、既存の他の配線セグメントをずら
す処理を「押し上げ処理」という。このように配線セグ
メントを移動可能要素として扱い、押し上げ処理を行う
ことによって、たとえ、基準間隔l1より小さい間隔で
配線セグメントが指定されても、自動的に基準間隔l1
を満たすような配線設計処理が行われる。
【0004】
【発明が解決しようとする課題】一方、図9(b)は、
設計者によって、配線セグメントAがLSIのピン位置
Cに近接して図示する位置に指定された場合を示す図で
ある。この場合、配線セグメントAとピンCとの間隔が
基準間隔l2より小さいと、ピンCが障害要素として特
定される。しかしながら、この場合、上述のような押し
上げ処理は行われない。これは、ピンCが移動不可能な
要素として扱われるからである。ピンCを、配線セグメ
ントと同様に移動可能要素として扱い、上述の押し上げ
処理を実施して、その位置をずらすと、LSI全体の位
置もずれ、ひいては、基板全体の配線パターンを崩すお
それがある。従って、障害要素が移動不可能要素である
場合は、配線セグメントの指定は、無効な指定として扱
われ、設計者は、配線セグメントの指定をやり直さなけ
ればならない。
【0005】このように、押し上げ処理は、障害要素が
移動可能な要素である場合に実施され、移動不可能要素
の場合は実施されず、設計効率の低下の要因となってい
る。
【0006】従って、本発明の目的は、配線セグメント
の指定によって、障害要素が特定された場合、その障害
要素が移動可能要素か移動不可能要素かにかかわらず、
所定の基準間隔を満たすような配線パターンを自動的に
設計することができる自動配線設計装置及び自動配線設
計方法を提供することにある。
【0007】
【課題を解決するための手段】上記目的を達成するため
の本発明の自動配線設計装置の構成は、配線セグメント
を指定する指定手段と、配線セグメントとの間隔が所定
間隔より小さい第一の要素を特定する特定手段と、第一
の要素と前記配線セグメントとの間隔が所定間隔を満た
すような前記配線セグメントの移動位置を決定する決定
手段とを備えることを特徴とする。
【0008】これにより、配線セグメントに指定に対す
る障害要素が移動不可能要素である場合であっても、指
定された配線セグメント自身が移動する自己回避処理を
実施することにより、設計基準エラーを回避することが
可能となる。
【0009】例えば、決定手段は、配線セグメントを、
既存の要素と設定し、第一の要素を、新たな要素と設定
し、新たな要素に対する既存の要素の移動位置を決定す
る押し上げ配線処理を実施することによって、配線セグ
メントの移動位置を決定する。このように、指定された
配線セグメントと、既存の障害要素とを入れ替えるスワ
ップ処理を行うことで、従来の押し上げ処理を利用し
て、容易に自己回避処理を実現することが可能となる。
【0010】そして、決定手段は、配線セグメントを前
記移動位置に移動させた結果、配線セグメントを含む第
二の要素と、第三の要素との間隔が所定間隔より小さく
なる場合、さらに、第二の要素と第三の要素との間隔が
所定間隔を満たすような第三の要素の移動位置を決定す
る。
【0011】また、上記構成の自動配線設計装置は、さ
らに、配線セグメント及び第三要素の移動前後における
配線パターンの複雑度の変化量を、所定の判断基準レベ
ルと比較する複雑度判断手段を備え、この複雑度判断手
段は、変化量が判断基準レベル以下の場合、配線セグメ
ントの指定を有効とし、判断基準レベルより大きい場
合、配線セグメントの指定を無効とする。
【0012】配線パターンの複雑度は、例えば、配線パ
ターンを構成する配線セグメント全体の折れ曲がり数又
は前記配線セグメントの長さである。このように、配線
パターンの複雑度判断を行うことにより、設計基準エラ
ーが解消した場合であっても、配線パターンが過度に複
雑化することを防止することができる。
【0013】また、上記目的を達成するための本発明の
自動配線設計方法は、配線セグメントを指定するステッ
プと、配線セグメントとの間隔が所定間隔より小さい第
一の要素を特定する特定ステップと、第一の要素と前記
配線セグメントとの間隔が所定間隔を満たすような配線
セグメントの移動位置を決定する決定ステップとを備え
ることを特徴とする。
【0014】そして、例えば、上記決定ステップは、配
線セグメントを、既存の要素と設定し、第一の要素を、
新たな要素と設定し、新たな要素に対する既存の要素の
移動位置を決定する押し上げ配線処理を実施することに
よって、配線セグメントの移動位置を決定する。
【0015】
【発明の実施の形態】以下、本発明の実施の形態につい
て説明する。しかしながら、本発明の技術的範囲が、本
実施の形態に限定されるものではない。
【0016】図1は、本発明の実施の形態における自動
配線設計装置の構成例を示す図である。図1に示される
ように、自動配線設計装置は、CPU1、メインメモリ
2、表示装置3、記憶装置4、キーボード5、ポインテ
ィングデバイス(マウス)6などからなるワークステー
ションなどのコンピュータシステムである。そして、記
憶装置4には、設計パターンのデータファイルや、本発
明に特徴的な自動配線設計処理を実行するプログラム、
さらには、後述する配線パターン複雑度判断基準ライブ
ラリなどが格納されている。
【0017】このようなシステムにおいて、コンピュー
タシステム起動時に、上記プログラム及びパターンデー
タなどがメインメモリ2に読み出される。そして、設計
者が、表示装置3の画面を見ながら、新たな配線セグメ
ントを指定すると、CPU1が、以下に説明する自動配
線設計処理を実行する。
【0018】図2は、本発明の実施の形態における自動
配線設計処理を説明するための図である。図2には、
BGA(Ball Grid Array)型の電子部品のピンP1、P
2、P3及びP4の間を3本の配線セグメントL1、L
2、L3が配置されている。ここで、ピンPは、上述し
たように、配線設計上、移動不可能要素であって、配線
セグメントLは、移動可能要素である。
【0019】いま、ピンP1とピンP3との間隔Xに対
する設計基準として、あらかじめ、ピンPと配線セグメ
ントLの基準間隔a、配線セグメント間Lの基準間隔b
が設定されているものとする。そして、この設計基準に
よれば、ピンP1とピンP3との間隔Xには、4本の配
線セグメントLが設定可能であるとする。即ち、図2
においては、4本の配線セグメントLが設定可能な間隔
Xに3本の配線セグメントしか設定されていないが、設
計基準上では、ピンP1とピンP3との間にさらにもう
一本の配線セグメントLを設定することができる。
【0020】そこで、設計者は、図2に示すように、
ピン3と配線セグメントL3との間にさらに配線セグメ
ントL4(点線)をピン3に近接して指定する。このと
き、配線セグメントL4は、ピンP3に対する設計基準
である基準間隔aを満たしていないものとする。即ち、
ピンP3が障害要素として特定される。
【0021】このような配線セグメント指定がなされる
と、従来の押し上げ処理によれば、指定された配線セグ
メントに対する障害要素が移動不可能要素であるピンな
ので、押し上げ処理ができず、無効な指定として扱わ
れ、設計者は、配線セグメントの指定をやり直さなけれ
ばならない。
【0022】一方、本発明の実施の形態によれば、ま
ず、障害要素であるピンP3に対して、設計基準間隔a
を満たす配線セグメントL4の移動位置が算出され、図
2に示されるように、配線セグメントL4自身がその
移動位置に移動する。このように、従来の押し上げ処理
と異なり、指定された配線セグメント自身が障害要素に
対して設計基準を満たすように移動することを「自己回
避」と呼ぶこととする。この自己回避により、障害要素
が移動不可能要素であっても、以下に説明するように、
他の要素に対しても設計基準を満たす限り、配線セグメ
ントの指定をやり直すことなく、自動配線設計が可能と
なる。
【0023】図2に戻り、この自己回避処理により、
配線セグメントL4がピンP3に対して移動することに
より、配線セグメントL4は、ピンP3に対する設計基
準は満足するが、配線セグメントL3に対して設計基準
エラーとなってしまう(配線セグメントL3とL4の間
隔が基準間隔b未満となる)。従って、次に、配線セグ
メントL3が設計基準エラー要素として特定される(図
2参照)。
【0024】この場合は、従来の押し上げ処理が実施さ
れる。即ち、既存の要素である配線セグメントL3の移
動位置が算出され、図2に示されるように、配線セグ
メント3が、配線セグメントL4に対して設計基準を満
たすように、その移動位置に移動する。
【0025】そうすると、図2に示されるように、配
線セグメントL3は、配線セグメントL4に対する設計
基準は満足するが、配線セグメントL2に対して設計基
準エラーとなってしまう(配線セグメントL2とL3の
間隔が基準間隔b未満となる)。従って、次に、配線セ
グメントL2が設計基準エラー要素として特定される。
【0026】この場合も上記同様に、図2に示される
ように、従来の押し上げ処理が実施される。即ち、既存
の要素である配線セグメントL2が、配線セグメントL
3に対して設計基準を満たすように移動する。
【0027】そうすると、図2に示されるように、配
線セグメントL2は、配線セグメントL3に対する設計
基準は満足するが、配線セグメントL1に対して設計基
準エラーとなってしまう(配線セグメントL1とL2の
間隔が基準間隔b未満となる)。従って、次に、配線セ
グメントL1が設計基準エラー要素として特定される。
【0028】この場合も上記同様に、従来の押し上げ処
理が実施される。即ち、既存の要素である配線セグメン
トL1が、配線セグメントL2に対して設計基準を満た
すように移動する。
【0029】図2は、配線セグメントL1移動後の配
線パターンを示す図である。上述したように、ピンP1
とP3の間隔Xの間には、設計基準上、4本の配線セグ
メントを配置可能である。そして、上述したように、配
線セグメントL4、L3、L2の位置を設計基準の基準
間隔a及びbになるように順に移動させてきたので、配
線L1とピンP1との間隔も、設計基準の間隔aを満た
すはずである。即ち、これにより、指定された配線セグ
メントL4及び既存の配線セグメントL1、L2及びL
3は、全て設計基準を満たすので、配線セグメントL4
に指定に対する自動配線設計処理が終了する。
【0030】図3乃至図5は、本発明の実施の形態にお
ける自動配線設計処理のフローチャートを示す。本発明
の実施の形態における自動配線設計処理では、上述した
ように、自己回避処理が行われる。そして、この自己回
避処理を実行するために、本発明の実施の形態では、従
来の押し上げ処理が利用される。具体的には、まず、図
3のステップS1において、新たな配線セグメント(以
下、新セグメントという)が指定される。例えば、図2
のように、配線セグメントL4が配線L3とピンP3
との間に指定される場合である。ステップS2におい
て、上述したように、指定された新セグメントと既存の
周囲要素との間隔が設計基準を満たすか否かなどの設計
基準チェックが実施される。そして、ステップS3にお
いて、その新セグメントの指定が設計基準を満たさない
設計基準エラーである場合、ステップS4において、設
計基準エラーの対象となった障害要素が特定される。例
えば、図2において、配線セグメントL4の指定が、
ピンP3に対する設計基準エラーである場合、ピンP3
が障害要素として特定される。
【0031】そうすると、次のステップS5において、
その既存の障害要素が新たに指定された要素(仮想指定
要素)として設定され、新セグメントが既存の要素(仮
想既存要素)として設定される。例えば、図2におい
て、ピンP3が仮想指定要素として設定され、配線セグ
メントL4が仮想既存要素として設定される。
【0032】その後、ステップS6において、通常の押
し上げ処理が実施される。従って、ステップS6では、
仮想既存要素が、仮想指定要素に対して設計基準を満た
すように移動する。例えば、図2において、配線セグ
メントL4が、ピンP3に対して設計基準を満たすよう
に移動する。これにより、実際は、指定された新セグメ
ントが、既存の障害要素に対して移動する自己回避処理
が実施される。
【0033】即ち、通常の押し上げ処理は、新たに指定
された配線セグメントに対して、既存の要素が移動可能
な障害要素として特定された場合、その既存の要素を移
動させる。一方、本発明における自己回避処理は、既存
の要素は移動させずに、新セグメントを移動させる。こ
の自己回避処理を、通常の従来の押し上げ処理を利用し
て実行するには、ステップS5において、指定された配
線セグメントと既存の要素を入れ替える処理(スワップ
処理)を行えばよい。そして、このスワップ処理後に通
常の押し上げ処理を実施することで、指定された配線セ
グメント自身が移動する自己回避処理が実施される。こ
のように、上記スワップ処理を追加する簡単な設計プロ
グラム変更により、従来の押し上げ処理を利用した自己
回避処理を実現することができる。
【0034】ステップS6において、押し上げ処理が行
われると、押し上げ処理によって、変化する新セグメン
トの補正処理を行う。
【0035】図6は、新セグメントの補正処理を説明す
るための図である。まず、図6(a)では、配線セグメ
ントL4をその折れ曲がり点M1及びM2でさらに細か
いセグメントL41、L42及びL43に分割して考え
る。そして、配線セグメントL4の点線位置へ移動後
も、折れ曲がり点M1でL41とL42が接続し、折れ
曲がり点M2でセグメントL42とセグメントL43が
接続するように、セグメントL41とL43をそれぞれ
ΔL41、ΔL43だけ延長する補正処理が行われる。
図6(b)では、上記同様に、配線セグメントL4をそ
の折れ曲がり点M1でさらに細かいセグメントL41及
びL42に分割して考える。そして、セグメントL42
が点線位置へ移動すると、セグメントL41に余分な部
分ΔL41が生じてしまう。従って、ΔL41を削除す
る補正処理が行われる。
【0036】図3に戻り、ステップS8では、ステップ
S7における自己回避処理の結果、移動した新セグメン
トが、既存の他の要素との間で設計基準を満たすか否か
の設計基準チェックが行われる。例えば、図2におい
て、配線セグメントL4の移動によって、次に、配線セ
グメントL4の移動位置が、配線セグメントL3に対す
る設計基準エラーとなる。
【0037】図4に移って、ステップ9において、設計
基準エラーが存在すると、次にステップS10におい
て、上記ステップS6の自己回避処理の繰り返し回数が
所定の設定回数を越えたか否かが判定される。
【0038】自己回避処理の繰り返し回数に制限が設け
られるのは、自己回避処理により設計基準エラーが生
じ、その結果さらに自己回避処理を繰り返す無制限な自
己回避処理によって、配線パターン全体がいたずらに複
雑化してしまうことを避けるためである。
【0039】ステップS10において、自己回避処理の
繰り返し回数が設定回数以下の場合、次に、ステップS
11において、ステップS9で設計基準エラーの対象と
なった他の要素(以下、エラー対象要素という)が移動
不可能要素か否かが識別される。そして、そのエラー対
象要素が移動可能要素である場合は、ステップS12に
おいて、それを新たに指定された新セグメントとして設
定する。例えば、図2において、エラー対象要素であ
る配線セグメント3は、移動可能要素であるので、ステ
ップS12において、新セグメントとして設定される。
【0040】そして、ステップS2に戻って、ステップ
S12において設定された新セグメントに対する設計基
準チェックが再度実施される。そして、ステップS3乃
至ステップS8の処理が繰り返される。例えば、図2
に対応して、新セグメントL3の位置は、既存の要素で
ある配線セグメントL4の存在により設計基準エラーと
なっているので、ステップS4において、今度は、配線
セグメントL4が障害要素として特定される。従って、
ステップS5では、配線セグメントL4が仮想指定要素
として設定され、新セグメントL3が仮想指定セグメン
トとして設定される。そして、ステップS6において、
新セグメントL3が、配線セグメントL4に対して設計
基準を満たすように移動する自己回避処理が行われる。
しかしながら、新セグメントL3が移動するこの自己回
避処理は、通常の押し上げ処理と同義である。元々、新
セグメントL3は既存の要素であり、それが移動するか
らである。最初の配線セグメントの指定(配線セグメン
トL4の指定)に対して、自己回避処理を実行した後、
連鎖的に生じる設計基準エラーに対しては、通常の押し
上げ処理によって、エラー対象要素となる配線セグメン
トL3、L2及びL1を順次移動させる必要ある。この
最初の自己回避処理と、その後の押し上げ処理とを同じ
自己回避処理ループ内で実行するために、既存の要素で
あるエラー対象要素L3、L2及びL1を、ステップS
12において、新セグメントとしてあらかじめ反転させ
ておいて、さらに、ステップS5において、再度既存の
要素に戻す。これにより、押し上げ処理を自己回避処理
として実施することができる。
【0041】従って、図2乃至図2における配線セ
グメントL3、L2及びL1の押し上げ処理は、このス
テップS2乃至ステップS12の自己回避処理により実
現される。
【0042】図4に戻って、ステップS10において、
自己回避処理の繰り返し回数が設定回数を越えている場
合、又はステップS11において、エラー対象要素が移
動不可能要素である場合は、これ以上自己回避処理を続
行できないので、ステップS13に進む。ステップS1
3では、自己回避処理によって、結局、設計基準エラー
を解消できなかったので、自己回避処理で移動した要素
が元の位置に戻される。そして、次のステップS14に
おいて、ステップS4で特定された障害要素が移動不可
能要素でない場合は、以下に説明する処理が行われる。
また、ステップS14において、ステップS4の障害要
素が移動不可能要素(例えば、ピン)である場合は、新
セグメントの指定は無効となる(図5のステップS2
1)。
【0043】まず、ステップS15において、障害要素
に特定された配線セグメントに対して、削除/再配線処
理が可能な場合はそれが実施される。
【0044】図7は、削除/再配線処理を説明するため
の図である。図7(a)において、例えば、折れ曲がり
が直角に設定された配線セグメント(障害要素)Laの
折れ曲がり部分に近接して、新たな配線セグメントLb
が、図示されるように指定されると、配線セグメント間
の間隔Kが設計基準より小さい設計基準エラーとなる場
合が想定される。このような場合、図7(b)に示すよ
うに、障害要素である配線セグメントLaの直角部分を
削除して、斜め切り落とされたような形状に再配線する
ことにより、新たに指定された配線セグメントLbとの
間隔Kが、設計基準を満たすことができる場合がある。
【0045】そして、ステップS16において、このよ
うな削除/再配線処理を実施しても、設計基準エラーが
解消しない場合は、ステップS17において、変化した
障害要素(斜めに切り落とされた配線形状)Lbは、変
化前の状態(直角形状)に戻される。
【0046】さらに、ステップS18において、障害要
素に対する従来の押し上げ処理を行う。即ち、新セグメ
ントに対して設計基準を満たすように障害要素が移動
し、それにより連鎖的に設計基準エラーが生じた場合
は、順次押し上げ処理が実施される。
【0047】そして、ステップS19において、この押
し上げ処理によっても、設計基準エラーを解消できない
場合は、図5に移って、ステップS20において、押し
上げ処理で移動した要素が元の位置に戻される。そし
て、ステップS21において、新セグメントの指定は無
効とされる。
【0048】一方、ステップS9、ステップS16及び
ステップS19において、設計基準エラーが解消した場
合は、図5のステップS22における配線パターン複雑
度判断処理が実施される。
【0049】図8は、配線パターン複雑度判断処理を説
明するための図である。図8では、移動可能要素とし
て、配線セグメントが複数接続されるビア(VIA)ホール
を例に複雑度判断処理が説明される。ビアホールは、基
板が複数の層を構成し、その層毎に配線パターンが存在
する場合に、異なる層の配線セグメント同士を結線する
ための導通孔である。なお、図8では、6層構成のビア
ホールHが示され、層がそれぞれ異なる配線セグメント
G1、G2、G3及びG4は、互いに結線状態にある。
そして、このビアホールHは、配線設計上は、移動可能
要素として設定されている。
【0050】今、このビアホールHが、ある配線セグメ
ントと設計基準を満たす間隔を維持できず、自己回避処
理又は押し上げ処理により移動した場合、それにつれ
て、ビアホールHに接続している複数の配線セグメント
G1、G2、G3及びG4も移動する。このとき、配線
セグメントG1、G2、G3及びG4は、ビアホールH
との結線を保持するため、その配線パターンが修正さ
れ、図示されるように、配線セグメントの折れ曲がりの
数や長さが増加し、配線パターンが崩れる(配線パター
ンが複雑化する)場合がある。
【0051】従って、上記各処理によって変化した配線
パターンが、過度に複雑化することを避けるため、ステ
ップS22において、配線パターンの変化量を、記憶装
置4の配線パターン複雑度判断基準ライブラリに格納さ
れている所定の判断基準値と比較する。そして、ステッ
プS23において、その変化量が判断基準値を超えない
場合に、新セグメントの指定は有効とされる(ステップ
S24)。
【0052】配線パターンの変化量とは、具体的には、
配線セグメントにおける折れ曲がり数の増加数や配線セ
グメントの長さの増加分である。そして、判断基準値
は、例えば、変化前の折れ曲がりの数や配線セグメント
の長さに対する所定割合(例えば、10%乃至20%程
度)が設定される。
【0053】一方、変化量が判断基準値を超える場合
は、ステップS20において、上記各処理で移動した要
素が元の位置に戻され、ステップS21において、新セ
グメントの指定は無効とされる。
【0054】そして、ステップS25において、次の配
線セグメントを指定する場合は、ステップS1に戻り、
配線セグメントの指定を終了する場合は、本発明の実施
の形態のおける自動配線設計処理は終了する。
【0055】このように、配線セグメントの指定に対し
て、自己回避処理、削除/再配線処理、押し上げ処理な
ど複数の自動配線処理が実施されることによって、設計
基準エラーを回避できる可能性が高まり、配線セグメン
トの指定回数を低減させることができる。
【0056】
【発明の効果】以上、本発明によれば、配線セグメント
に指定に対する障害要素が移動不可能要素である場合で
あっても、指定された配線セグメント自身が移動する自
己回避処理を実施することにより、設計基準エラーを回
避することが可能となる。従って、設計者による配線セ
グメントの指定回数が低減し、配線設計処理の省力化が
図られる。
【0057】また、指定された配線セグメントと、既存
の障害要素とを入れ替えるスワップ処理を行うことで、
従来の押し上げ処理を利用して、容易に自己回避処理を
実現することが可能となる。さらに、配線パターンの複
雑度判断を行うことにより、設計基準エラーが解消した
場合であっても、配線パターンが過度に複雑化すること
を防止することができる。
【図面の簡単な説明】
【図1】本発明の実施の形態における自動配線設計装置
の構成例である。
【図2】本発明の実施の形態における自動配線設計処理
を説明するための図である。
【図3】本発明の実施の形態における自動配線設計処理
のフローチャートである(その1)。
【図4】本発明の実施の形態における自動配線設計処理
のフローチャートである(その2)。
【図5】本発明の実施の形態における自動配線設計処理
のフローチャートである(その3)。
【図6】新セグメントの補正処理を説明するための図で
ある。
【図7】削除/再配線処理を説明するための図である。
【図8】配線パターン複雑度判断処理を説明するための
図である。
【図9】従来の自動配線設計装置における配線設計処理
を説明するための図である。
【符号の説明】
1 CPU 2 メインメモリ 3 表示装置 4 記憶装置 5 キーボード 6 ポインティングデバイス
───────────────────────────────────────────────────── フロントページの続き (72)発明者 今野 栄一 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内 (72)発明者 山口 高男 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内 Fターム(参考) 5B046 AA08 BA06 GA01

Claims (14)

    【特許請求の範囲】
  1. 【請求項1】移動可能な要素である配線セグメントの指
    定に対応して、所定の設計基準を満たすように配線パタ
    ーンを設計する自動配線設計装置において、 配線セグメントを指定する指定手段と、 前記配線セグメントとの間隔が所定間隔より小さい第一
    の要素を特定する特定手段と、 前記第一の要素と前記配線セグメントとの間隔が所定間
    隔を満たすような前記配線セグメントの移動位置を決定
    する決定手段とを備えることを特徴とする自動配線設計
    装置。
  2. 【請求項2】請求項1において、 前記決定手段は、前記配線セグメントを、既存の要素と
    設定し、前記第一の要素を、新たな要素と設定し、前記
    新たな要素に対する前記既存の要素の移動位置を決定す
    る押し上げ配線処理を実施することによって、前記配線
    セグメントの移動位置を決定することを特徴とする自動
    配線設計装置。
  3. 【請求項3】請求項1において、 前記第一の要素は、移動不可能な要素であることを特徴
    とする自動配線設計装置。
  4. 【請求項4】請求項1において、 前記決定手段は、前記配線セグメントを前記移動位置に
    移動させた結果、前記配線セグメントを含む第二の要素
    と、第三の要素との間隔が所定間隔より小さくなる場
    合、さらに、前記第二の要素と前記第三の要素との間隔
    が所定間隔を満たすような前記第三の要素の移動位置を
    決定することを特徴とする自動配線設計装置。
  5. 【請求項5】請求項1において、 前記配線セグメントの移動前後における配線パターンの
    複雑度の変化量を、所定の判断基準レベルと比較する複
    雑度判断手段を備え、 前記複雑度判断手段は、前記変化量が前記判断基準レベ
    ル以下の場合、前記配線セグメントの指定を有効とし、
    前記判断基準レベルより大きい場合、前記配線セグメン
    トの指定を無効とすることを特徴とする自動配線設計装
    置。
  6. 【請求項6】請求項4において、 前記配線セグメント及び前記第三要素の移動前後におけ
    る配線パターンの複雑度の変化量を、所定の判断基準レ
    ベルと比較する複雑度判断手段を備え、 前記複雑度判断手段は、前記変化量が前記判断基準レベ
    ル以下の場合、前記配線セグメントの指定を有効とし、
    前記判断基準レベルより大きい場合、前記配線セグメン
    トの指定を無効とすることを特徴とする自動配線設計装
    置。
  7. 【請求項7】請求項5又は6において、 前記配線パターンの複雑度は、前記配線パターンを構成
    する配線セグメント全体の折れ曲がり数又は前記配線セ
    グメントの長さであることを特徴とする自動配線設計装
    置。
  8. 【請求項8】移動可能な要素である配線セグメントの指
    定に対応して、所定の設計基準を満たすように配線パタ
    ーンを設計する自動配線設計方法において、 配線セグメントを指定するステップと、 前記配線セグメントとの間隔が所定間隔より小さい第一
    の要素を特定する特定ステップと、 前記第一の要素と前記配線セグメントとの間隔が所定間
    隔を満たすような前記配線セグメントの移動位置を決定
    する決定ステップとを備えることを特徴とする自動配線
    設計方法。
  9. 【請求項9】請求項8において、 前記決定ステップは、前記配線セグメントを、既存の要
    素と設定し、前記第一の要素を、新たな要素と設定し、
    前記新たな要素に対する前記既存の要素の移動位置を決
    定する押し上げ配線処理を実施することによって、前記
    配線セグメントの移動位置を決定することを特徴とする
    自動配線設計方法。
  10. 【請求項10】請求項8において、 前記第一の要素は、移動不可能な要素であることを特徴
    とする自動配線設計方法。
  11. 【請求項11】請求項8において、 前記決定ステップは、前記配線セグメントを前記移動位
    置に移動させた結果、前記配線セグメントを含む第二の
    要素と、第三の要素との間隔が所定間隔より小さくなる
    場合、さらに、前記第二の要素と前記第三の要素との間
    隔が所定間隔を満たすような前記第三の要素の移動位置
    を決定することを特徴とする自動配線設計方法。
  12. 【請求項12】請求項8において、 前記配線セグメントの移動前後における配線パターンの
    複雑度の変化量を、所定の判断基準レベルと比較する複
    雑度判断ステップを備え、 前記複雑度判断ステップは、前記変化量が前記判断基準
    レベル以下の場合、前記配線セグメントの指定を有効と
    し、前記判断基準レベルより大きい場合、前記配線セグ
    メントの指定を無効とすることを特徴とする自動配線設
    計方法。
  13. 【請求項13】請求項11において、 前記配線セグメント及び前記第三要素の移動前後におけ
    る配線パターンの複雑度の変化量を、所定の判断基準レ
    ベルと比較する複雑度判断ステップを備え、 前記複雑度判断ステップは、前記変化量が前記判断基準
    レベル以下の場合、前記配線セグメントの指定を有効と
    し、前記判断基準レベルより大きい場合、前記配線セグ
    メントの指定を無効とすることを特徴とする自動配線設
    計方法。
  14. 【請求項14】請求項12又は13において、 前記配線パターンの複雑度は、前記配線パターンを構成
    する配線セグメント全体の折れ曲がり数又は前記配線セ
    グメントの長さであることを特徴とする自動配線設計方
    法。
JP10355482A 1998-12-15 1998-12-15 自動配線設計装置及び自動配線設計方法 Pending JP2000181937A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP10355482A JP2000181937A (ja) 1998-12-15 1998-12-15 自動配線設計装置及び自動配線設計方法
US09/460,916 US6453455B1 (en) 1998-12-15 1999-12-14 Automatic wiring design apparatus and automatic wiring design method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10355482A JP2000181937A (ja) 1998-12-15 1998-12-15 自動配線設計装置及び自動配線設計方法

Publications (1)

Publication Number Publication Date
JP2000181937A true JP2000181937A (ja) 2000-06-30

Family

ID=18444208

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10355482A Pending JP2000181937A (ja) 1998-12-15 1998-12-15 自動配線設計装置及び自動配線設計方法

Country Status (2)

Country Link
US (1) US6453455B1 (ja)
JP (1) JP2000181937A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011253436A (ja) * 2010-06-03 2011-12-15 Shinko Electric Ind Co Ltd 配線設計装置及び配線設計方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7506295B1 (en) * 2002-12-31 2009-03-17 Cadence Design Systems, Inc. Non manhattan floor plan architecture for integrated circuits
CN103167736B (zh) * 2011-12-16 2015-10-14 北大方正集团有限公司 一种印刷电路板补偿处理方法、设备及pcb

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0770598B2 (ja) * 1986-03-20 1995-07-31 株式会社東芝 半導体集積回路装置の配線方法
JP3208014B2 (ja) 1994-07-20 2001-09-10 三菱電機株式会社 配線経路調査装置および配線経路調査方法
JPH09223742A (ja) 1996-02-14 1997-08-26 Mitsubishi Electric Corp 引き剥がし再配線方法
JP2904270B2 (ja) 1996-07-11 1999-06-14 日本電気株式会社 クロストークエラー抑制方式
JP2858566B2 (ja) 1996-08-15 1999-02-17 日本電気株式会社 自動配線方法
JP2001015637A (ja) * 1999-06-30 2001-01-19 Mitsubishi Electric Corp 回路配線方式及び回路配線方法及び半導体パッケージ及び半導体パッケージ基板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011253436A (ja) * 2010-06-03 2011-12-15 Shinko Electric Ind Co Ltd 配線設計装置及び配線設計方法

Also Published As

Publication number Publication date
US6453455B1 (en) 2002-09-17

Similar Documents

Publication Publication Date Title
US6226560B1 (en) Method and apparatus for optimizing the path of a physical wire
US10817640B2 (en) Integrated circuit including different types of cells, and method and system of designing the same
JP4187947B2 (ja) パターン補正方法、パターン補正装置、およびパターン補正プログラムを記録した記録媒体
US6516447B2 (en) Topological global routing for automated IC package interconnect
JPS60130843A (ja) 接続路を設定する方法
US7509616B2 (en) Integrated circuit layout design system, and method thereof, and program
US20060064653A1 (en) Automatic layout yield improvement tool for replacing vias with redundant vias through novel geotopological layout in post-layout optimization
US20170177783A1 (en) Multilevel via placement with improved yield in dual damascene interconnection
US6499135B1 (en) Computer aided design flow to locate grounded fill in a large scale integrated circuit
US6608335B2 (en) Grounded fill in a large scale integrated circuit
US10936784B2 (en) Planning method for power metal lines
US6880143B1 (en) Method for eliminating via blocking in an IC design
JP2001306641A (ja) 半導体集積回路の自動配置配線方法
JP2000181937A (ja) 自動配線設計装置及び自動配線設計方法
US8010925B2 (en) Method and system for placement of electric circuit components in integrated circuit design
US20030028853A1 (en) Wiring layout method of integrated circuit
US6615401B1 (en) Blocked net buffer insertion
EP1564645A2 (en) Configurable memory system for embedded processors
JP3229235B2 (ja) 配線整形方法及び装置、禁止領域半径決定方法及び装置
JP3705737B2 (ja) 半導体集積回路のレイアウト方法
JPH11312185A (ja) レイアウトデータの作成方法
JP3184132B2 (ja) 階層レイアウト設計手法
JPH05289312A (ja) 半導体集積回路のマスクパターン処理方法および処理装置
JP2007305800A (ja) 半導体集積回路装置の設計方法、設計装置、及び半導体集積回路装置
JPH06349947A (ja) 半導体集積回路装置のマスクパターン設計方法および設計装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050811

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080702

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080715

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20081202