DE2263149A1 - Oberflaechen-feldeffekt-transistor mit niedriger und stabiler tor-schwellwertspannung - Google Patents

Oberflaechen-feldeffekt-transistor mit niedriger und stabiler tor-schwellwertspannung

Info

Publication number
DE2263149A1
DE2263149A1 DE2263149A DE2263149A DE2263149A1 DE 2263149 A1 DE2263149 A1 DE 2263149A1 DE 2263149 A DE2263149 A DE 2263149A DE 2263149 A DE2263149 A DE 2263149A DE 2263149 A1 DE2263149 A1 DE 2263149A1
Authority
DE
Germany
Prior art keywords
layer
aluminum
insulating film
tantalum
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE2263149A
Other languages
English (en)
Other versions
DE2263149B2 (de
DE2263149C3 (de
Inventor
Keiichi Shimakura
Hideo Tsunemitsu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Publication of DE2263149A1 publication Critical patent/DE2263149A1/de
Publication of DE2263149B2 publication Critical patent/DE2263149B2/de
Application granted granted Critical
Publication of DE2263149C3 publication Critical patent/DE2263149C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Formation Of Insulating Films (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

PATENTANWÄLTE
DR.-ING. RICHARD GLAWE · DIPL-ING. KLAUS DELFS ■ DIPL-PHYS. DR. WALTER MOLL MÜNCHEN HAMBURG MÜNCHEN
8MÖNCHEN26 2HAMBURG52
POSTFACH 37 WAITZSTR, 12
. UEBHERRSTR. 20 · TEL, (0411) 89 22 55
TEl, (0811) 22 65 48 TELEX 21 29 21 spei TELEX 52 25 05 spez '
IHRE NACHRICHT VOM UNSER ZEICHEN MÜNCHEN
Nippon Electric Company, Limited, Tokyo, Japan
Oberfläehen-Feldeffekt-Transistor mit niedriger und stabiler Tor-Schwellwert-Spannung
Die Erfindung bezieht sich auf einen Metall-Isolator-Halbleiter-Feldeffekt-Transistor mit isoliertem Tor.
Da die Charakteristika der Metall-Isolator-Halbleiter-Feldeffekt-Transistoren mit isoliertem Tor, im weiteren als MIS-FET bezeichnet, hauptsächlich durch ihre Torschwellwertspannungen, im weiteren als V™ bezeichnet, ist Vm ein äußerst wichtiger Parameter beim Bau und beim Betrieb dieser Transistoren. Der Wert von VT soll so niedrig wie möglich sein ("niedrig" heißt, daß der absolute Wert klein ist) und stabil sein. Mit dem Niedrigerwerden von VT werden die Ladespannungen zur Steuerung der Transistoren niedriger, und damit wird der Leistungsverbrauch vermindert. Weiter wird eine direkte elektrische Verbindung mit bipolaren Transistoren
309829/0780 " 2 "
2263H9
durchführbar. Mit anderen Worten wird es möglich, in demselben Halbleiterplattchen sowohl einen MIS-FET als auch bipolare Transistoren einzubauen und monolithische integrierte Schaltungen mit MIS-Fet und bipolaren Transistoren zu verwirklichen. Der Wert von Vm sollte während des Montierens und während des praktischen Betriebes des MIS-FET nicht schwanken.
Bei herkömmlichen MIS-FET werden die Torelektrode, andere Elektroden und notwendige leitende Schichten aus Aluminium gebildet und durch aufeinanderfolgende Schritte geschaffen, bei denen Kontaktöffnungen in einen Schutzfilm auf einem Halbleitersubstrat zum Geben elektrischer Verbindung mit dem Substrat, Aufbringen von Aluminium und Ätzen des nicht notwendigen Teiles des Aluminiums gemäß der bekannten Photoätztechnik vorgenommen werden. Der Hauptgrund für die Änderung und das Anwachsen von Vm des MIS-FET liegt in der Wanderung bewegbarer Fremdionen wie etwa Na+-ionen in den Tor-Isolatorfilm. Bei den herkömmlichen MIS-FET dringen die Na+- und andere Fremdionen durch den entfernten Teil des Aluminium, der sich zwischen den Elektroden erstreckt, in den Schutzfilm ein, die fundieren seitlich in den Film und wandern in den Torisolatorfilm. Aus diesem Grunde ist große Sorgfalt zu üben, um das Eindringen solcher Ionen in der Plättchen-Herstellungsstufe zu verhindern. In den nachfolgenden Stufen wie dem Pelletisieren und Zusammenbauen kann eine Behandlung mit Säure (beispielsweise Salpetersäure) zum Entfernen der Na+ - und anderer Ionen nicht durchgeführt werden, weil die Elektroden und leitenden Schichten aus Aluminium schon eingeführt sind. Daher können solche Fremdionen, die in der Schaltsegmentoberfläche sitzen, nicht geeignet entfernt werden, und diese Ionen wandern in den Torisolatorfilm während des Pelletisieren und der folgenden Bearbeitungsstufen und während des auf die Herstellung folgenden Betriebes und bewirken, daß V™ unstabil und hoch wird.
Es ist allgemeine Praxis, eine Grenzschicht aus Phosphorsilikatglas, Siliziumnitrid oder ähnlichem auf einem Siliziumdioxydfilm aufzubringen, welche eine Sperrwirkung gegen diese Fremdionen be-
309829/0786 ~3~
2263T49
sitzt. Die Verwendung einer solchen Doppelschicht als Torisolatorfilm erhöht jedoch die Instabilität der VT wegen der Polarisationsund Hysterese-Effekte, die solchen Doppelschichtfilmen anhaften. Wo eine Phosphorsilikatglasschicht (die am meisten verwendete Grenzschicht) verwendet wird, werden Ionen wie die Na Ionen in der Phosphorsilikatglasschicht eingefangen, wobei ihre positiven Ladungen erhalten bleiben, und daher die positiven Ladungen V™ anwachsen lassen. Einer von vielen Nachteilen, die die Verwendung von Phosphorsilikatglas mit sich bringt, ist die Erzeugung von Oberflächenkriechströmen wegen ihrer Feuchtigkeitsabsorbtionseigenschaft und die Neigung eines Überätzens der Kontaktlöcher beim Öffnen dieser Löcher für das Einführen von Quellen- und Senkenelektroden. Auf diese Weise wird mit einem Doppelschichtaufbau des Torisolationsfilmes die Spannung Vm nicht vermindert und stabilisiert und außerdem hat dieser Aufbau noch weitere Nachteile.
Es ist ein Verfahren bekannt, bei dem der nicht notwendige Teil des Aluminiums in AIpO-, umgewandelt wird durch einen elektrolytischen Oxydationsprozeß zur Bildung von Elektroden und leitender Schichten anstelle der Entfernung dieses Teiles durch Ätzen. Der hier verwendete Begriff "elektrolytische Oxydation" bedeutet ein Verfahren des Eintauchens eines Halbleiterplättchen in eine elektrolytische Lösung und eine elektrochemische Umwandlung eines vorbestimmten Teiles des Metalles in ein Metalloxyd mit einer Formierspannung, die zwischen dem Plättchen und einer in der Lösung angeordneten Elektrode anliegt. Ein derart gebildeter Al2O, - Film besitzt jedoch nicht die hinreichenden Grenzeffekte zum Verhindern des Eindringens von Fremdionen, die von außen kommen. Daher kann VT nicht hinreichend erniedrigt und stabilisiert werden durch Verwendung dieses elektrolytischen Oxydationsverfahrens bei Herstellung der bekannten MIS-FET.
Das elektrolytische Oxydationsverfahren hat bei Verwendung zur Bildung von Elektroden und leitenden Schichten in den bekannten MIS-FET den weiteren Nachteil, daß dieses Verfahren kaum verwendet werden kann bei der Herstellung eines MIS-FET mit p-Kanal,.
309829/0786
-4- 2263H9
weil es schwierig ist, eine Formierspannung zuzuführen durch ein Halbleitersubstrat zu Aluminium, und daher bleibt der nicht notwendige Teil des Aluminiums teilweise unbedeckt.
Es ist Aufgabe der Erfindung einen Oberflächen-Feld-Effekt-Transistor (Feld-Effekt-Transistor mit isoliertem Tor) zu schaffen, der eine niedrige und stabile Torschwellspannung besitzt.
Es ist weiter Aufgabe der Erfindung, einen neuen Elektrodenaufbau für einen Oberflächen-Feld-Effekt-Transistor zu schaffen, welcher es ermöglicht, das elektrolytische Oxydationsverfahren bei der Herstellung solcher Transistoren sowohl mit p-Kanal als auch mit n-Kanal zu verwenden.
Diese Aufgabe wird durch ein Feld-Effekt-Halbleiterelement mit isoliertem Tor mit einem Halbleitersubstrat und einem auf einem Teil der Oberfläche des Substrats aufgebrachten Torisolationsfilm gelöst, das sich dadurch kennzeichnet, daß eine auf dem Torisolationsfilm aufgebrachte Torelektrode zusammensetzt aus einer Tantalschicht und einer Aluminiumschicht, und daß um die Torelektrode herum ein aus einer Tantal-Oxydschicht und einer Aluminium-Oxydschicht zusammengesetzter Isolationsfilm vorgesehen ist. In der Praxis ist es geeigneter, daß alle die Elektroden, die eine Torelektrode und andere leitende Schichten auf der Oberfläche eines Halbleiter-Schaltsegmentes enthalten, aus einer Tantal-Aluminium- Doppelschicht geformt werden und die übrige Oberfläche des Schaltsegmentes, die nicht mit Elektroden und leitenden Schichten bedeckt sind, mit einer Tantal-Oxyd-Aluminium-Oxyd-Doppel-Isolationsschicht bedeckt werden.
Es hat sich gezeigt, daß Tantal-Oxyd als eine starke Schranke gegen Fremdionen wie Na -ionen wirkt und daß der Torisolationsfilm nicht verunreinigt wird durch solche Fremdionen, sogar wenn er nicht mit einer Phosphorsilikatglasschicht überzogen ist. Mit anderen Worten wird die Phosphorsilikatglasschicht überflüssig. Daher kann Vm des MIS-FET stabil und niedrig gemacht
309829/0786
2263 H 9
werden mit dieser Erfindung. Es hat sich auch herausgestellt, daß der Wert von Vm des MIS-FET gemäß der Erfindung niedriger ist, als es eigentlich bei Nichtvorhandensein einer Phosphorsilikatglasschicht erwartet wird. Die Verwendung einer Tantal-Aluminium-Doppelschicht als Torelektrode vermindert die Torschwellwertspannung Vm. Wie allgemein bekannt ist» hängt V™ von der Austrittsarbeit eines Metalles einer Torelektrode ab. Die Austrittsarbeit von Tantal unterscheidet sich nicht sehr von der von Aluminium, was als Torelektrode in einem herkömmlichen MIS-FET verwendet wird. Gegenwärtig ist der Grund für die unerwartete Verminderung der Vm nicht bekannt.
Die Dicke der Tantalschicht in der Doppelmetallschicht kann in dem Bereich von 100 - 1000 £ vorzugsweise von 500 - 1000 A* liegen. Die Aluminiumschicht in der Doppelmetallschicht soll 1 Mikron oder mehr dick sein und ist in der Praxis vorzugsweise 1,0 - 1,7 Mikron dick.
Es ist zweckdienlich, daß die Tantal-Oxyd- und Aluminium-Oxyd-SchiGhten durch elektrolytische Oxydation von Tantal- und Aluminium-Doppelschichten gebildet werden. Diese Doppel-Isolationsschichten können gebildet werden durch Aufbringen von Tantal und Aluminium aufeinanderfolgend'auf der Oberfläche eines Halbleitersubstrates, bei dem die notwendigen Bereiche wie Quellen- und Senkenbereiche schon gebildet sind, und die schon mit einem Torisolatorfilm und einem notwendigen Schutzfilm beschichtet sind, wobei selektiv der nicht notwendige Teil des Aluminiums in Aluminiumoxyd durch elektrolytische Oxydation umgewandelt wird und dann unter Verwendung des bleibenden Aluminiums als Maske mit einer selektiven elektrolytischen Oxydation das Tantal behandelt wird. Da eine Formierspannung über die Tantalschicht der Aluminiumschicht in der selektiven elektrolytischen Oxydation des Aluminiums zugeführt werden kann, kann ein MIS-FET mit p-Kanal mit dem elektrolytischen Oxydationsverfahren hergestellt werden. Es wird angenommen, daß die Herstellung mit dem elektrolytischen Oxydationsverfahren etwas zur Verminderung der Vm beitragen kann.
3 09829/0786 -6-
Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung von Ausführungsbeispielen anhand der Figuren. Von Jen Figuren zeigen:
Fig. 1-5 Schematische Querschnittszeichnungen eines
MIS-FET gemäß der Erfindung in einzelnen Herstellungsstufen ;
Fig. 6 ein Diagramm, bei dem VT als eine .Funktion der
Dicke des Torisolatorfilmes im MIS-FET gemäß der Erfindung und in einem herkömmlichen MIS-FET aufgetragen' ist; und
Fig. 7A u. 7B VT als Funktion der B-T-Bohandlung im MIS-FET
gemäß der Erfindung und im herkömmlichen MIS-FET.
Wie Fig. 1 zeigt, ist zunächst ein Schaltsegment mit einem Siliziumsubstrat 1 mith-Leitung und einer n-Dotierung in einer
15 "5
Konzentration von 10 /cm vorgesehen. In dem η-leitenden Substrat 1 sind Quellen- und Senkenbereiche 2 und 3 mit p-Leitung vorgesehen, während auf der Oberfläche des Substrates 1 ein Torisolatorfilm 4 und ein Oberflächenschutz-Isolationsfilm 5 gebildet sind, wobei beide Filme aus Siliziumoxyd gebildet werden, welches keinen Schutzeffekt gegen Fremdionen besitzt. Der Torisolatorfilm 4 wird zwischen Quelle und Senke 2 und 3 vorgesehen. In dem Oberflächenschutzfilm 5 sind Kontaktlöcher 6 und 7 vorgesehen für eine elektrische Verbindung mit den Quellen- und Senkenbereichen und 3. Der Aufbau des Halbleiter-Schaltelementes, wie es oben erläutert und in Fig. 1 gezeigt ist, ist nicht Gegenstand der Erfindung und kann in bekannter V/eise hergestellt werden.
In Fig. 2 ist eine Tantalschicht 8 von ungefähr 700 S Dicke und eine Aluminiumschicht 9 von ungefährt 1,5 Mikron Dicke auf der Oberfläche des Siliziumsubstrates 1, die mit dem Torisolatorfilm 4 und dem Oberflächenschutzfilm 5 versehen ist, aufgebracht. Die Oberfläche des Tantals oxydiert leicht, wenn sie Luft ausgesetzt wird. Deshalb werden Tantal und Aluminium kon-
309829/0786
— 7 —
tinuierlich-verdampf t in derselben Glocke ohne Ausschalten des Vakuums bei der Bildung der Tantal-Aluminium-Doppelmetallschichten 8 und 9.
Danach wird die selektive elektrolytische Oxydation der Doppelmetallschichten vorgenommen.. Zuerst wird eine provisorische Maske 10 aus Photoätzlack, Siliziumoxyd, Glas oder ähnlichem vorgesehen zum Bedecken eines Teiles der Aluminiumschicht 9» der in Oxyd umgewandelt werden soll wie es in Fig. 3 gezeigt ist. Wo ein Photoätzlack als vorläufige Maske 10 verwendet wird, wird vorzugsweise im voraus die ganze Oberfläche der Aluminiumschicht 9 umgewandelt in einen porösen Aluminiumoxydfilm (nicht gezeigt) von ungefähr 0,1 Mikron Dicke durch elektrolytische Oxydation unter Verwendung von 10 % chromsäure-wässriger Lösung bei einer konstanten Formierspannung von 10 V über 10 Minuten, wodurch der poröse Aluminiumoxydfilm das Haftvermögen des Photoätzlacks bei der darauffolgenden elektrolytischen Oxydation vergrößert. Das in Fig. 3 gezeigte Halbleiter-Schaltsegment mit einer vorläufigen Maske 10 wird in Formlösung aus mit Ammoniumborat gesättigtem Äthylenglykol getaucht. Durch Verbinden des Substrates 1 und der Metallschichten 8 und 9 mit einer Anode einer konstanten Spannungsquelle mit einer Spannung von 80 V und einer in der Formlösung angeordneten Elektrode mit einer Katode der Spannungsquelle wird die selektive elektrolytische Oxydation über eine Dauer von 15 Minuten ausgeführt, um die Oberfläche der Aluminiumschicht 9, die nicht mit der Maske 10 bedeckt ist, umzuwandeln in einen dichten, nicht porösen Aluminium-Oxydfilm 11 von ungefähr 0,1 Mikron Dicke. Wo bereits ein poröser Aluminium-Oxydfilm über der Oberfläche der Aluminiumschicht 9 gebildet ist, wird der dichte Aluminium-Oxydfilm 11 unter diesem porösen Film gebildet.
Danach wird die provisorische Maske 10 entfernt und die selektive anodische Oxydation in derselben Weise ausgeführt, wie oben erwähnt, wobei der dichte Aluminiumfilm 11 als Maske in einer Formlösung von 10 % verdünnter Schwefelsäure bei einer konstanten Formspannung von 20 V verwendet wird. Als Ergebnis-wird die ge-
309829/0786
2263U9
samte Dicke des Teiles der Aluminiumsehicht 9» die vorher mit einer provisorischen Maske versehen und jetzt nicht mit dem dichten Aluminiumfilm 11 bedeckt ist, in eine poröse Aluminiumoxydschicht 12 umgewandelt, wie es in Fig. 4 gezeigt ist.
In der in Fig. 4 gezeigten anodischen Oxydation wirkt die darunterliegende Tantalschicht 8 als Weg für den Formierstrom, wodurch der unbedeckte Teil des Aluminiums vollständig oxydiert werden kann trotz einer gewissen Änderung in der Dicke an der Aluminiumschicht 9, und es besteht keine Möglichkeit, daß nicht umgewandeltes Aluminium in dem Oxydteil 12 zurückbleibt. Es ist übrigens möglich, als Maske 11 in dem anodischen bzw. elektrolytischen Oxydationsprozeß in Fig. 4 Siliziumoxyd, Siliziumnitrid, Glas, ein Metall wie etwa Titan oder ähnliches anstelle des dichten Aluminiumoxyds zu verwenden. In diesem Falle ist der in Bezug auf Fig. 3 beschriebene Vorgang nicht notwendig.
Anschließend wird eine elektrolytische Oxydation in einer 3 % wässrigen Lösung von Ammoniumzitrat bei einer konstanten Formierspannung von 200 V ausgeführt. Bei diesem Vorgang wird· die verbleibende Aluminiumsehicht 9 als eine Maske verwendet, und der nicht bedeckte Teil der Tantalschicht 8 wird in seiner ganzen Stärke in eine Tantal-Oxydschicht 13 umgewandelt, wie es in Fig. 5 gezeigt ist.
Da die Tantalschicht 8 sehr dünn ist (1000 Ä oder weniger und 700 α in dieser Ausführungsform) wird die Filmdicke beim Verdampfen auf ein Minimum vermindert, und der unbedeckte Teil dieser Schicht wird in eine einheitliche Oxydschicht ohne zurückbleibenden Tantalteil umgewandelt.
Auf diese Weise wird ein MIS-FET hergestellt, wie in Fig. 5 gezeigt ist, bei dem eine Torelektrode zusammengesetzt ist aus einer Tantalschicht 8-1 und einer Aluminiumsehicht 9-1, und die auf einem Torisolatorfilm 4 angeordnet ist. Auch eine Quellen- und eine Senkenelektrode sind aus Tantal-Aluminium-
309829/0786
2263H9
Doppelschichten 8-2, 9-2 und 8-3? 9-3 zusammengesetzt und über Kontaktöffnungen 6. und 7 (FIg0 1)-verbunden mit den Quellen- und Senkenbereichen 2 und 3» Andere gleitende Schichten und die ErStreckung der obengenannten Elektroden kann auch zusammengesetzt werden aus aufeinanderfolgenden Tantal-Aluminium- Doppelschichten. Die Abstände zwischen der Torelektrode und der Quellenelektrode und zwischen der Torelektrode und der Senkenelektrode werden mit einem doppelschichtigen Isolationsfilm aus Tantaloxyd 13 und Aluminiumoxyd 12 ge- . füllt. Die Aluminiumschichten 9-1? 9-2 und 9=3 der entsprechenden Elektroden werden darüber hinaus mit dem dichten Aluminiumoxydfilm 11 beschichtet.
Im weiteren werden mit der Erfindung erreichte technische Vorteile beschrieben. Es wird dazu auf Figo 6 Bezug genommen.„ Die Kurve B zeigt den Wert von V™ eines herkömmlichen MIS-FET als Funktion der Dicke eines Torisolationsfilmes„ In dem herkömmlichen MIS-FET ist der Torisolationsfilm zusammengesetzt aus einer Siliziumoxydschicht und einer Phoshporsilikat-Güasschicht, und die Elektroden sind nur aus Aluminium gebildet«, Bei einem solchen Aufbau ist es schwierig, Vm auf weniger als -2V zu vermindern, und zwar sogar dann, wenn der Torisolationsfilm 1000 Ä dünn ist, wie es in Kurve B gezeigt ist» Im Gegen·» satz dazu weist der MIS-FET nach der obenbeschriebenen Aus·» führungsform, bei dem die Dicke des Torisolationsfilmes 4 in der Größenordnung zwischen 1000 und 3000 2 geändert wurde, einen merklich verminderten Wert V™ auf, wie es die Kurve A zeigt. So beträgt der Wert für Vm -1,2 V bei einer Tordicke von 1000 A1 . Fig. 7 zeigt die Ergebnisse der sogo B-T-Behanälung, in der eine Vorspannung von +20V oder -20V an die Torelektrode des MIS-FET angelegt und diese auf 250° über eine Stunde lang erwärmt wird. In der Abszisse in FIg0 7 stellt- 0 den Zustand vor der ß-T-Behandlung dar, +BT zeigt das Ergebnis der B-T-Behandlung mit positiver Vorspannung 9 und -B-T ist das Ergebnis der B-T-Behandlung mit negativer Vorspannung.
_ 10 3G9829/0786
2263U9
Fig. 7A zeigt ein Ergebnis für den MIS-FET der in Fig. 5 gezeigten Ausführungsform, während Fig. 7B für einen herkömmlichen MIS-FET der obengenannten Art zeigt. Beide MIS-FETs weisen einen 1000 X dicken Torisolationsfilm auf. Wie aus Fig. 7 ersichtlich ist, Bt VT des bekannten MIS-FET sehr instabil, während V™ bei dem MIS-FET gemäß der Erfindung sich kaum ändert mit der B-T-Behandlung und daher sehr stabil ist.
Ferner trägt der dichte Aluminiumoxydfilm 11, der die Oberfläche der Aluminiumschicht bedeckt, stark zur Verminderung solcher Probleme wie dem Kurzschalten von Elektroden als Folge einer Ansammlung von Schmutz und mechanischer Zerstörung von . Elektroden als Folge von Zerkratzung bei, was sich in einer merklichen Verbesserung bezüglich der Zuverlässigkeit als auch der Produktionsergebnisse, ausdrückt.
In einem MIS-FET mit p-Kanal, wie er in Fig.3gezeigt ist, besitzt das Substrat 1 n-Leitung, während die Quellen- und Senkenberebhe 2» 3 p-Leitung besitzen. Daher benötigt dieses die Anwendung einer Gegenvorspannung von 80-90 V zur Lieferung einer Formierspannung von dem Substrat 1 durch die p-n Grenzschicht in umgekehrter Richtung über die Quellen- und Senkenbereiche 2, 3 zu der Metallschicht 9. Es ist jedoch unmöglich, einen nicht porösen Aluminiumoxydfilm 11 herzustellen, der einer Spannung von mehr als 20-30 V widersteht. Entsprechend muß, die der Metallschicht 9 zugeführte Formierspannung von der metallischen Schicht 9 per se kommen. Bei dem herkömmlichen MIS-FICT ist keine der Schicht in Fig. 3 entsprechende metallische Schicht unter der Aluminiumschicht 9 vorhanden. Da die Aluminiumsohicht verhältnismäßig dick ist (1 Mikron oder mehr), variiert die Dicke unvermeidlich, und in Abhängigkeit von der Variation der Schichtdicke bleibt oft nicht in Aluminiumoxyd umgewandeltes Aluminium zurück in der letzten Stufe der anodischen
- 11 -
309829/0786
2283149
Oxydation, die für die Aluminiumoberflache stattfindet. Aus diesem Grund kann die anodische bzw. elektrolytische Oxydation nicht angewandt werden auf die Herstellung eines herkömmlichen MIS-FET mit p-Kanal. Im Gegensatz dazu besitzt der MIS-FET gemäß der Erfindung die darunter liegende Tantalschicht 8, die zum Zuführen des Formierstromes zu der Aluminiumschicht dienen kann. Selbst wenn Variationen der Dicke der Aluminiumschicht 9 in einem gewissen Ausmaß auftreten., wird, da Tantal kaum eloxiert wird durch einen für die elektrolytische Oxydation des Aluminiums verwendete Elektrolyten, die elektrolytische Oxydation der Aluminiumschicht 9 fortgesetzt werden können, bis der ganze vorbestimmte Teil der Aluminiums eil icht 9 in Aluminiumoxyd umgewandelt ist durch den die Tantalschicht durchfließenden Formierstrom. Auf diese Weise kann ein MIS-FET mit p-Kanal leicht nach der Erfindung hergestellt werden.
Die Erfindung kann gleichermaßen angewendet werden auf die Herstellung eines MIS-FET mit 21-Kanal, in dem ein Substrat mit p-Leitung und Quellen- und Senkenbereichen mit n-Leitung vorgesehen sind.
309829/0 7 86

Claims (5)

_ 12 - 2263U9 Patentansprüche
1.)Feldeffekt-Halbleiterelement mit isoliertem Tor mit einem Halbleitersubstrat und einem Torisolatorfilm auf einem Teil der Oberfläche des Substrates, dadurch gekennzeichnet, daß eine auf dem Torisolatorfilm angeordnete Torelektrode aus einer Tantalschicht und einer Aluminiumschicht gebildet wird und daß um die Torelektrode herum ein aus einer Tantaloxydschicht und einer Aluminiumoxydschicht zusammengesetzter isolierender Film vorgesehen ist.
2. Halbleiterelement nach Anspruch 1, dadurch gekennzeichnet, daß die Tantalschicht eine Dicke von 100 - 1000 A und die Aluminiumschicht eine Dicke von 1 Mikron oder mehr besitzen.
3. Feldeffekt-Halbleiterelement mit isoliertem Tor mit einem Halbleitersubstrat und Quellen- und Senkenbereichen in dem Substrat, dadurch gekennzeichnet, daß ein Torisolatorfilm und ein einen Teil der Oberfläche des Substrates bedeckender erster isolierender Film, eine auf dem Torisolatorfilm angeordnete Torelektrode,mit den Quellen- und Senkenbereichen verbundene Gtellen- und Senkenelektroden, die sich bis zur Oberfläche des ersten isolierenden Filmes erstrecken, und ein zweiter isolierender Film, der auf der nicht von den Elektroden bedekcten Oberfläche des ersten isolierenden Films aufgebracht wird, vorgesehen sind, daß die Elektroden aus einer Tantalschicht und einer Aluminiumschicht bestehen und daß der zweite isolierende Film aus einer Tantaloxydschicht und einer Aluminiumoxydschicht gebildet ist.
- 13 309829/0786
2263 U 9
4. HalbleiteieLement nach Anspruch 3, dadurch gekennzeichnet, daß die Dicke der Tantalschicht und der Aluminiumschicht in dem Bereich von 500 - 1000 S bzw., von 1-1,7 Mikron liegt.
5. Verfahren zur Herstellung eines Oberflächen-Feldeffekttransistors, gekennzeichnet durch aufeinanderfolgende Bildung von Quellen- und Senkenbereichen in einem Halbleitersubstrat, dem Bedecken der Oberfläche des Substrates mit einem Torisolatorfilm und einem isolierenden Film? die Bildung von Öffnungen in den isolierenden Film für die elektrische Verbindung der Quellen- und Senkenbereiche, das Aufbringen einer Tantalschicht auf der Oberfläche des Substrates, das.mit dem Torisolatorfilm und dem isolierenden Film beschichtet ist, das Aufbringen einer Aluminiumschicht über der Oberfläche der Tantalschicht, das selektive Umwandeln eines vorbestimmten Teiles der Aluminiumschicht in eine Aluminiumoxydschicht durch anodische Oxydation und durch selektives Umwandeln eines vorbestimmten Teiles der - Tantalschicht in Tantaloxyd durch anodische Oxydation»
309829/0786
Leerseite
DE2263149A 1971-12-24 1972-12-22 Isolierschicht-Feldeffekttransistor und Verfahren zu seiner Herstellung Expired DE2263149C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP46104633A JPS5124341B2 (de) 1971-12-24 1971-12-24

Publications (3)

Publication Number Publication Date
DE2263149A1 true DE2263149A1 (de) 1973-07-19
DE2263149B2 DE2263149B2 (de) 1978-06-08
DE2263149C3 DE2263149C3 (de) 1984-08-09

Family

ID=14385834

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2263149A Expired DE2263149C3 (de) 1971-12-24 1972-12-22 Isolierschicht-Feldeffekttransistor und Verfahren zu seiner Herstellung

Country Status (3)

Country Link
US (1) US3806778A (de)
JP (1) JPS5124341B2 (de)
DE (1) DE2263149C3 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2292780A1 (fr) * 1974-11-29 1976-06-25 Ibm Procede de fabrication d'articles anodises, notamment dispositifs electroniques, et produits en resultant

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4027321A (en) * 1973-05-03 1977-05-31 Ibm Corporation Reliable MOSFET device and method for making same
JPS535438U (de) * 1976-07-01 1978-01-18
US4107726A (en) * 1977-01-03 1978-08-15 Raytheon Company Multilayer interconnected structure for semiconductor integrated circuit
US4307132A (en) * 1977-12-27 1981-12-22 International Business Machines Corp. Method for fabricating a contact on a semiconductor substrate by depositing an aluminum oxide diffusion barrier layer
US4214256A (en) * 1978-09-08 1980-07-22 International Business Machines Corporation Tantalum semiconductor contacts and method for fabricating same
US4381215A (en) * 1980-05-27 1983-04-26 Burroughs Corporation Method of fabricating a misaligned, composite electrical contact on a semiconductor substrate
US4758528A (en) * 1980-07-08 1988-07-19 International Business Machines Corporation Self-aligned metal process for integrated circuit metallization
US4608589A (en) * 1980-07-08 1986-08-26 International Business Machines Corporation Self-aligned metal structure for integrated circuits
US4524378A (en) * 1980-08-04 1985-06-18 Hughes Aircraft Company Anodizable metallic contacts to mercury cadmium telleride
DE3277759D1 (en) * 1981-09-18 1988-01-07 Fujitsu Ltd Semiconductor device having new conductive interconnection structure and method for manufacturing the same
DE3229205A1 (de) * 1982-08-05 1984-02-09 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Halbleiterbauelement und ein verfahren zu dessen herstellung
JP2873632B2 (ja) 1991-03-15 1999-03-24 株式会社半導体エネルギー研究所 半導体装置
US6713783B1 (en) 1991-03-15 2004-03-30 Semiconductor Energy Laboratory Co., Ltd. Compensating electro-optical device including thin film transistors
JP3437863B2 (ja) * 1993-01-18 2003-08-18 株式会社半導体エネルギー研究所 Ｍｉｓ型半導体装置の作製方法
US5747355A (en) * 1993-03-30 1998-05-05 Semiconductor Energy Laboratory Co., Ltd. Method for producing a transistor using anodic oxidation
TW297142B (de) * 1993-09-20 1997-02-01 Handotai Energy Kenkyusho Kk
US6777763B1 (en) 1993-10-01 2004-08-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for fabricating the same
JP3030368B2 (ja) 1993-10-01 2000-04-10 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US5576231A (en) * 1993-11-05 1996-11-19 Semiconductor Energy Laboratory Co., Ltd. Process for fabricating an insulated gate field effect transistor with an anodic oxidized gate electrode
JP3402400B2 (ja) 1994-04-22 2003-05-06 株式会社半導体エネルギー研究所 半導体集積回路の作製方法
US6943764B1 (en) * 1994-04-22 2005-09-13 Semiconductor Energy Laboratory Co., Ltd. Driver circuit for an active matrix display device
US6370502B1 (en) * 1999-05-27 2002-04-09 America Online, Inc. Method and system for reduction of quantization-induced block-discontinuities and general purpose audio codec
TWI436474B (zh) * 2007-05-07 2014-05-01 Sony Corp A solid-state image pickup apparatus, a manufacturing method thereof, and an image pickup apparatus

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1801882A1 (de) * 1967-10-09 1969-05-29 Philco Ford Corp N Ges D St De Halbleiteranordnung vom Feldeffekt-Transistortyp
US3489656A (en) * 1964-11-09 1970-01-13 Western Electric Co Method of producing an integrated circuit containing multilayer tantalum compounds
DE1812455A1 (de) * 1968-12-03 1970-06-18 Siemens Ag Verfahren zum Herstellen einer Isolierschicht auf der Oberflaeche eines Halbleiterkristalls
FR2081249A1 (en) * 1970-03-23 1971-12-03 Sescosem Junction field effect transistors - using tantlum oxide dielectric and needing fewer masks

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3502950A (en) * 1967-06-20 1970-03-24 Bell Telephone Labor Inc Gate structure for insulated gate field effect transistor
US3672984A (en) * 1969-03-12 1972-06-27 Hitachi Ltd Method of forming the electrode of a semiconductor device
DE1923265B2 (de) * 1969-05-07 1972-06-22 Licentia Patent Verwaltungs GmbH, 6000 Frankfurt Verfahren zum herstellen eines feldeffekttransistors mit isolierter steuerelektrode
US3663279A (en) * 1969-11-19 1972-05-16 Bell Telephone Labor Inc Passivated semiconductor devices

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3489656A (en) * 1964-11-09 1970-01-13 Western Electric Co Method of producing an integrated circuit containing multilayer tantalum compounds
DE1801882A1 (de) * 1967-10-09 1969-05-29 Philco Ford Corp N Ges D St De Halbleiteranordnung vom Feldeffekt-Transistortyp
DE1812455A1 (de) * 1968-12-03 1970-06-18 Siemens Ag Verfahren zum Herstellen einer Isolierschicht auf der Oberflaeche eines Halbleiterkristalls
FR2081249A1 (en) * 1970-03-23 1971-12-03 Sescosem Junction field effect transistors - using tantlum oxide dielectric and needing fewer masks

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
US-Z.: Bell Laboratories Record, Bd.44, 1966, S.304-311 *
US-Z.: Proc. IEEE, Mai 1967, S.687,688 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2292780A1 (fr) * 1974-11-29 1976-06-25 Ibm Procede de fabrication d'articles anodises, notamment dispositifs electroniques, et produits en resultant

Also Published As

Publication number Publication date
DE2263149B2 (de) 1978-06-08
JPS4871190A (de) 1973-09-26
JPS5124341B2 (de) 1976-07-23
DE2263149C3 (de) 1984-08-09
US3806778A (en) 1974-04-23

Similar Documents

Publication Publication Date Title
DE2263149A1 (de) Oberflaechen-feldeffekt-transistor mit niedriger und stabiler tor-schwellwertspannung
DE2312414C2 (de) Verfahren zur Herstellung von integrierten MOSFET-Schaltkreisen
DE1930669C2 (de) Verfahren zur Herstellung einer integrierten Halbleiterschaltung
DE3011982C2 (de)
EP0847593B1 (de) Verfahren zur herstellung einer eeprom-halbleiterstruktur
DE2352762A1 (de) Verfahren zur herstellung einer halbleiteranordnung mit komplementaeren feldeffekt-transistoren
DE3106202A1 (de) Integrierte halbleiterschaltungsanordnung und verfahren zu ihrer herstellung
DE3150222A1 (de) "verfahren zum herstellen einer halbleitervorrichtung"
DE2915024C2 (de) Verfahren zum Herstellen eines MOS-Transistors
DE4013643A1 (de) Bipolartransistor mit isolierter steuerelektrode und verfahren zu seiner herstellung
DE2933849A1 (de) Verfahren zur herstellung von halbleiteranordnungen
DE1640307A1 (de) Duennschichttechnik zur Herstellung integrierter Schaltungen
DE19727232A1 (de) Analoges Halbleiterbauelement und Verfahren zu dessen Herstellung
DE2303574A1 (de) Verfahren zum herstellen von feldeffekttransistoren mit isolierter gateelektrode
DE19632077B4 (de) Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung
EP0129045B1 (de) Verfahren zum Herstellen eines integrierten Isolierschicht-Feldeffekttransistors mit zur Gateelektrode selbstausgerichteten Kontakten
DE1764513B1 (de) Feldeffekt halbleitersteuerelement
DE2636369A1 (de) Feldeffekttransistor mit isolierter steuerelektrode
DE2837877A1 (de) Mos-integrierter halbleiterspeicher sowie verfahren zu seiner herstellung
DE2621165A1 (de) Verfahren zum herstellen eines metallkontaktes
DE1514017A1 (de) Halbleiteranordnung
DE3124283A1 (de) Halbleiteranordnung und verfahren zu dessen herstellung
DE3230510A1 (de) Variabler mis-widerstand
DE1589890A1 (de) Halbleiterelement mit Isolierueberzuegen und Verfahren zu seiner Herstellung
DE1930606A1 (de) Halbleiterbauelement mit einem Feldeffekttransistor mit isolierter Torelektrode und Schaltungsanordnung mit einem solchen Halbleiterbauelement

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee