DE2010502A1 - Halbleitervorrichtung und Verfahren zu ihrer Herstellung - Google Patents

Halbleitervorrichtung und Verfahren zu ihrer Herstellung

Info

Publication number
DE2010502A1
DE2010502A1 DE19702010502 DE2010502A DE2010502A1 DE 2010502 A1 DE2010502 A1 DE 2010502A1 DE 19702010502 DE19702010502 DE 19702010502 DE 2010502 A DE2010502 A DE 2010502A DE 2010502 A1 DE2010502 A1 DE 2010502A1
Authority
DE
Germany
Prior art keywords
insulating film
metal layer
base body
aluminum
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19702010502
Other languages
English (en)
Other versions
DE2010502B2 (de
Inventor
Kogo; Ohnishi Shinji; Kokubunji; Kato Hiroshi Tokio; Sato (Japan). P HOIl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of DE2010502A1 publication Critical patent/DE2010502A1/de
Publication of DE2010502B2 publication Critical patent/DE2010502B2/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/043—Dual dielectric
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/106—Masks, special

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Description

Patentanwalt« Dlpl.-Ing. R. BEETZ sen. Dlpl.-Ing. K. LA.ViPrJHCHT
Dr.-Ing. R. B E E T Z Jr,
8 München 22, Sieinsdorfsir. 10
81-15.457P( 15.458h) 50.1970
HITACHI, LTD., Tokio (Japan)
Halbleitervorrichtung und Verfahren zu ihrer
Herstellung
Die Erfindung bezieht sich auf eine Halbleitervorrichtung sowie ein Verfahren zu ihrer Herstellung, wobei es insbesondere um die Anbringung einer Elektrode, vorzugsweise einer Aluminiumelektrode an einer Halbleitervorrichtung geht.
Als Verfahren zur Verbindung einer Elektrode mit einem Halbleitergrundkörper in einer Halbleitervorrichtung, wie z. B. Doppelwärmeabführdiode, ist das folgende Verfahren bekannt. Zunächst wird ein Teil eines Passivierfilms aus Siliziumoxyd, der auf einem Siliziumgrundkörper erzeugt ist, entfernt, um einen Teil des Grundkörpers freizulegen. Eine dünne Schicht von Metall, wie z. B. Molybdän und Nickel, die eine gute Bindung mit Silizium aufweisen,
81-(POS 2O.785)-Tp-r (7)
009833/USS
wird auf der freigelegten Oberfläche angebracht. Schließlich wird eine Schicht aus Silber mit hoher Leitfähigkeit niedergeschlagen, um eine Elektrode zu bilden·
Nach diesem Verfahren neigen jedoch Molybdän, Nickel und Silber dazu, Oxyde auf ihrer Oberfläche zu bilden, wodurch die Eigenschaften der Elektroden verschlechtert werden. Außerdem ist der Oberflächenpassiviereffekt des Siliziumdioxydfilms nicht zufriedenstellend.
Der Erfindung liegt daher die Aufgabe zugrunde, eine hinsichtlich der Elektrodenanbringung verbesserte Halbleitervorrichtung und ein verbessertes Verfahren zur Schaffung eines guten ohmischen Kontakts mit einem Halbleitergrundkörper zu schaffen, wobei im Zuge des Verfahren·
gleichzeitig ein verbesserter Passivierfilm gebildet werden soll.
Gegenstand der Erfindung, mit der diese Aufgabe gelöst wird, ist eine Halbleitervorrichtung, gekennzeichnet durch einen Halbleitergrundkörper mit einer Hauptoberfläche, einen ersten Isolierfilm mit Oxydgehalt, der auf der Hauptoberfläche erzeugt ist und ein Loch zur Freilegung
eines Teils der Hauptoberfläche aufweist, eine erste, mit dem ganzen freigelegten Teil legierte Metallschicht, einen zweiten, auf der Oberfläche des ersten Isolierfilms
erzeugten, ein Oxyd des ersten Metalls enthaltenden und
an die erste Metallschicht angrenzenden Isolierfilm und
eine zweite, aufder ersten Metallschicht angebrachte und zum zweiten Isolierfilm reichende Metallschicht.
Vorzugsweise besteht der Halbleitergrundkörper aus
Silizium, der erste Isolierfilm enthält Siliziumoxyd, die
009839/1455
erste Metallschicht ist aus Aluminium, und die zweite Metallschicht besteht aus Aluminium, Chrom oder Titan,
Auf der zweiten Metallschicht kann außerdem noch eine dritte Metallschicht aus Gold und/oder Silber angebracht sein·
Das erfindungsgeraäße Verfahren zur Herstellung einer solchen Halbleitervorrichtung weist das Kennzeichen auf, daß man auf einer Hauptoberfläche eines Halbleitergrundkörpers einen Isolierfilm mit Oxydgehalt erzeugt, in dem Isolierfilm ein Loch zur Freilegung eines Teils des Halblei terjrundkörperβ vorsieht, auf dem freigelegten Oberflächenteil des Grundkörpers und auf dem Isolierfilm eine erste Metallschicht, wie Aluminium niederschlägt, die so erhaltene Einheit zwecks Legierung des Teils der ersten Metallschicht im Loch mit dem Halbleitergrundkörper und zwecks Oxydation des Teils der ersten Metallschicht auf dem Isolierfilm durch Reaktion des Metalls mit dem Oxyd im Isolierfilm erhitzt, wodurch auf dem ersten Isolierfilm ein zweiter, das Oxyd des Metalls enthaltender Isolierfilm erzeugt wird, und dann eine zweite, mit der Legierungsschicht der ersten, mit dem Halbleitergrundkörper legierten Metallschicht verbundene und zum zweiten Isolierfilm reichende Metallschicht, wie Aluminium, Chrom oder Titan anbringt.
Die Erzeugung einer Passivierschicht mit einem Gehalt mn Aluminiumoxyd auf dem Isolierfilm aus z. B. Siliziumdioxyd wirkt sich vorteilhaft in der Steigerung der Feuchtigkeitsbeatändigkeit des Films aus. Bei den Schritten der Slektrodenausbildung gemäß der Erfindung werden die Erzeugung des Passivierfilme und die Legierung der Elektrode
009839/U55
ORIGINAL INSPECTED
mit dem Halbleiter gleichseitig durchgeführt, wodurch.4£e Verfahrenssohritte vereinfacht und die Stabilität der elektrischen Eigenschaften der Halbleitervorrichtung verbessert werden.
Die Einzelheiten und Vorteile der Erfindung werden anhand des in der Zeichnung veranschaulichten Ausführungsbeispiele näher erläutert| darin zeigern
Fig. 1-6 Querschnitte eines Halbleiterelenente lit Zuge der einzelnen Verfahrensschritte zur
Schaffung eines Elektrodenanschlusses gemäß der Erfindung.
In Fig. 1 erkennt «an eine Erstleltfähigkeitstypzone, z. 8. eine P-Typzone 11» die in einer Hauptoberfllche eines Zweitleitfähigkeitetyp-Halbleitergrundkörpers 10 au· E. B. N-Typ-Kristallslllzium mittels Eindiffundierung einer Borverunreinigung in den Grundkörper 10 durch «in in einer Maskenschioht aus Siliziumoxyd, SiO. gebildetes Leoh erzeugt ist, die die Hauptoberfläche des Grundkörpers v10 bedeckt· Die Sillziunoxydschioht 12 erzeugt man durch Erhitzen der Hauptoberfläche des Siliziumgrundkörperβ 10 in einer oxydierenden Atmosphäre, wie z· B* feuchtem Sauerstoff, oder durch thermisches Niederschlagen von «ersetztem Siliziumoxyd auf der Hauptoberfläche· Die Oberfläche der Zone 11 kann mit einer weiteren Siliziumoxydeehicht bedeckt sein, da der Diffuslonsvorgang in einer oxydierenden Atmosphäre ausgeführt wird·
Dann erzeugt man, wie in Fig. 1 dargestellt 1st, ein
Q09839/U55
die P-Typzone 11 erreichendes Loch in der Oxydsohicht unter Anwendung einer herkömmlichen Fotograviertechnik. Es kann eine Oberflächenschicht mit einem Gehalt an Phosphorpentoxyd, P 2°S* auf der Siliz:i-umoxytischicht 12 angebracht werden, bevor das Loch gebildet wird.
Unter Anwendung der bekannten Vakuumaufdampfüngsmethode wird eine Aluminiumschicht 13 von 100 - 500 Ä Dicke auf der gesamten Oberfläche sowohl des Siliziumoxydfilms 12 als auch der in dem im Siliziumoxydfilm 12 gebildeten Loch freigelegten P-Typ-Diffusionszone 11 erzeugt, wie Fig. 2 zeigt· Vor der Niederschlagung des Aluminiums erhitzt man vorzugsweise den Grundkörper 10 auf etwa 200 C, um irgendwelche Gasteilchen von der Grundkörperoberfläche zu entfernen»
Der Grundkörper 10 wird auf eine Temperatur von etwa 700 - 850 0C für mindestens 10 Minuten, z. B. 30 Minuten, im Vakuum oder in einer inerten Atmosphäre, wie z· B* Stickstoff und Helium, erhitzt· Durch diese Wärmebehandlung wird Aluminium am Siliziumgrundkörper mit Silizium legiert, so daß sich eine Silizium-Aluminium-Legierung ~\k mit einer Eutektikumstemperatur von 577 °C bildet. Gleichzeitig reagiert Aluminium an der Siliziumoxydschicht 12 mit dieser Oxydschicht und wandelt sich in Aluminiumtrioxyd, Al-O- um, wodurch sich eine Passivierschicht 15 bildet, wie Fig. 3. zeigt»
Auf die Passivierschicht 15 wird Aluminium oder ein anderes Metall, wie z. B, Chrom oder Titan, das an Aluminium und Aluminiumtrioxyd, Al 0 gut haftet, aufgedampft, um eine Elektrodenmetallschicht 16 von 100 - 1000A zu bilden, wie Fig. k zeigt.
009839/U56
Auf der vorstehend genannten Elektrodenraetallschlcht 16 wird eine Schicht 17 mit einer guten elektrischen Leitfähigkeit aus z. B, Gold oder Silber mit einer Dicke von etwa 1 Ai niedergeschlagen, wie Fig. 5 zeigt.
Nach der herkömmlich bekannten Fotoätztechnik werden unerwünschte Teile dieser Metallschichten 16 und 17 entfernt, wie Fig. 6 zeigt. Mit der Metallschicht 17 als einer Elektrode wird eine Zuführung direkt verbunden. Oder man bringt, wie Fig. 6 zeigt, vor der Entfernung der unerwünschten Teile der Metallschichten 16 und 17 Lötmaterial an der Silber- oder Goldschicht 17 an, um eine Zwischenschicht 18 von etwa 5 - 20 /u Dicke zu schaffen.
Venn man in dem beschriebenen Ausführungsbeispiel Aluminium als Schicht 13 verwendet, lassen sich die Schichten 17 und 18 auch einsparen.
Obwohl nur ein die Bildung einer Elektrode betreffendes Ausführungsbeispiel der Erfindung erläutert wurde, versteht es sich, daß die Erfindung auch auf die Schaffung von Elektroden an Transistoren und integrierten Schaltungen anwendbar ist.
009839/U55

Claims (1)

  1. Patentansprüche
    f 1«/Halbleitervorrichtung, gekennzeichnet durch einen Halbleitergrundkörper (1O) mit einer HauptoberflMohe (ii), einen ersten Isolierfilm (12) mit Oxydgehalt, der auf der Hauptoberfläche erzeugt ist und ein Loch sur Freilegung eines Teils der Hauptoberfläohe aufweist, eine erste, alt des ganzen freigelegten Teil legierte Metallschicht { 1^), einen zweiten, aufder Oberfl Ich* des ersten Isolierfilm· erzeugten, ein Oxyd des ersten Netails enthaltenden und an die erste Netallschicht attfrensenden Isollerfilsi (15) und eine zweite, auf der ersten Netallechlcht angebrachte und cum «weiten Isolierfile reichend· Metallschicht (16). .
    2» Vorrichtung nach Anspruch 1, dadurch gekennzeichnete daO der Halbleitergrundkörper (10) aus Silizium ist, der erste Isolierfilm (12) Siliziumoxyd enthalt, die erste Metallschicht < ti») aus ait dem Silizium legiertem Aluminium iet und atm zweite Netallschicht (16) aus Aluminium, Ohrea oder Titan besteht·
    3» Vorrichtung nach Anspruch 2, dadurch gekennzeichnet, daß auf der «weiten Metallschicht (16) eine dritte NeteJll.eehich't (1?) aus Gold und/oder Silber angebracht ist«
    %· Verfahren zur Herstellung einer Halbleitervorrichtung «lieh Anspruch 1 oder 2, dadurch gekenn s e lohnet, dafi man auf einer Hauptoberfläche eines Halbleitergrundkörpers einen Isolierfilm mit Oxydgehalt er-■eugt, in dem Isolierfilm ein Loch zur Freilegung eines
    009839/U55
    ORIGINAL INSPECTED
    Teils des Ilalbleitergrundkörpers vorsieht, auf dem freigelegten Oberflächenteil des Grundkörpers und auf dem Isolierfilm eine erste Metallschicht, wie Aluminium niederschlägt, die so erhaltene Einheit zwecks Legierung des Teils der ersten Metallschicht im Loch mit dem Halbleitergrundkörper und zwecks Oxydation des Teils der ersten Metallschicht auf dem Isolierfilm durch Reaktion des Metalls mit dem Oxyd im Isolierfilm erhitzt, wodurch auf dem ersten Isolierfilm ein zweiter, das Oxyd des Metalls enthaltender Isolierfilm erzeugt wird, und dann eine zweite, mit der Legierungsschicht der ersten, mit dem Halbleitergrundkörper legierten Metallschicht verbundene und zum zweiten Isolierfilm reichende Metallschicht, wie Aluminium, Chrom oder Titan, anbringt«
    5· Verfahren nach Anspruch k, dadurch gekennzeichnet, daß man als erste Metallschicht Aluminium in einer Dicke von 100 bis 500 A niederschlägt und das Erhitzen der Einheit wenigstens 10 min auf eine Temperatur von 700 bis 850 0C durchführt.
    009839/U55
DE19702010502 1969-03-12 1970-03-05 Verfahren zur herstellung einer halbleiteranordnung Pending DE2010502B2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1833169 1969-03-12

Publications (2)

Publication Number Publication Date
DE2010502A1 true DE2010502A1 (de) 1970-09-24
DE2010502B2 DE2010502B2 (de) 1972-04-20

Family

ID=11968635

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19702010502 Pending DE2010502B2 (de) 1969-03-12 1970-03-05 Verfahren zur herstellung einer halbleiteranordnung

Country Status (3)

Country Link
US (1) US3672984A (de)
DE (1) DE2010502B2 (de)
GB (1) GB1246946A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0111823A2 (de) * 1982-12-23 1984-06-27 International Business Machines Corporation Titan-Metallisierungsschichten unter Druckspannung für Kontakte auf passivierten Halbleiteranordnungen

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE28402E (en) * 1967-01-13 1975-04-29 Method for controlling semiconductor surface potential
US3767463A (en) * 1967-01-13 1973-10-23 Ibm Method for controlling semiconductor surface potential
US3939047A (en) * 1971-11-15 1976-02-17 Nippon Electric Co., Ltd. Method for fabricating electrode structure for a semiconductor device having a shallow junction
JPS557020B2 (de) * 1971-11-15 1980-02-21
JPS5124341B2 (de) * 1971-12-24 1976-07-23
US3886580A (en) * 1973-10-09 1975-05-27 Cutler Hammer Inc Tantalum-gallium arsenide schottky barrier semiconductor device
US4980752A (en) * 1986-12-29 1990-12-25 Inmos Corporation Transition metal clad interconnect for integrated circuits
DE3802403A1 (de) * 1988-01-28 1989-08-10 Licentia Gmbh Halbleiteranordnung mit polyimidpassivierung
US9653296B2 (en) 2014-05-22 2017-05-16 Infineon Technologies Ag Method for processing a semiconductor device and semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0111823A2 (de) * 1982-12-23 1984-06-27 International Business Machines Corporation Titan-Metallisierungsschichten unter Druckspannung für Kontakte auf passivierten Halbleiteranordnungen
EP0111823A3 (en) * 1982-12-23 1986-06-11 International Business Machines Corporation Compressively stressed titanium metallurgy for contacting passivated semiconductor devices

Also Published As

Publication number Publication date
US3672984A (en) 1972-06-27
GB1246946A (en) 1971-09-22
DE2010502B2 (de) 1972-04-20

Similar Documents

Publication Publication Date Title
DE2436449C3 (de) Schottky-Diode sowie Verfahren zu ihrer Herstellung
EP0012955A2 (de) Ätzmittel zum Ätzen von Siliciumoxiden auf einer Unterlage und Ätzverfahren
DE1907740A1 (de) Halbleiteranordnung mit einem wenigstens zwei Halbleiterbereiche entgegengesetzten Leitungstype aufweisenden Halbleiterkoerper
EP0024572B1 (de) Elektrisch leitender Kontakt- oder Metallisierungsaufbau für Halbleitersubstrate
DE2033532C3 (de) Halbleiteranordnung mit einer Passivierungsschicht aus Siliziumdioxid
DE3136009A1 (de) Verfahren zur herstellung integrierter schaltungen
DE2618445A1 (de) Verfahren zum herstellen einer halbleitervorrichtung
DE2010502A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE4405716C2 (de) Verfahren zur Herstellung von ohmschen Kontakten für Verbindungshalbleiter
DE1927646B2 (de) Verfahren zur herstellung einer halbleiteranordnung
DE1589899A1 (de) Halbleiteranordnung mit isolierender Oberflaechenschicht auf einem Halbleitersubstrat und Verfahren zu ihrer Herstellung
DE2043303A1 (de) Verfahren zum Anbringen von Kontakten auf einem Halbleiterkörper, und Halb leitervornchtung mit Kontakt hergestellt nach dem Verfahren
DE3301457C2 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE69024728T3 (de) Verfahren zur Herstellung einer Elektrode zur elektrischen Kontaktierung eines Oxyd-Supraleiters
DE2902303A1 (de) Duennfilmtransistor und verfahren zu seiner herstellung
DE1564086B2 (de) Verfahren zum herstellen eines halbleitersystems
DE1816748A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE1806980A1 (de) Halbleiter-Bauelement
DE4329260B9 (de) Verfahren zur Herstellung einer Verdrahtung in einem Halbleiterbauelement
DE3227606A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE2937989C2 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE1546014A1 (de) Verfahren zum AEtzen von Metallschichten mit laengs der Schichtdicke unterschiedlicher Zusammensetzung
DE2134291A1 (de) Halbleitervorrichtung
DE1929084B2 (de) Ätzlösung für ein Verfahren zum Herstellen eines Halbleiterbauelementes
DE1764937C3 (de) Verfahren zur Herstellung von Isolationsschichten zwischen mehrschichtig übereinander angeordneten metallischen Leitungsverbindungen für eine Halbleiteranordnung