DE4329260B9 - Verfahren zur Herstellung einer Verdrahtung in einem Halbleiterbauelement - Google Patents

Verfahren zur Herstellung einer Verdrahtung in einem Halbleiterbauelement Download PDF

Info

Publication number
DE4329260B9
DE4329260B9 DE4329260A DE4329260A DE4329260B9 DE 4329260 B9 DE4329260 B9 DE 4329260B9 DE 4329260 A DE4329260 A DE 4329260A DE 4329260 A DE4329260 A DE 4329260A DE 4329260 B9 DE4329260 B9 DE 4329260B9
Authority
DE
Germany
Prior art keywords
diffusion barrier
barrier layer
layer
further characterized
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE4329260A
Other languages
English (en)
Other versions
DE4329260B4 (de
DE4329260A1 (de
Inventor
Chang-Soo Park
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE4329260A1 publication Critical patent/DE4329260A1/de
Publication of DE4329260B4 publication Critical patent/DE4329260B4/de
Application granted granted Critical
Publication of DE4329260B9 publication Critical patent/DE4329260B9/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Verfahren zur Herstellung einer Verdrahtung in einem Halbleiterbauelement, mit folgenden Schritten:
– Aufbringen einer ersten Diffusionsbarrierenschicht (65) auf ein Halbleitersubstrat (51),
– Wärmebehandeln der ersten Diffusionsbarrierenschicht für eine festgelegte Zeitdauer in einem Vakuum,
– Aufbringen einer zweiten Diffusionsbarrierenschicht (67) auf die wärmebehandelte erste Diffusionsbarrierenschicht und
– Aufbringen einer Metallverdrahtungsschicht (69) auf die zweite Diffusionsbarrierenschicht.

Description

  • Die Erfindung bezieht sich auf ein Verfahren zur Herstellung einer Verdrahtung in einem Halbleiterbauelement, insbesondere in einem Kontaktlöcher aufweisenden Halbleiterbauelement, mit zwischengefügter Diffusionsbarrierenschicht.
  • Der Verdrahtungsvorgang wird als wichtigster Punkt der Herstellungstechnologie von Halbleiterbauelementen angesehen, weil er die Leistungsfähigkeit (z.B. die Betriebsgeschwindigkeit), die Ausbeute und die Zuverlässigkeit der Bauelemente bestimmt. Die Stufenbedeckung des Metalls stellte in weniger dicht gepackten, konventionellen Halbleiterbauelementen wegen den diesen Bauelementen mit größeren Strukturabmessungen inhärenten Eigenschaften, z.B. Kontaktlöcher mit geringem Seitenverhältnis (Tiefe/Breite-Verhältnis) und flachen Stufen, keine ernsthafte Schwierigkeit dar.
  • In den letzten Jahren wurden jedoch mit wachsender Integrationsdichte der Halbleiterbauelemente die Kontaktlöcher beträchtlich schmäler (mit Durchmessern von weniger als einem halben Mikrometer), während die im Oberflächenbereich des Halbleitersubstrats gebildeten störstellendotierten Gebiete viel flacher wurden. Aufgrund des daraus resultierenden größeren Seitenverhältnisses der Kontaktlöcher und der größeren Stufen ist es für diese gegenwärtigen Halbleiterbauelemente größerer Packungsdichte notwendig geworden, den üblichen Aluminium-Metallisierungsprozeß zu verbessern, um die standardgemäßen Entwurfsziele einer hohen Betriebsgeschwindigkeit, einer hohen Ausbeute und einer guten Zuverlässigkeit des Halbleiterbauelements zu erreichen. Mit der konventionellen Vorgehensweise ist es außerdem schwierig, Kontaktlöcher mit Durchmessern von weniger als 1μm zu füllen, wobei die Gefahr der Bildung von Hohlräumen in den Kontaktlöchern des Halbleiterbauelements besteht.
  • Im Bemühen, die unzureichende Stufenbedeckung durch Aluminium zu überwinden, sind Verfahren zur Füllung der Kontaktlöcher durch Schmelzen des Aluminiums z.B. in der JP 62-109341 (A) offenbart.
  • Darüber hinaus hat der Erfinder der vorliegenden Anmeldung ein Verfahren entwickelt, das einen Schritt zur Abscheidung von Aluminium oder einer Aluminiumlegierung bei niedriger Temperatur zur Bildung einer Metallschicht und einen Schritt zur Wärmebehandlung der Metallschicht im Vakuum bei einer hohen Temperatur (unterhalb des Schmelzpunkts) beinhaltet, um die Metallschichtpartikel fließfähig zu machen, siehe DE 40 28 776 A1 .
  • Anfangs wurde bei der Herstellung von Halbleiterbauelementen reines Aluminium zur Bildung der metallischen Verdrahtungsschicht verwendet, aber aufgrund der Temperaturerhöhung in einem nachfolgenden Sinterschritt absorbiert die Aluminiumschicht Siliziumatome aus dem Siliziumsubstrat, weshalb das konventionelle Verfahren zur Bildung von Sperrschichtkurzschlüssen neigt. Aus diesem Grund ist es gängig, Al-1%Si, d.h. mit Silizium übersättigtes Aluminium, als Material für die metallische Verdrahtungsschicht zu verwenden.
  • Wenn jedoch eine Metallverdrahtung in einem Halbleiterbauelement unter Benutzung des obigen Al-1%Si-Materials erzeugt wird, wird während der Wärmebehandlung des Halbleiterwafers bei einer Temperatur von größer als ungefähr 450°C in einem nachfolgenden Sinterschritt Si aus dem Al-Film unter Bildung einer Si-Ablagerung zwischen dem Al-Film und seinen benachbarten Schichten ausgeschieden und wächst festkörperepitaktisch unter Bildung eines Si-Klümpchens in den Kontaktlöchern, was den Widerstand der Verdrahtungsschicht oder deren Kontaktwiderstand erhöhen kann.
  • Um die Bildung von Al-Spitzen aufgrund der oben beschriebenen Reaktion zwischen der metallischen Verdrahtungsschicht und dem Siliziumsubstrat oder die Erzeugung von Si-Ausscheidungen und Si-Klümpchen zu unterbinden, ist die Erzeugung einer Diffusionsbarrierenschicht zwischen der Verdrahtungsschicht und dem Siliziumsubstrat oder einer Isolationsschicht vorgeschlagen worden. Zum Beispiel wird in der US-Patentschrift 4 897 709 (Yokohama et al.) ein Verfahren zur Erzeugung eines Titannitrid (TiN)-Films als Diffusionsbarrierenschicht an der Innenseite des Kontaktlochs offenbart. Außerdem ist aus der JP 61-183942 (A) ein Verfahren bekannt, bei dem eine aus einer hochschmelzenden Metallschicht und einer Titannitridschicht bestehende Doppelschicht als Barrierenschicht gebildet und anschließend wärmebehandelt wird. Die Titannitridschicht reagiert mit dem Halbleitersubstrat im unteren Teil des mit dem Halbleitersubstrat verbindenden Kontaktlochs, um auf diese Weise eine Silizidschicht aus einem hochschmelzenden Metall zu erzeugen, die aus thermisch stabilen Komponenten besteht, wodurch der Barriereneffekt verstärkt und der Kontaktwiderstand verringert werden kann.
  • Die Erzeugung der oben erwähnten Diffusionsbarrierenschicht ist angesichts der Tatsache, daß Halbleiterbauelemente auf Strukturdimensionen kleiner als 1μm herunterskaliert wurden, ziemlich unumgänglich. Diese Diffusionsbarrierenschicht wird im allgemeinen zur Verbesserung der Diffusionsbarriereneigenschaft wärmebehandelt. Dieser Vorgang der Wärmebehandlung der Diffusionsbarrierenschicht wird üblicherweise durch Tempern der Diffusionsbarrierenschicht in einer Stickstoffatmosphäre durchgeführt. Solange die Diffusionsbarrierenschicht nicht getempert ist, kann unerwünschterweise während des Sputterns von Al oder einer Al-Legierung bei einer Temperatur von wenigstens 450°C oder während eines nachfolgenden Sinterns dieses Materials der Sperrschichtkurzschlußeffekt auftreten.
  • Anhand der 7 bis 10 wird ein Beispiel zur Bildung einer Verdrahtung in einem Halbleiterbauelement unter Verwendung einer konventionellen Diffusionsbarrierenschicht erläutert.
  • 7 veranschaulicht einen Schritt zur Durchführung einer Ionenimplantation in das Halbleitersubstrat. Im einzelnen wird nach der Bildung einer Feldoxidschicht (3) auf dem Halbleitersubstrat (1) zur Unterteilung des Halbleitersubstrats (1) in zwei Bereiche, d.h. einen aktiven Bereich und einen Isolationsbereich, eine Kontaktstellenoxidschicht (5) in einer Dicke von ungefähr 30nm durch thermische Oxidation gebildet. Anschließend wird As in einer Dosis von 5 × 1015 Atomen/cm2 zur Bildung eines n+-störstellendotierten Bereichs sowie BF2 in einer Dosis von 5 × 1015 Molekülen/cm2 zur Bildung eines p+-störstellendotierten Bereiches implantiert.
  • 8 veranschaulicht einen Oxidationsschritt. Nach dem Schritt von 7 wird bei 950°C in einer trockenen O2-Atmosphäre eine Oxidation durchgeführt. Dabei werden die in 7 gezeigten, eindotierten Störstellen erstmals aktiviert, um die n+- und p+-dotierten Gebiete (7 und 8) zu erzeugen.
  • 9 veranschaulicht einen Schritt zur Bildung von Kontaktlöchern. Hierzu wird eine isolierende Zwischenschicht (9) auf die gesamte Oberfläche der erhaltenen Struktur aufgebracht und anschließend bei 950°C in einer N2-Atmosphäre für 240 Minuten getempert, so daß sie planarisiert wird. Dabei werden die eindotierten Störstellen ein zweites Mal aktiviert. Danach werden die Kontaktlöcher (10) durch die isolierende Zwischenschicht (9) hindurch mittels eines üblichen Fotolithographieprozesses erzeugt.
  • 10 veranschaulicht Schritte zur Bildung einer Diffusionsbarrierenschicht und einer darüberliegenden metallischen Verdrahtungsschicht. Hierzu werden nach dem Schritt von 9 Titan und Titannitrid ganzflächig auf der resultierenden Struktur abgeschieden, um die aus einer Titanschicht (11) und einer Titannitridschicht (13) zusammengesetzte Diffusionsbarrierenschicht zu erzeugen. Anschließend wird der Wafer in einer Stickstoffatmosphäre bei einer Temperatur von 450°C getempert. Auf der Diffusionsbarrierenschicht wird dann eine Al-Si-Cu-Legierung zur Bildung einer Metallschicht abgeschieden, die durch einen fotolithographischen Prozeß strukturiert wird, um eine Verdrahtungsschicht (15) für ein Halbleiterbauelement bereitzustellen. Die Verdrahtungsschicht (15) wird 30 Minuten lang bei 400°C gesintert.
  • Wenn die metallische Verdrahtungsschicht nach der oben erläuterten konventionellen Vorgehensweise auf der Diffusionsbarrierenschicht gebildet wird, weisen das Titan und das Titannitrid bezüglich eines Kontaktlochs mit großem Seitenverhältnis (z.B. größer als 1,2) eine unzureichende Stufenbedeckung auf und werden zudem leicht während des Tempervorgangs im Ofen oxidiert, wodurch ein höherer Kontaktwiderstand entsteht. Dieser Effekt wird insbesondere für Kontaktlöcher mit Ausdehnungen im Submikrometerbereich noch bedeutsamer.
  • Zur Überwindung der obigen Schwierigkeiten (beispielsweise, um den Kontaktwiderstand im p+-Kontaktgebiet zu reduzieren) wurde von Yoshikawa et al. ein Verfahren vorgeschlagen, das die Erzeugung der Kontaktlöcher, eine BF2-Ionenimplantation in das Substrat mit einer Dosis von 1 × 1015 Molekülen/cm2 und dann eine Aktivierung der p+-Störstellen durch eine Kurzzeittemperung (RTA) für 10 sec oder länger bei einer Temperatur von 800°C oder höher beinhaltet, um den Kontaktwiderstand im p+-Kontaktgebiet herabzusetzen (siehe Semiconductor World, November 1989, S. 36 bis 38). Diese Vorgehensweise ist jedoch unbefriedigend, da ein zusätzlicher, zweischrittiger Prozess (Ionenimplantation und Aktivierung) anzufügen ist, was den Metallverdrahtungsvorgang aufwendiger macht, so dass sich der Durchsatz an Halbleiterbauelementen verringern kann.
  • In der Offenlegungsschrift EP 0 443 296 A1 ist ein Verfahren zur Rückseitenmetallisierung eines Halbleitersubstrats durch Abscheiden mehrerer Metallschichten nach einer Ionenimplantationsdotierung zwecks Amorphisierung der Substratoberfläche offenbart, bei dem eine oder mehrere Metallschichtlagen aufgebracht werden und dann ein Tempervorgang in einem Vakuum oder einer Inertgasatmosphäre bei einer Temperatur deutlich unterhalb von 500°C für eine Zeitspanne von deutlich weniger als 60 Minuten ausgeführt wird, z.B. bei höchstens etwa 400°C für ca. 30 Minuten. Die erste Metallschichtlage ist beispielsweise eine Titanschichtlage, auf die z.B. eine Nickelschichtlage und eine Goldschichtlage folgen.
  • In der Offenlegungsschrift EP 0 477 990 A2 ist ein Verfahren zur Verbesserung der Eigenschaften einer dünnen Schicht auf einem Substrat offenbart, bei dem die dünne Schicht in einem Vakuum auf dem Substrat abgeschieden und ohne Vakuumunterbrechung bei einer erhöhten Temperatur von z.B. 450°C getempert wird. Die dünne Schicht besteht z.B. aus Titannitrid, Titan-Wolfram oder Tantalnitrid. Auf die dünne Schicht kann z.B. ein Aluminiumfilm aufgebracht werden, der dann in einem Vakuum getempert wird.
  • In der Offenlegungsschrift JP 04-067622 A ist ein Halbleiterbauelement-Herstellungsverfahren beschrieben, bei dem auf ein Siliciumsubstrat mit störstellendiffundiertem Bereich eine PSG-Isolationsschicht mit darin gebildetem Kontaktloch aufgebracht wird. Darauf wird eine Titannitridschicht aufgebracht und einem Vakuumaufheizprozess bei 400°C für 3 Minuten zwecks Stickstoffausgasung unterzogen. Dann wird auf der so behandelten Titannitridschicht eine Aluminiumschicht aufgebracht. Aufgrund des Stickstoffausgasungsprozesses soll eine Nitridbeimischung zu der Aluminiumschicht während deren Bildung vermieden werden.
  • Der Erfindung lieg als technisches Problem die Bereitstellung eines Verfahrens zur Herstellung einer Verdrahtung in einem Halbleiterbauelement zugrunde, welches, insbesondere für Kontaktlöcher mit hohem Seitenverhältnis, zu einem geringen Kontaktwiderstand zwischen dem unter der Diffusionsbarrierenschicht gelegenen Halbleitersubstrat und der auf der Diffusionsbarrierenschicht liegenden Metallverdrahtungsschicht führt.
  • Dieses Problem wird durch ein Verfahren mit den Merkmalen des Patentanspruchs 1 gelöst. Nach dem Aufbringen einer ersten Diffusionsbarrierenschicht findet hierbei eine Wärmebehandlung für eine vorbestimmte Zeitdauer in einem Vakuum statt. An diese Wärmebehandlung schließt sich die Bildung einer zweiten Diffusionsbarrierenschicht an, woran sich ggf. der oben erwähnte, übliche Temperprozess anschließen kann, bevor dann die Metallverdrahtungsschicht aufgebracht wird. Es stellt sich heraus, dass der Kontaktwiderstand für die Metallverdrahtungsschicht gegenüber den bekannten Verfahren, die den Wärmebehandlungsschritt unter Vakuumbedingungen nicht enthalten, beträchtlich reduziert ist. Dies verbessert auch die Gleichmäßigkeit der Kontaktwiderstandswerte für die verschiedenen, über den Halbleiterwafer verteilt angeordneten Kontaktlöcher, woraus sich eine höhere Betriebsgeschwindigkeit des Halbleiterbauelements ergibt.
  • Günstige Bereiche der Parameter für den Wärmebehandlungsschritt sind im Anspruch 2 angegeben. Bevorzugt ist hierbei eine Wärmebehandlung zwischen 5 Minuten und 1 Stunde bei 550°C oder zwischen 2 Minuten und 5 Minuten bei 625°C.
  • In den übrigen Unteransprüchen sind weitere vorteilhafte Weiterbildungen der Erfindung angegeben.
  • Nachfolgend beschriebene erfindungsgemäße und nicht erfindungsgemäße Verfahren sowie das zu deren besserem Verständnis oben erläuterte Verfahren sind in den Zeichnungen dargestellt.
  • Es zeigen:
  • 1 und 2 Querschnitte durch ein Halbleiterbauelement, das mit einer nach einem nicht erfindungsgemäßen Verfahren hergestellten Verdrahtung versehen wird,
  • 3 bis 6 Querschnitte durch ein Halbleiterbauelement, das mit einer nach einem erfindungsgemäßen Verfahren hergestellten Verdrahtung versehen wird und
  • 7 bis 10 Querschnitte durch ein Halbleiterbauelement, das mit einer nach einem konventionellen Verfahren hergestellten Verdrahtung versehen wird.
  • Die erfindungsgemäßen Ausführungsbeispiele werden nachfolgend im einzelnen anhand der 3 bis 6 beschrieben, wobei zum besseren Verständnis auch noch ein nicht erfindungsgemäßes Beispiel anhand der 1 und 2 erläutert wird.
  • Beispiel 1
  • Ein nicht erfindungsgemäßes Beispiel eines Verfahrens zur Erzeugung einer Verdrahtung in einem Halbleiterbauelement wird anhand der 1 und 2 erläutert.
  • 1 veranschaulicht einen Schritt zur Bildung von Kontaktlöchern und einer Diffusionsbarrierenschicht. Hierfür wird zunächst nach der Bildung einer Feldoxidschicht (33) auf dem Halbleitersubstrat (31) zur Festlegung eines aktiven Bereiches und eines Isolationsbereiches eine thermische Oxidschicht (35) in einer Dicke von ungefähr 50nm durch thermische Oxidation erzeugt. Als nächstes erfolgt eine Ionenimplantation in üblicher Vorgehensweise, um n+- und p+-Störstellen zu implantieren. Danach wird die resultierende Struktur ganzflächig getempert, um die ionenimplantierten Störstellen zu aktivieren, so daß sich die n+- und p+-störstellendotierten Gebiete (37 und 37') bilden.
  • Anschließend wird unter Verwendung von Borphosphorglas (BPSG) eine isolierende Zwischenschicht (39) ganzflächig auf die resultierende Struktur in einer Dicke von ungefähr 1050nm aufgebracht und dann auf der isolierenden Zwischenschicht (39) ein (nicht gezeigtes) Fotolackmuster zur Erzeugung der Kontaktlöcher gebildet. Die resultierende Struktur wird in eine Tiefe von ungefähr 300nm durch Naßätzen unter Verwendung eines gepufferten Oxidätzmittels (BOE) geätzt, wonach die isolierende Zwischenschicht (39) sowie die thermische Oxidschicht (35) mittels reaktivem Ionenätzen (RIE) geätzt werden, bis das Halbleitersubstrat (31) freiliegt, um vier Kontaktlöcher (41) mit jeweiligen Maßen (Breite/Länge) von 0,45μm/0,55μm, 0,5μm/0,6μm, 0,6μm/0,7μm und 1,0μm/1,0μm zu erzeugen. Nach dem Ablösen des Fotolackmusters wird dann eine entstandene natürliche Oxidschicht unter Verwendung von heißer Schwefelsäure und verdünnter Flußsäure (HF) entfernt.
  • Anschließend wird ganzflächig auf die resultierende Struktur, d.h. auf der Innenseite der Kontaktlöcher (41), dem freiliegenden Oberflächenteil des Halbleitersubstrats (31) und der isolierenden Zwischenschicht (39), eine aus Titan bestehende Diffusionsbarrierenschicht (43) in einer Dicke von ungefähr 30nm durch einen konventionelles Sputterverfahren aufgebracht.
  • 2 veranschaulicht einen Schritt zur Wärmebehandlung der Diffusionsbarrierenschicht und zum Aufbringen einer Metallschicht. Hierzu wird, nachdem der in 1 erhaltene Halbleiterwafer einer Atmosphärenumgebung ausgesetzt wurde, der Halbleiterwafer in einer Vakuumkammer gehalten, deren Druck auf 1,33·10–5 Pa, eingestellt ist, während ein Inertgas, z.B. Ar mit einem Druck von 0,53 Pa, in die Kammer gepumpt wird. Der Halbleiterwafer wird danach für ungefähr 5 Minuten bei einer Temperatur von 550°C wärmebehandelt.
  • Als nächstes wird eine Al-Si-Cu-Legierung ganzflächig auf der resultierenden Struktur abgeschieden, um auf der Diffusionsbarrierenschicht (43) eine Metallschicht (45) zu bilden, aus der dann mittels eines konventionellen Prozesses eine Metallverdrahtungsschicht für das Halbleiterbauelement gewonnen wird.
  • Die Kontaktlochwiderstände von solchermaßen hergestellten Verdrahtungsschichten wurden gemessen, die Resultate hiervor sind in Tabelle 1 gezeigt. Der Widerstandswert wurde dabei zwischen zwei Endpunkten einer Kontaktkettenstruktur gemessen. Die Kontaktkette beinhaltet Metallverbindungsleitungen, das störstellendotierte Gebiet des Halbleitersubstrats und ohmsche Kontakte. In allen erfindungsgemäßen Beispielen wurde zur Messung des Kontaktlochwiderstands eine Kontaktkettenstruktur verwendet, in der 1200 Kontaktlöcher seriell angeordnet sind.
  • Beispiel 2
  • Für dieses Beispiel der Herstellung einer Verdrahtung in einem Halbleiterbauelement wird das Vorgehen nach Beispiel 1 wiederholt, mit der Ausnahme, daß die Wärmebehandlung für eine Zeitdauer von 15 Minuten durchgeführt wird.
  • Die Kontaktlochwiderstände einer solchermaßen erzielten Verdrahtung wurden wiederum gemessen, und die Resultate hiervon sind ebenfalls in Tabelle 1 gezeigt.
  • Beispiel 3
  • Für dieses Beispiel der Herstellung einer Verdrahtung in einem Halbleiterbauelement wird die Vorgehensweise nach Beispiel 1 wiederholt, mit der Ausnahme, daß die Wärmebehandlung für eine Zeitdauer von 30 Minuten durchgeführt wird.
  • Die Kontaktlochwiderstände einer solchermaßen erhaltenen Verdrahtung wurden wiederum gemessen, und die Resultate hiervon sind wiederum in Tabelle 1 gezeigt.
  • Beispiel 4
  • Bei diesem Beispiel der Herstellung einer Verdrahtung in einem Halbleiterbauelement wird das Vorgehen von Beispiel 1 mit folgenden Ausnahmen wiederholt. Zum einen wird als Diffusionsbarrierenschicht (43) eine Doppelschicht verwendet, die von einer ersten Diffusionsbarrierenschicht aus Titan in einer Dicke von ungefähr 30nm und einer zweiten Diffusionsbarrierenschicht aus Titannitrid in einer Dicke von ungefähr 90nm gebildet ist. Zum anderen wird die Wärmebehandlung anschließend 15 Minuten lang durchgeführt, ohne den Wafer einer Atmosphärenumgebung auszusetzen.
  • Die Kontaktlochwiderstände einer solchermaßen erhaltenen Verdrahtung wurden wiederum gemessen, und die Resultate hiervon sind ebenfalls in Tabelle 1 gezeigt.
  • Figure 00120001
    Tabelle 1:
  • Kontaktwiderstandswerte für die Beispiele 1 bis 4 und das Vergleichsbeispiel 1 in Einheiten von Ohm/Kontaktloch. Die Werte basieren jeweils auf einer Kontaktkettenstruktur mit 1.200 Kontaktlöchern. Die Zahlen in Klammern bedeuten eine Standardabweichung über 44 Meßpunkte.
  • Vergleichsbeispiel 1
  • Hierfür wird zur Herstellung einer Verdrahtung in einem Halbleiterbauelement die Vorgehensweise nach Beispiel 1 wiederholt, mit der Ausnahme, daß nach der Bildung der Diffusionsbarrierenschicht eine Wärmebehandlung bei 450°C in einer Stickstoffatmosphäre für 30 Minuten in einem Ofen gemäß dem oben erwähnten konventionellen Verfahren durchgeführt wird.
  • Die Kontaktwiderstände einer solchermaßen erhaltenen Verdrahtung wurden gemessen, und die Resultate hiervon sind gleichfalls in Tabelle 1 wiedergegeben.
  • Wie aus Tabelle 1 ersichtlich ist, sind die Kontaktwiderstandswerte für das konventionelle Herstellungsverfahren weder sonderlich einheitlich, noch sonderlich niedrig. Ein größeres Seitenverhältnis und ein kleinerer Kontaktlochdurchmesser erhöht dort den Kontaktwiderstand und die Ungleichmäßigkeit. Im Vergleich dazu werden der Kontaktwiderstandswert bei erfindungsgemäßer Herstellung der Verdrahtung unabhängig von der Art der Störstellen im störstellendotierten Bereich beträchtlich verringert und die Gleichmäßigkeit der Kontaktwiderstandswerte erhöht. Darüber hinaus ist in Beispiel 4 zu erkennen, daß, wenn die Wärmebehandlung nach der Erzeugung der Diffusionsbarrierenschicht anschließend durchgeführt wird, ohne den Wafer Atmosphärenbedingungen auszusetzen, ein geringerer Kontaktwiderstand erhalten wird als in dem Fall, in dem die Diffusionsbarrierenschicht nach ihrer Bildung der Atmosphäre ausgesetzt ist.
  • Ausführungsbeispiel 1
  • Ein erfindungsgemäßes Beispiel eines Verfahrens zur Herstellung einer Verdrahtung in einem Halbleiterbauelement wird anhand der 3 bis 6 erläutert.
  • 3 zeigt einen Schritt zur Erzeugung von Kontaktlöchern (61). Nach Bildung einer Feldoxidschicht (53) und einer thermischen Oxidschicht (55) auf einem Halbleitersubstrat (51) in derselben Weise, wie dies zu 1 im Beispiel 1 beschrieben ist, wird eine Ionenimplantation durchgeführt, um n+- und p+-Störstellen in den Oberflächenbereich der aktiven Gebiete des Halbleitersubstrats (51) zu implantieren. Anschließend wird ein Temperprozeß ausgeführt, um die implantierten n+- und p+-Störstellen zu aktivieren, so daß n+- und p+-störstellendotierte Gebiete (57 und 57') entstehen.
  • Als nächstes wird ganzflächig auf die resultierende Struktur Borphosphorglas (BPSG) abgeschieden, um eine isolierende Zwischenschicht (59) mit einer Dicke von 400nm zu bilden, wonach ein (nicht gezeigtes) Fotolackmuster zur Erzeugung der Kontaktlöcher auf der isolierenden Zwischenschicht (59) gebildet wird. Danach wird ein RIE-Schritt unter Verwendung des Fotolackmusters als Ätzmaske durchgeführt, um die Kontaktlöcher (61) durch die isolierende Zwischenschicht (59) hindurch zu erzeugen, wonach das Fotolackmuster abgelöst wird. Hierbei werden vier Kontaktlöcher mit den jeweiligen Ausdehnungen (Breite/Länge) wie in Tabelle 1 erzeugt, d.h. mit 0,45μm/0,55μm, 0,5μm/0,6μm, 0,6μm/0,7μm und 1,0μm/1,0μm.
  • 4 veranschaulicht einen Schritt zur Bildung von Abstandshaltern (63) an den Seitenwänden der Kontaktlöcher (61). Hierzu wird nach dem Schritt von 3 ein Oxid, das eine gute Stufenbedeckung aufweist, zum Beispiel ein Hochtemperaturoxid (HTO), ganzflächig auf die resultierende Struktur aufgebracht, um eine Isolationsschicht mit einer Dicke von 150nm zu bilden.
  • Anschließend wird die Isolationsschicht durch einen RIE-Prozeß anisotrop geätzt, so daß sich an den Seitenwänden der Kontaktlöcher (61) Oxidschicht-Abstandshalter (63) bilden. Auf diese Weise wird die Ausdehnung der Kontaktlöcher (61) in jeder Richtung um 0,3μm verringert, so daß Kontaktlöcher mit jeweiligen Abmessungen von 0,15μm/0,25μm, 0,2μm/0,3μm, 0,3μm/0,4μm und 0,7μm/0,7μm entstehen.
  • 5 veranschaulicht einen Schritt zur Bildung und Wärmebehandlung einer ersten Diffusionsbarrierenschicht (65). Hierbei wird in derselben Weise wie im Beispiel 1 ganzflächig auf der resultierenden Struktur, d.h. auf dem freiliegenden Oberflächenteil des Halbleitersubstrats (51), auf den Abstandshaltern (63) und auf der isolierenden Zwischenschicht (59), Titan durch einen Sputterprozeß abgeschieden, wodurch die erste Diffusionsbarrierenschicht (65) mit einer Dicke von ungefähr 20nm bis 30nm entsteht. Als nächstes wird, nachdem der auf diese Weise erhaltene Halbleiterwafer der Atmosphäre ausgesetzt und dann in eine Vakuumkammer mit einem Druck von 1,33·10–5 Pa gebracht wurde, ein Inertgas, z.B. Ar, in die Kammer geleitet, bis ein Druck von 4mTorr erreicht wird, woraufhin der Wafer für zwei Minuten bei 600°C wärmebehandelt wird.
  • 6 veranschaulicht einen Schritt zur Bildung und Wärmebehandlung einer zweiten Diffusionsbarrierenschicht (67) sowie zur Bildung einer Metallverdrahtungsschicht (69). Hierzu wird nach dem Schritt von 9 zunächst Titannitrid auf der ersten Diffusionsbarrierenschicht (65) abgeschieden, um die zweite Diffusionsbarrierenschicht (67) mit einer Dicke von ungefähr 20nm bis 30nm zu bilden. Danach wird der Halbleiterwafer in derselben Weise wie im Vergleichsbeispiel 1 in einem Ofen in einer Stickstoffatmosphäre 30 Minuten lang bei 450°C wärmebehandelt. Dann wird eine Al-Si-Cu-Legierung ganzflächig auf der resultierenden Struktur in derselben Weise wie im Beispiel 1 zur Bildung der Metallverdrahtungsschicht (69) abgeschieden, die dann nach einer konventionellen Vorgehensweise strukturiert wird, um eine Verdrahtung in dem Halbleiterbauelement zu erhalten.
  • Die Kontaktlochwiderstände von solchermaßen erhaltenen Verdrahtungsschichten wurden gemessen, und die Resultate hiervon sind in Tabelle 2 dargestellt.
  • Ausführungsbeispiel 2
  • Bei diesem Beispiel zur Herstellung einer Verdrahtung in einem Halbleiterbauelement wird die Vorgehensweise von Ausführungsbeispiel 1 wiederholt, mit der Ausnahme, daß die Wärmebehandlung der ersten Diffusionsbarrierenschicht (65) bei einer Temperatur von 625°C durchgeführt wird.
  • Die Kontaktlochwiderstände von solchermaßen erhaltenen Verdrahtungsschichten wurden wiederum gemessen, und die diesbezüglichen Resultate sind ebenfalls in Tabelle 2 dargestellt.
  • Vergleichsbeispiel 2
  • Bei diesem Beispiel zur Herstellung einer Verdrahtung in einem Halbleiterbauelement wird die Vorgehensweise von Beispiel 5 wiederholt, mit der Ausnahme, daß nach Bildung der ersten und der zweiten Diffusionsbarrierenschicht (65, 67) ein Wärmebehandlungsprozeß nach einem konventionellen Vorgehen in einer Stickstoffatmosphäre für 30 Minuten bei 450°C durchgeführt wird.
  • Die Kontaktlochwiderstände von solchermaßen erhaltenen Verdrahtungsschichten wurden wiederum gemessen, und die Resultate hiervon sind ebenfalls in Tabelle 2 dargestellt.
  • Figure 00170001
    Tabelle 2:
  • Kontaktwiderstandswerte für die Beispiele 5 und 6 sowie das Vergleichsbeispiel 2 in Einheiten von Ohm/Kontaktloch. Die Werte basieren jeweils auf einer Kontaktkettenstruktur mit 1.200 Kontaktlöchern. Die Zahlen in Klammern bedeuten eine Standardabweichung über 44 Meßpunkte.
  • Wie aus Tabelle 2 ersichtlich ist, wird der Kontaktlochwiderstand analog zu den Beispielen 1 bis 4 auch bei diesen erfindungsgemäßen Verfahrensvarianten zur Herstellung einer Verdrahtung in einem Halbleiterbauelement im Vergleich zur konventionellen Vorgehensweise beträchtlich verringert.
  • Es ist zudem festzustellen, daß der Widerstandswert der Kontaktlöcher in diesen Beispielen wegen der erfindungsgemäßen Art der Wärmebehandlung beträchtlich reduziert wird, und zwar in stärkerem Maße am p+-störstellendotierten Gebiet (57') als am n+-störstellendotierten Gebiet (57). Auch wenn die Temperatur im Wärmebehandlungsschritt auf 650°C erhöht wurde, wurden vergleichbare Widerstandswerte wie in den Beispielen 5 und 6 erhalten.
  • Während die Erfindung unter Bezugnahme auf spezielle Ausführungsbeispiele genauer erläutert wurde, ist es klar, daß der Fachmann verschiedene Änderungen und Modifikationen hiervon vornehmen kann, ohne den Umfang der Erfindung zu verlassen, wie er sich aus den beigefügten Patentansprüchen unter Berücksichtigung der Beschreibung ergibt.

Claims (10)

  1. Verfahren zur Herstellung einer Verdrahtung in einem Halbleiterbauelement, mit folgenden Schritten: – Aufbringen einer ersten Diffusionsbarrierenschicht (65) auf ein Halbleitersubstrat (51), – Wärmebehandeln der ersten Diffusionsbarrierenschicht für eine festgelegte Zeitdauer in einem Vakuum, – Aufbringen einer zweiten Diffusionsbarrierenschicht (67) auf die wärmebehandelte erste Diffusionsbarrierenschicht und – Aufbringen einer Metallverdrahtungsschicht (69) auf die zweite Diffusionsbarrierenschicht.
  2. Verfahren nach Anspruch 1, weiter dadurch gekennzeichnet, dass der Wärmbehandlungsschritt für eine Zeitdauer zwischen 2 Minuten und 1 Stunde bei einer Temperatur zwischen 450°C und 650°C durchgeführt wird.
  3. Verfahren nach Anspruch 1 oder 2, weiter dadurch gekennzeichnet, dass die erste Diffusionsbarrierenschicht (65) aus einem Übergangsmetall gebildet wird und die zweite Diffusionsbarrierenschicht (67) aus einem Material einer Materialgruppe besteht, die Übergangsmetalllegierungen und Übergangsmetallverbindungen enthält.
  4. Verfahren nach Anspruch 3, weiter dadurch gekennzeichnet, dass als Übergangsmetall Ti, als Übergangsmetallverbindung TiN und als Übergangsmetalllegierung TiW verwendet werden.
  5. Verfahren nach einem der Ansprüche 1 bis 4, weiter dadurch gekennzeichnet, dass der Wärmebehandlungsschritt unter einem Vakuumdruck eines Inertgases von 0,53 Pa oder weniger durchgeführt wird.
  6. Verfahren nach Anspruch 5, weiter dadurch gekennzeichnet, dass als Inertgas Ar oder He verwendet wird.
  7. Verfahren nach einem der Ansprüche 1 bis 6, weiter dadurch gekennzeichnet, dass nach dem Aufbringen der ersten Diffusionsbarrierenschicht (65) der Wärmebehandlungsschritt anschließend durchgeführt wird, ohne den Halbleiterwafer zuvor einer Atmosphärenumgebung auszusetzen.
  8. Verfahren nach einem der Ansprüche 1 bis 7, weiter dadurch gekennzeichnet, dass – vor dem Aufbringen der ersten Diffusionsbarrierenschicht (65) eine Isolationsschicht (59) auf ein mit störstellendotierten Gebieten (57, 57') versehenes Halbleitersubstrat (51) aufgebracht wird und Kontaktlöcher (61) durch die Isolati onsschicht hindurch zur Freilegung der störstellendotierten Gebiete des Halbleitersubstrats erzeugt werden, – die erste Diffusionsbarrierenschicht (65) auf die Innenseiten der Kontaktlöcher (61) und auf den durch die Kontaktlöcher freigelegten Oberflächenteil des Halbleitersubstrats (51) aufgebracht wird und – zur Bildung der Metallverdrahtung eine Metallschicht (69) auf die zweite Diffusionsbarrierenschicht (67) aufgebracht und anschließend die Metallschicht und die erste und zweite Diffusionsbarrierenschicht strukturiert werden.
  9. Verfahren nach einem der Ansprüche 1 bis 8, weiter dadurch gekennzeichnet, dass nach dem Aufbringen der zweiten Diffusionsbarrierenschicht (67) eine Wärmebehandlung der zweiten Diffusionsbarrierenschicht in einer Stickstoffatmosphäre durchgeführt wird.
  10. Verfahren nach Anspruch 9, weiter dadurch gekennzeichnet, dass der Wärmebehandlungsschritt für die zweite Diffusionsbarrierenschicht (67) für eine Zeitdauer zwischen 30 Minuten und einer Stunde bei einer Temperatur zwischen 400°C und 500°C durchgeführt wird.
DE4329260A 1992-10-05 1993-08-31 Verfahren zur Herstellung einer Verdrahtung in einem Halbleiterbauelement Expired - Fee Related DE4329260B9 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR92-18178 1992-10-05
KR1019920018178A KR960002061B1 (ko) 1992-10-05 1992-10-05 반도체 장치의 배선층 형성방법

Publications (3)

Publication Number Publication Date
DE4329260A1 DE4329260A1 (de) 1994-04-07
DE4329260B4 DE4329260B4 (de) 2007-01-25
DE4329260B9 true DE4329260B9 (de) 2007-05-24

Family

ID=19340585

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4329260A Expired - Fee Related DE4329260B9 (de) 1992-10-05 1993-08-31 Verfahren zur Herstellung einer Verdrahtung in einem Halbleiterbauelement

Country Status (4)

Country Link
US (1) US5502004A (de)
JP (1) JP3245269B2 (de)
KR (1) KR960002061B1 (de)
DE (1) DE4329260B9 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09116009A (ja) * 1995-10-23 1997-05-02 Sony Corp 接続孔の形成方法
TW319891B (en) * 1996-02-02 1997-11-11 Taiwan Semiconductor Mfg Method for improved aluminium-copper deposition and robust via contact resistance
US5554565A (en) * 1996-02-26 1996-09-10 Taiwan Semiconductor Manufacturing Company Ltd. Modified BP-TEOS tungsten-plug contact process
DE19621855C2 (de) 1996-05-31 2003-03-27 Univ Dresden Tech Verfahren zur Herstellung von Metallisierungen auf Halbleiterkörpern unter Verwendung eines gepulsten Vakuumbogenverdampfers
US6482734B1 (en) 1998-01-20 2002-11-19 Lg Semicon Co., Ltd. Diffusion barrier layer for semiconductor device and fabrication method thereof
US20090026618A1 (en) * 2007-07-25 2009-01-29 Samsung Electronics Co., Ltd. Semiconductor device including interlayer interconnecting structures and methods of forming the same

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61183942A (ja) * 1985-02-08 1986-08-16 Fujitsu Ltd 半導体装置の製造方法
JPS62109341A (ja) * 1985-11-07 1987-05-20 Mitsubishi Electric Corp 半導体装置の製造方法
JPS6384024A (ja) * 1986-09-26 1988-04-14 Seiko Epson Corp 半導体装置の製造方法
US4897709A (en) * 1988-04-15 1990-01-30 Hitachi, Ltd. Titanium nitride film in contact hole with large aspect ratio
EP0443296A1 (de) * 1990-02-20 1991-08-28 STMicroelectronics S.r.l. Verfahren zur mehrschichtigen Metallisierung der Rückseite einer Halbleiterscheibe
EP0452921A2 (de) * 1990-04-20 1991-10-23 Applied Materials, Inc. Herstellen von Titaniumnitrid auf einer Siliziumscheibe, durch Reaktion von Titan mit einem stickstoffhaltigen Gas in einem integrierten Verarbeitungssystem
DE4028776A1 (de) * 1990-07-03 1992-01-16 Samsung Electronics Co Ltd Verfahren zur bildung einer metallschicht in einem halbleiterbauelement
JPH0467622A (ja) * 1990-07-09 1992-03-03 Fujitsu Ltd 半導体装置の製造方法
EP0477990A2 (de) * 1990-09-28 1992-04-01 Applied Materials, Inc. Verfahren zum Verbessern der Eigenschaften einer Dünnschicht auf einem Substrat

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5010032A (en) * 1985-05-01 1991-04-23 Texas Instruments Incorporated Process for making CMOS device with both P+ and N+ gates including refractory metal silicide and nitride interconnects
US5278099A (en) * 1985-05-13 1994-01-11 Kabushiki Kaisha Toshiba Method for manufacturing a semiconductor device having wiring electrodes
JPH01276743A (ja) * 1988-04-28 1989-11-07 Fujitsu Ltd 半導体装置の製造方法
US4985372A (en) * 1989-02-17 1991-01-15 Tokyo Electron Limited Method of forming conductive layer including removal of native oxide
DD291877A5 (de) * 1990-01-31 1991-07-11 Mikroelektronik "Karl Marx" Erfurt,De Verfahren zum herstellen selbstjustierender silizidkontakte auf halbleiteranordnungen
US5094981A (en) * 1990-04-17 1992-03-10 North American Philips Corporation, Signetics Div. Technique for manufacturing interconnections for a semiconductor device by annealing layers of titanium and a barrier material above 550° C.
FR2670605B1 (fr) * 1990-12-13 1993-04-09 France Etat Procede de realisation d'une barriere de diffusion electriquement conductrice a l'interface metal/silicium d'un transistor mos et transistor correspondant.
DE4200809C2 (de) * 1991-03-20 1996-12-12 Samsung Electronics Co Ltd Verfahren zur Bildung einer metallischen Verdrahtungsschicht in einem Halbleiterbauelement
US5270254A (en) * 1991-03-27 1993-12-14 Sgs-Thomson Microelectronics, Inc. Integrated circuit metallization with zero contact enclosure requirements and method of making the same
KR940004256B1 (en) * 1991-04-09 1994-05-19 Samsung Electronics Co Ltd Making method of semiconductor device
US5242860A (en) * 1991-07-24 1993-09-07 Applied Materials, Inc. Method for the formation of tin barrier layer with preferential (111) crystallographic orientation
US5240880A (en) * 1992-05-05 1993-08-31 Zilog, Inc. Ti/TiN/Ti contact metallization

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61183942A (ja) * 1985-02-08 1986-08-16 Fujitsu Ltd 半導体装置の製造方法
JPS62109341A (ja) * 1985-11-07 1987-05-20 Mitsubishi Electric Corp 半導体装置の製造方法
JPS6384024A (ja) * 1986-09-26 1988-04-14 Seiko Epson Corp 半導体装置の製造方法
US4897709A (en) * 1988-04-15 1990-01-30 Hitachi, Ltd. Titanium nitride film in contact hole with large aspect ratio
EP0443296A1 (de) * 1990-02-20 1991-08-28 STMicroelectronics S.r.l. Verfahren zur mehrschichtigen Metallisierung der Rückseite einer Halbleiterscheibe
EP0452921A2 (de) * 1990-04-20 1991-10-23 Applied Materials, Inc. Herstellen von Titaniumnitrid auf einer Siliziumscheibe, durch Reaktion von Titan mit einem stickstoffhaltigen Gas in einem integrierten Verarbeitungssystem
DE4028776A1 (de) * 1990-07-03 1992-01-16 Samsung Electronics Co Ltd Verfahren zur bildung einer metallschicht in einem halbleiterbauelement
JPH0467622A (ja) * 1990-07-09 1992-03-03 Fujitsu Ltd 半導体装置の製造方法
EP0477990A2 (de) * 1990-09-28 1992-04-01 Applied Materials, Inc. Verfahren zum Verbessern der Eigenschaften einer Dünnschicht auf einem Substrat

Also Published As

Publication number Publication date
JPH06196572A (ja) 1994-07-15
DE4329260B4 (de) 2007-01-25
US5502004A (en) 1996-03-26
KR940010194A (ko) 1994-05-24
JP3245269B2 (ja) 2002-01-07
KR960002061B1 (ko) 1996-02-10
DE4329260A1 (de) 1994-04-07

Similar Documents

Publication Publication Date Title
DE2951734C2 (de)
DE2817430C2 (de) Verfahren zum Herstellen von Feldeffekt-Transistoren mit isolierter Gate- Elektrode
EP0123309B1 (de) Verfahren zum Herstellen von stabilen, niederohmigen Kontakten in integrierten Halbleiterschaltungen
DE4400200C2 (de) Halbleitervorrichtung mit verbesserter Verdrahtungsstruktur und Verfahren zu ihrer Herstellung
DE4010618C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE4219529C2 (de) Verfahren zur Herstellung von Halbleiterbauelementen in CMOS-Technik mit "local interconnects"
DE4342047A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
EP0280089A1 (de) Verfahren zum Herstellen einer als Kontakt- und Barriereschicht wirkenden Titan/Titannitrid-Doppelschicht in höchstintegrierten Schaltungen
DE3122437A1 (de) Verfahren zum herstellen eines mos-bauelements
EP0002703B1 (de) Verfahren zum Herstellen von dünnen metallisch leitenden Streifen auf Halbleitersubstraten und damit hergestellte metallisch leitende Streifen
DE2033532C3 (de) Halbleiteranordnung mit einer Passivierungsschicht aus Siliziumdioxid
WO2000001010A2 (de) Verfahren zur herstellung von halbleiterbauelementen
DE2618445A1 (de) Verfahren zum herstellen einer halbleitervorrichtung
DE3743591C2 (de)
EP0012220A1 (de) Verfahren zur Herstellung eines Schottky-Kontakts mit selbstjustierter Schutzringzone
DE2911484C2 (de) Metall-Isolator-Halbleiterbauelement
DE19608208A1 (de) Verfahren zur Herstellung von Metallzwischenverbindungen in Halbleitereinrichtungen
DE3625860A1 (de) Halbleitervorrichtung mit einem kontakt und vorrichtung zur herstellung derselben
DE4244115C2 (de) Halbleitervorrichtung und Verfahren zum Herstellen der Halbleitervorrichtung
DE4329260B9 (de) Verfahren zur Herstellung einer Verdrahtung in einem Halbleiterbauelement
EP0013728B1 (de) Verfahren zur Herstellung von elektrischen Verbindungen zwischen Leiterschichten in Halbleiterstrukturen
DE3634168A1 (de) Halbleitereinrichtung und herstellungsverfahren dafuer
DE3000121A1 (de) Verfahren zur herstellung einer mos-halbleitereinrichtung mit selbstjustierten anschluessen
DE1765003B2 (de) Verfahren zum herstellen von bezueglich des rauschens und des uebergangswiderstandes verbesserten integrierten duennfilmschaltungen
DE3112215A1 (de) Verfahren zur herstellung einer halbleitervorrichtung

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8128 New person/name/address of the agent

Representative=s name: PATENTANWAELTE RUFF, WILHELM, BEIER, DAUSTER & PAR

8125 Change of the main classification

Ipc: H01L 21283

8397 Reprint of erroneous patent document
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20110301