DE4028776A1 - Verfahren zur bildung einer metallschicht in einem halbleiterbauelement - Google Patents
Verfahren zur bildung einer metallschicht in einem halbleiterbauelementInfo
- Publication number
- DE4028776A1 DE4028776A1 DE4028776A DE4028776A DE4028776A1 DE 4028776 A1 DE4028776 A1 DE 4028776A1 DE 4028776 A DE4028776 A DE 4028776A DE 4028776 A DE4028776 A DE 4028776A DE 4028776 A1 DE4028776 A1 DE 4028776A1
- Authority
- DE
- Germany
- Prior art keywords
- metal
- metal layer
- process step
- contact opening
- aluminum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910052751 metal Inorganic materials 0.000 title claims description 42
- 239000002184 metal Substances 0.000 title claims description 42
- 238000000034 method Methods 0.000 title claims description 41
- 239000004065 semiconductor Substances 0.000 title claims description 12
- 239000000758 substrate Substances 0.000 claims description 10
- 229910052782 aluminium Inorganic materials 0.000 claims description 9
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 9
- 238000004544 sputter deposition Methods 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 5
- 238000001465 metallisation Methods 0.000 claims description 5
- 229910000838 Al alloy Inorganic materials 0.000 claims description 4
- 238000010438 heat treatment Methods 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 2
- 229910052802 copper Inorganic materials 0.000 claims description 2
- 239000010949 copper Substances 0.000 claims description 2
- 230000001419 dependent effect Effects 0.000 claims description 2
- 238000002844 melting Methods 0.000 claims description 2
- 230000008018 melting Effects 0.000 claims description 2
- 230000008021 deposition Effects 0.000 claims 1
- 238000005516 engineering process Methods 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005429 filling process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005289 physical deposition Methods 0.000 description 1
- 230000029305 taxis Effects 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
Classifications
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
- C23C14/14—Metallic material, boron or silicon
- C23C14/16—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon
- C23C14/165—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon by cathodic sputtering
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/04—Coating on selected surface areas, e.g. using masks
- C23C14/046—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/58—After-treatment
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/58—After-treatment
- C23C14/5806—Thermal treatment
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/58—After-treatment
- C23C14/584—Non-reactive treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/32115—Planarisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76882—Reflowing or applying of pressure to better fill the contact hole
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
- H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Materials Engineering (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Physics & Mathematics (AREA)
- Mechanical Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Thermal Sciences (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Description
Die Erfindung betrifft ein Verfahren zur Bildung einer durch
eine Kontaktöffnung hindurchgehenden Metallschicht in einem
Halbleiterbauelement. Insbesondere betrifft das Metallisie
rungsverfahren ein Verfahren zur Bildung einer Metallschicht in
einem Halbleiterbauelement mit einer hohen Topographie.
Entsprechend dem schnellen Fortschritt in der Halbleiterferti
gungstechnologie und der Ausweitung des Anwendungsbereiches
eines Speicherbauelementes werden seit kurzem Speicherbau
elemente mit hoher Kapazität entwickelt.
Derartige Speicherbauelemente mit hoher Kapazität wurden von
einer Speicherzellenforschung entwickelt, die auf einer Mikro
strukturierungstechnik beruht, welche sich von Generation zu
Generation doppelt so schnell fortentwickelt.
Insbesondere ist ein Metallisierungsprozeß für das Halbleiter
bauelement einer der wichtigen Prozeßschritte in der Mikro
strukturierungstechnik des Halbleiterbauelements.
Der Metallisierungsprozeß kann zur Bildung einer steuerelektro
denverbindenden Wortleitung und zur Bildung von Verbindungen
benutzt werden, welche Source- oder Drain-Diffusionsbereiche
mit anderen Elementen des Speicherbauelements verbinden.
Üblicherweise wird die Metallschicht zwischen den Elementen
hauptsächlich, wie in Fig. 1 zu sehen, mittels eines
physikalischen Abscheidungsverfahrens unter Benutzung eines
Sputterprozesses gebildet.
Ein Stufenbereich (1) mit einer festgelegten Struktur ist, wie
in Fig. 1 dargestellt, auf einem Halbleitersubstrat (10) gebil
det, wonach eine Kontaktöffnung (2) zur Metallisierung in dem
Stufenbereich (1) gebildet wird. Danach wird eine Metallschicht
(3) mittels eines Sputterprozesses erzeugt. Diese Metallschicht
(3) ist jedoch in ihrer Anwendbarkeit aufgrund von Unter
brechungen der Metallschicht oder einer Verschlechterung der
Stufenbedeckungscharakteristik an den inneren Wänden der
Kontaktöffnung beschränkt.
Genauer gesagt ist es aufgrund der Tendenz hin zu einem hohen
Integrationsgrad des Halbleiterbauelements schwierig, die geo
metrischen Abmessungen für die Kontaktöffnung in vertikaler
Richtung im selben Verhältnis zu reduzieren wie in horizontaler
Richtung, was in einem Anwachsen des Tiefe/Breite-Verhältnisses
resultiert. Wegen des Abschattungseffektes ist es daher schwie
rig, eine ausreichende Stufenbedeckungscharakteristik für die
Kontaktöffnung mit großem Tiefe/Breite-Verhältnis zu erreichen,
woraus sich eine Unterbrechung der Metallschicht ergibt, wie
sie in Fig. 1 gezeigt ist.
Zur Lösung des obigen Problems wurde auf verschiedene Arten
versucht, die Kontaktöffnung aufzufüllen. Beispielsweise gibt
es eine selektive Wolfram-Auffülltechnik, mit der die Kontakt
öffnung mit Wolfram aufgefüllt und eingeebnet wird, bevor die
Metallschicht abgeschieden wird; es gibt auch eine Auffüll
technik für die Kontaktöffnung, die polykristallines Silizium
benutzt und eine ausgezeichnete Stufenbedeckungscharakteristik
ergibt.
Im Fall der selektiven Wolfram-Auffülltechnik treten jedoch
Probleme dahingehend auf, daß aufgrund einer Grenzschicht
reaktion des Wolframs mit dem Siliziumsubstrat der Leckstrom
vergrößert wird und dessen Haftfähigkeit ungenügend ist.
Des weiteren ist es im Fall des Auffüllens der Kontaktöffnung
mit polykristallinem Silizium schwierig, den Kontaktwiderstand
innerhalb der Kontaktöffnung auf einem konstanten Wert zu hal
ten, weil das polykristalline Silizium durch Ionenimplantation
in einen Leiter verändert werden muß. Außerdem ist die Steue
rung der Rate der implantierten Ionen schwierig.
Der Erfindung liegt daher die Aufgabe zugrunde, ein verbesser
tes Verfahren zur Bildung einer Metallschicht in einem Halb
leiterbauelement zu schaffen, welches metallabscheidende
Schritte beinhaltet.
Die Aufgabe wird für ein Verfahren der eingangs genannten Art
durch die Merkmale des Patentanspruchs 1 gelöst.
Eine bevorzugte Ausführungsform der Erfindung ist in den Zeich
nungen dargestellt und wird nachfolgend beschrieben.
Fig. 1 zeigt einen Querschnitt einer durch ein übliches
Sputterverfahren hergestellten Metallschicht und
Fig. 2A bis 2C zeigen ein erfindungsgemäßes Verfahren zur Bildung
der Metallschicht.
Bei einem in Fig. 2A gezeigten Verfahrensschritt zur Bildung
einer ersten Metallschicht wird auf das Halbleitersubstrat
(10), auf dem ein Stufenbereich ausgeformt ist, die Struktur
der Kontaktöffnung (2) mit einer Breite von 0,8 µm erzeugt und
das Substrat (10), auf dem die Struktur gebildet ist, ge
reinigt.
Nach Durchführung des obigen Verfahrensschrittes wird das
Substrat (10) in einen Sputterreaktor gesetzt, in dem die erste
Metallschicht (4) durch Abscheiden des Metalls gebildet wird,
zum Beispiel Aluminium (Al) in einer Dicke von 50 nm bis 300 nm
bei einer Temperatur von 200°C oder weniger unter einem vor
bestimmten Vakuumdruck. In diesem Schritt kann anstatt reinem
Aluminium auch eine durch Zumischung von 1% Silizium und 0,5%
Kupfer gebildete Aluminiumlegierung verwendet werden.
Fig. 2B stellt einen Auffüllprozeß für die Kontaktöffnung dar.
Nachdem das im vorhergehenden Verfahrensschritt erhaltene
Substrat ohne Unterbrechung des Vakuums in einen anderen
Sputterreaktor gebracht wurde, wird für zwei Minuten oder mehr
eine Erwärmung bei einer Temperatur von 550°C durchgeführt, um
so das abgeschiedene Metall zu schmelzen und die Kontaktöff
nung, wie in Fig. 2B gezeigt, aufzufüllen. Hierbei ist ein
möglichst geringer Druck im Reaktor erwünscht, um die durch die
Beweglichkeit des Aluminiums an der Oberfläche überbrückbare
Distanz zu erhöhen. Das Bezugszeichen 4a in Fig. 2B bezeichnet
das in die Kontaktöffnung eingefüllte Metall.
Entsprechend der Art des Aluminiums beträgt die Erwärmungs
temperatur bei dem in Fig. 2B gezeigten Verfahrensschritt not
wendigerweise 80% oder mehr des Schmelzpunkts des Aluminiums.
Ein Verfahrensschritt zur Bildung einer zweiten Metallschicht
(5) ist in Fig. 2C gezeigt, wobei die zweite Metallschicht (5)
durch Aufbringen des Restes der erforderlichen Gesamtdicke der
Metallschicht bei einer Temperatur erzeugt wird, die in Anbe
tracht der Funktionstüchtigkeit der Metallschicht festgelegt
ist, wodurch die Bildung der Metallschicht vervollständigt
wird.
Wenn beispielsweise die erforderliche Gesamtdicke der Metall
schicht 600 nm und die Dicke der ersten Metallschicht, die auf
dem Stufenbereich verbleibt, x nm beträgt, so wird die zweite
Metallschicht durch Abscheiden von Aluminium in einer Dicke von
(600-x) Nanometern gebildet.
Hierbei ist es wünschenswert, den Wert x in Anbetracht der
Funktionstüchtigkeit der Metallisierung zu minimieren. Und die
in Anbetracht der Funktionstüchtigkeit festgelegte Temperatur
bedeutet dabei eine von der Art der zweiten Metallschicht
abhängige, zur Sicherstellung einer Verbindung zwischen der
ersten und der zweiten Metallschicht geeignete Temperatur.
Wie oben ausgeführt, wird die Kontaktöffnung erfindungsgemäß in
einfacher Weise und vollständig aufgefüllt, indem zuerst ein
Metall mittels Benutzung einer für das konventionelle physi
kalische Abscheidungsverfahren verwendeten Sputteranlage
abgeschieden wird und danach das abgeschiedene Metall erwärmt
wird, so daß es möglich ist, die Kontaktöffnung selbst dann
vollständig aufzufüllen, wenn sie ein hohes Tiefe/Breite-
Verhältnis aufweist.
Wenn die Dicke der erforderlichen Metallschicht groß ist, ist
es weiterhin möglich, die Dicke durch das nachfolgende Ab
scheiden der Metallschicht nach Auffüllen der Kontaktöffnung zu
steuern.
Es sei angemerkt, daß das erfindungsgemäße Verfahren zur Bil
dung der Metallschicht für alle Halbleiterbauelemente zur Ver
bindung der Metallschicht durch die Kontaktöffnung anwendbar
ist.
Claims (9)
1. Verfahren zur Bildung einer durch eine Kontaktöffnung
hindurch gehenden Metallschicht in einem Halbleiterbauelement,
gekennzeichnet durch:
einen ersten Verfahrensschritt zur Abscheidung eines Metalls (4) bei einer wählbaren Temperatur nach Erzeugung der Struktur für die Kontaktöffnung (2) auf dem Halbleitersubstrat (10), auf dem ein Stufenbereich (1) gebildet ist, und
einen zweiten Verfahrensschritt zum Erweichen des abgeschie denen Metalls (4) und zum Auffüllen der Kontaktöffnung (2) mit diesem Metall (4a).
einen ersten Verfahrensschritt zur Abscheidung eines Metalls (4) bei einer wählbaren Temperatur nach Erzeugung der Struktur für die Kontaktöffnung (2) auf dem Halbleitersubstrat (10), auf dem ein Stufenbereich (1) gebildet ist, und
einen zweiten Verfahrensschritt zum Erweichen des abgeschie denen Metalls (4) und zum Auffüllen der Kontaktöffnung (2) mit diesem Metall (4a).
2. Verfahren nach Anspruch 1, gekennzeichnet durch einen
weiteren Verfahrensschritt zur Abscheidung eines Metalls (5)
nach Durchführung des zweiten Verfahrensschritts.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeich
net, daß die Metallabscheidung im ersten Verfahrensschritt
durch einen Sputterprozeß erfolgt.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch
gekennzeichnet, daß die wählbare Temperatur im ersten Ver
fahrensschritt 200°C oder weniger beträgt.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch
gekennzeichnet, daß zur Durchführung des zweiten Verfahrens
schrittes das im ersten Verfahrensschritt erhaltene Substrat
ohne Vakuumunterbrechung in einen anderen Sputterreaktor ge
bracht wird und danach für eine festgelegte Zeitdauer eine
Erwärmung auf eine von der Art des im ersten Verfahrensschritt
verwendeten Metalls (4) abhängige Temperatur von 80% oder mehr
des Schmelzpunktes des Metalls (4) erfolgt.
6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch
gekennzeichnet, daß das im ersten Verfahrensschritt verwendete
Metall (4) Aluminum oder eine Aluminiumlegierung ist.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß
das im ersten Verfahrensschritt verwendete Metall (4) eine
durch Mischen von 1% Silizium und 0,5% Kupfer mit Aluminium
gebildete Aluminiumlegierung ist.
8. Verfahren nach Anspruch 6 oder 7, dadurch gekennzeich
net, daß die Dicke des Aluminiums oder der Aluminiumlegierung
zwischen 50 nm und 300 nm liegt.
9. Verfahren nach einem der Ansprüche 1 bis 8, dadurch
gekennzeichnet, daß zur Durchführung des zweiten Verfahrens
schrittes das im ersten Verfahrensschritt erhaltene Substrat
ohne Vakuumunterbrechung in einen anderen Sputterreaktor ge
bracht wird und daraufhin eine Erwärmung des Substrats für zwei
Minuten oder länger auf 550°C erfolgt.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019900010027A KR930005485B1 (ko) | 1990-07-03 | 1990-07-03 | 금속 배선층 형성 방법 |
US07/897,294 US5318923A (en) | 1990-07-03 | 1992-06-11 | Method for forming a metal wiring layer in a semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4028776A1 true DE4028776A1 (de) | 1992-01-16 |
DE4028776C2 DE4028776C2 (de) | 1994-03-10 |
Family
ID=26628286
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4028776A Expired - Lifetime DE4028776C2 (de) | 1990-07-03 | 1990-09-11 | Verfahren zur Bildung einer metallischen Verdrahtungsschicht und Füllen einer Kontaktöffnung in einem Halbleiterbauelement |
Country Status (5)
Country | Link |
---|---|
US (1) | US5318923A (de) |
JP (1) | JPH0465831A (de) |
DE (1) | DE4028776C2 (de) |
FR (1) | FR2664295B1 (de) |
GB (1) | GB2245596B (de) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4200809A1 (de) * | 1991-03-20 | 1992-09-24 | Samsung Electronics Co Ltd | Verfahren zur herstellung eines halbleiterbauelements |
BE1006500A3 (fr) * | 1992-09-11 | 1994-09-13 | Berker Geb | Prolongement de griffes pour des griffes d'ecartement usuelles dans des appareils d'installation electrique. |
DE4329260B4 (de) * | 1992-10-05 | 2007-01-25 | Samsung Electronics Co., Ltd., Suwon | Verfahren zur Herstellung einer Verdrahtung in einem Halbleiterbauelement |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR950009934B1 (ko) * | 1992-09-07 | 1995-09-01 | 삼성전자주식회사 | 반도체 장치의 배선층 형성방법 |
JPH07105441B2 (ja) * | 1992-11-30 | 1995-11-13 | 日本電気株式会社 | 半導体装置の製造方法 |
TW271490B (de) * | 1993-05-05 | 1996-03-01 | Varian Associates | |
JP2928057B2 (ja) * | 1993-07-01 | 1999-07-28 | 日本電気株式会社 | 半導体装置の製造方法 |
JPH08222564A (ja) | 1995-02-15 | 1996-08-30 | Yamaha Corp | 半導体装置の製造方法および半導体製造装置 |
KR0179827B1 (ko) * | 1995-05-27 | 1999-04-15 | 문정환 | 반도체 소자의 배선 형성방법 |
JP2950218B2 (ja) * | 1995-09-18 | 1999-09-20 | ヤマハ株式会社 | 半導体装置の製造方法 |
US5888876A (en) * | 1996-04-09 | 1999-03-30 | Kabushiki Kaisha Toshiba | Deep trench filling method using silicon film deposition and silicon migration |
US5891803A (en) * | 1996-06-26 | 1999-04-06 | Intel Corporation | Rapid reflow of conductive layers by directional sputtering for interconnections in integrated circuits |
US6083823A (en) * | 1996-06-28 | 2000-07-04 | International Business Machines Corporation | Metal deposition process for metal lines over topography |
JP2956830B2 (ja) * | 1996-11-21 | 1999-10-04 | 日本電気株式会社 | 半導体装置の製造方法 |
JP4095701B2 (ja) * | 1997-10-09 | 2008-06-04 | キヤノンアネルバ株式会社 | 高温リフロースパッタリング方法及び高温リフロースパッタリング装置 |
US6605531B1 (en) * | 1997-11-26 | 2003-08-12 | Applied Materials, Inc. | Hole-filling technique using CVD aluminum and PVD aluminum integration |
JP2000068230A (ja) | 1998-08-25 | 2000-03-03 | Mitsubishi Electric Corp | 半導体装置、その製造装置、および、その製造方法 |
US6180480B1 (en) | 1998-09-28 | 2001-01-30 | International Business Machines Corporation | Germanium or silicon-germanium deep trench fill by melt-flow process |
US6372645B1 (en) | 1999-11-15 | 2002-04-16 | Taiwan Semiconductor Manufacturing Company | Methods to reduce metal bridges and line shorts in integrated circuits |
CN100336426C (zh) * | 2000-02-25 | 2007-09-05 | 揖斐电株式会社 | 多层印刷电路板以及多层印刷电路板的制造方法 |
KR100797422B1 (ko) * | 2000-09-25 | 2008-01-23 | 이비덴 가부시키가이샤 | 반도체소자, 반도체소자의 제조방법, 다층프린트배선판 및다층프린트배선판의 제조방법 |
US20090311483A1 (en) * | 2006-04-04 | 2009-12-17 | Technion Research & Development Foundation Ltd. | Articles with Two Crystalline Materials and Method of Making Same |
CN110923642B (zh) * | 2019-11-11 | 2022-07-22 | 北京北方华创微电子装备有限公司 | 溅射装置 |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3382568A (en) * | 1965-07-22 | 1968-05-14 | Ibm | Method for providing electrical connections to semiconductor devices |
BE793097A (fr) * | 1971-12-30 | 1973-04-16 | Western Electric Co | Procede pour ajuster le coefficient de resistance en fonction de la temperature d'alliages tantale-aluminium |
DE2550512A1 (de) * | 1975-11-11 | 1977-05-12 | Bosch Gmbh Robert | Verfahren zur herstellung einer metallisierung auf einem substrat |
US4442137A (en) * | 1982-03-18 | 1984-04-10 | International Business Machines Corporation | Maskless coating of metallurgical features of a dielectric substrate |
JPS592352A (ja) * | 1982-06-28 | 1984-01-07 | Toshiba Corp | 半導体装置の製造方法 |
JPS61208848A (ja) * | 1985-03-14 | 1986-09-17 | Toshiba Corp | 半導体装置 |
DE3650612T2 (de) * | 1985-05-13 | 1997-08-21 | Nippon Telegraph & Telephone | Verfahren zur Planarisierung einer dünnen Al-Schicht |
US4650696A (en) * | 1985-10-01 | 1987-03-17 | Harris Corporation | Process using tungsten for multilevel metallization |
JP2538881B2 (ja) * | 1986-06-13 | 1996-10-02 | 株式会社東芝 | 半導体装置の製造方法 |
JPS62293740A (ja) * | 1986-06-13 | 1987-12-21 | Fujitsu Ltd | 半導体装置の製造方法 |
JPS62296444A (ja) * | 1986-06-16 | 1987-12-23 | Toshiba Corp | 半導体装置及びその製造方法 |
JPS63162854A (ja) * | 1986-12-25 | 1988-07-06 | Fujitsu Ltd | 金属膜形成方法 |
US4920070A (en) * | 1987-02-19 | 1990-04-24 | Fujitsu Limited | Method for forming wirings for a semiconductor device by filling very narrow via holes |
JPS63258021A (ja) * | 1987-04-16 | 1988-10-25 | Toshiba Corp | 接続孔の形成方法 |
JPH01108746A (ja) * | 1987-10-21 | 1989-04-26 | Toshiba Corp | 半導体装置の製造方法 |
GB2212979A (en) * | 1987-12-02 | 1989-08-02 | Philips Nv | Fabricating electrical connections,particularly in integrated circuit manufacture |
US4970176A (en) * | 1989-09-29 | 1990-11-13 | Motorola, Inc. | Multiple step metallization process |
US5108570A (en) * | 1990-03-30 | 1992-04-28 | Applied Materials, Inc. | Multistep sputtering process for forming aluminum layer over stepped semiconductor wafer |
EP0451644A1 (de) * | 1990-04-10 | 1991-10-16 | Texas Instruments Incorporated | Verbessertes Metallisierungssystem für eine verringerte Korrosionsauffälligkeit |
US5147819A (en) * | 1991-02-21 | 1992-09-15 | Micron Technology, Inc. | Semiconductor metallization method |
JP3642453B2 (ja) * | 1997-09-24 | 2005-04-27 | スズキ株式会社 | グローブボックス構造 |
-
1990
- 1990-09-11 DE DE4028776A patent/DE4028776C2/de not_active Expired - Lifetime
- 1990-09-20 JP JP2254053A patent/JPH0465831A/ja active Pending
- 1990-09-20 FR FR9011624A patent/FR2664295B1/fr not_active Expired - Lifetime
- 1990-09-20 GB GB9020519A patent/GB2245596B/en not_active Expired - Lifetime
-
1992
- 1992-06-11 US US07/897,294 patent/US5318923A/en not_active Expired - Lifetime
Non-Patent Citations (8)
Title |
---|
Georgion, G.E. et.al.: Plananizes Aluminium Deposition on TiW and TiN Layers by High Temperature Evaporation, in: June 12-13, 1989, VMIC Conference, pp. 315-321 * |
JP 1-246831 A2. In: Patents Abstracts of Japan, E-866, 22.12.1989, Bd. 13, Nr. 584 * |
JP 58-74037 A2. In: Patents Abstracts of Japan, E-188, 21.7.1983, Bd. 7, Nr. 166 * |
JP 59-219940 A2. In: Patents Abstracts of Japan, E-309, 18.4.1985, Bd. 9, Nr. 89 * |
JP 59-61146 A2. In: Patents Abstracts of Japan, E-257, 26.7.1984, Bd. 8, Nr. 161 * |
JP 62-211915 A2. In: Patents Abstracts of Japan, E-587, 3.3.1988, Bd. 12, Nr. 69 * |
JP 62-219517 A2. In: Patents Abstracts of Japan, E-590, 12.3.1988, Bd. 12, Nr. 80 * |
Pauleau, Y.: Interconnect Materials for VLSI Circuits. In: Solid State Technology, Juni 1987, S. 101-105 * |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4200809A1 (de) * | 1991-03-20 | 1992-09-24 | Samsung Electronics Co Ltd | Verfahren zur herstellung eines halbleiterbauelements |
BE1006500A3 (fr) * | 1992-09-11 | 1994-09-13 | Berker Geb | Prolongement de griffes pour des griffes d'ecartement usuelles dans des appareils d'installation electrique. |
DE4329260B4 (de) * | 1992-10-05 | 2007-01-25 | Samsung Electronics Co., Ltd., Suwon | Verfahren zur Herstellung einer Verdrahtung in einem Halbleiterbauelement |
DE4329260B9 (de) * | 1992-10-05 | 2007-05-24 | Samsung Electronics Co., Ltd., Suwon | Verfahren zur Herstellung einer Verdrahtung in einem Halbleiterbauelement |
Also Published As
Publication number | Publication date |
---|---|
GB9020519D0 (en) | 1990-10-31 |
GB2245596B (en) | 1994-11-23 |
US5318923A (en) | 1994-06-07 |
FR2664295B1 (fr) | 1994-10-07 |
FR2664295A1 (fr) | 1992-01-10 |
JPH0465831A (ja) | 1992-03-02 |
DE4028776C2 (de) | 1994-03-10 |
GB2245596A (en) | 1992-01-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4028776A1 (de) | Verfahren zur bildung einer metallschicht in einem halbleiterbauelement | |
DE69233231T2 (de) | Verfahren zur Herstellung von Kontaktbohrungen für Mehrschichtschaltung von Halbleiterbauelementen | |
DE19700868C2 (de) | Verfahren zum Herstellen von Verbindungen in einem Halbleiterbauteil | |
DE102007004860B4 (de) | Verfahren zur Herstellung einer Kupfer-basierten Metallisierungsschicht mit einer leitenden Deckschicht durch ein verbessertes Integrationsschema | |
DE68923305T2 (de) | Elektrische Leitungen für elektronische Bauelemente. | |
DE3873903T2 (de) | Verfahren, um eine elektrische verbindung auf einer silizium-halbleitervorrichtung herzustellen. | |
DE10000759C1 (de) | Verfahren zur Erzeugung von Justiermarken | |
DE102008007671A1 (de) | Verfahren zur Bildung feiner Strukturen eines Halbleiterbauelements | |
EP0269095A2 (de) | Integrierte Halbleiterschaltung mit mindestens zwei aus Aluminium oder einer Aluminium-Verbindung bestehenden Metallisierungsebenen sowie Verfahren zu ihrer Herstellung | |
DE4125221A1 (de) | Verfahren zur bildung einer mehrstufenverbindung in einer halbleitereinrichtung | |
DE102008059650A1 (de) | Mikrostruktur mit einer Metallisierungsstruktur mit selbstjustierten Luftspalten zwischen dichtliegenden Metallleitungen | |
DE102007015506B4 (de) | Verfahren und Halbleiterstruktur zur Überwachung von Ätzeigenschaften während der Herstellung von Kontaktdurchführungen von Verbindungsstrukturen | |
DE68917494T2 (de) | Niederschlagverfahren von Wolfram auf Silizium bei einem sich selbst begrenzenden CVD-Verfahren und somit hergestelltes Halbleiterbauelement. | |
EP1166350A1 (de) | Verfahren zur herstellung einer dram-struktur mit vergrabenen bitleitungen oder grabenkondensatoren | |
DE102007009912B4 (de) | Verfahren zur Herstellung einer kupferbasierten Metallisierungsschicht mit einer leitenden Deckschicht durch ein fortschrittliches Integrationsschema | |
DE102006025405A1 (de) | Metallisierungsschicht eines Halbleiterbauelements mit unterschiedlich dicken Metallleitungen und Verfahren zur Herstellung | |
DE19957302A1 (de) | Substrat mit mindestens zwei darauf angeordneten Metallstrukturen und Verfahren zu dessen Herstellung | |
DE10351005B4 (de) | Barrierenschicht mit einer Titannitridbeschichtung für eine Kupfermetallisierungsschicht, die ein Dielektrikum mit kleinem ε aufweist | |
DE112004002377T5 (de) | Doppel-Damaszierungsprozess unter Verwendung von kohlenstoffdotierten und kohlenstofffreien Oxidschichten | |
DE10214065B4 (de) | Verfahren zur Herstellung eines verbesserten Metallsilizidbereichs in einem Silizium enthaltenden leitenden Gebiet in einer integrierten Schaltung | |
DE4408564C2 (de) | Verfahren zur Herstellung einer Mehrschicht-Leitungsstruktur in einer Halbleitereinrichtung | |
DE102004015862B4 (de) | Verfahren zur Herstellung einer leitenden Barrierenschicht in kritischen Öffnungen mittels eines abschließenden Abscheideschritts nach einer Rück-Sputter-Abscheidung | |
DE19723096B4 (de) | Verfahren zum Bilden einer Verbindungsleitung | |
DE19538019B4 (de) | Verfahren zur Bildung einer Metallverdrahtung einer Halbleitereinrichtung | |
DE10239066A1 (de) | Verfahren zum Abscheiden einer Metallbarrierenschicht |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8181 | Inventor (new situation) |
Free format text: PARK, CHANG-SOO, SEOUL/SOUL, KR |
|
D2 | Grant after examination | ||
8363 | Opposition against the patent | ||
8365 | Fully valid after opposition proceedings | ||
8328 | Change in the person/name/address of the agent |
Free format text: PATENTANWAELTE RUFF, WILHELM, BEIER, DAUSTER & PARTNER, 70173 STUTTGART |