JPH0465831A - 金属配線層形成方法 - Google Patents
金属配線層形成方法Info
- Publication number
- JPH0465831A JPH0465831A JP2254053A JP25405390A JPH0465831A JP H0465831 A JPH0465831 A JP H0465831A JP 2254053 A JP2254053 A JP 2254053A JP 25405390 A JP25405390 A JP 25405390A JP H0465831 A JPH0465831 A JP H0465831A
- Authority
- JP
- Japan
- Prior art keywords
- metal
- wiring layer
- metal wiring
- forming
- contact hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 33
- 229910052751 metal Inorganic materials 0.000 claims abstract description 62
- 239000002184 metal Substances 0.000 claims abstract description 62
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 239000004065 semiconductor Substances 0.000 claims abstract description 13
- 238000006243 chemical reaction Methods 0.000 claims abstract description 8
- 238000010438 heat treatment Methods 0.000 claims abstract description 7
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 5
- 238000000151 deposition Methods 0.000 claims abstract description 5
- 230000008018 melting Effects 0.000 claims abstract description 3
- 238000002844 melting Methods 0.000 claims abstract description 3
- 238000004544 sputter deposition Methods 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 2
- 229910052802 copper Inorganic materials 0.000 claims description 2
- 239000010949 copper Substances 0.000 claims description 2
- 229910000838 Al alloy Inorganic materials 0.000 claims 1
- 238000005516 engineering process Methods 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000009933 burial Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000010406 interfacial reaction Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
- C23C14/14—Metallic material, boron or silicon
- C23C14/16—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon
- C23C14/165—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon by cathodic sputtering
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/04—Coating on selected surface areas, e.g. using masks
- C23C14/046—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/58—After-treatment
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/58—After-treatment
- C23C14/5806—Thermal treatment
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/58—After-treatment
- C23C14/584—Non-reactive treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/32115—Planarisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76882—Reflowing or applying of pressure to better fill the contact hole
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
- H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Metallurgy (AREA)
- Materials Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Organic Chemistry (AREA)
- Mechanical Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Thermal Sciences (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、半導体装置の配線工程に関するもので、特
にトポグラフ イー （ｔｏｐｏｇｒａｐｈｙ＞ の
大きな半導体装置の金属配線層形成方法に関するもので
ある。
にトポグラフ イー （ｔｏｐｏｇｒａｐｈｙ＞ の
大きな半導体装置の金属配線層形成方法に関するもので
ある。
最近、半導体製造技術の発達とメモリ素子の応用分野が
広がっていくことによって、大容量のメモリ素子の開発
が進められているが、このメモリ素子の大容量化は各世
代毎に２倍で進行する微細プロセス技術を基本とするメ
モリセル研究により推進されてきている。特に半導体装
置においての配線技術はメモリ素子微細化技術において
大事な項目中の一つであり、この配線技術は、例えばゲ
ート電極を互いに連結するメモリのワード線のような配
線やソース又はドレーンの拡散領域との他の要素を相互
接続する金属配線の形成に適用される。
広がっていくことによって、大容量のメモリ素子の開発
が進められているが、このメモリ素子の大容量化は各世
代毎に２倍で進行する微細プロセス技術を基本とするメ
モリセル研究により推進されてきている。特に半導体装
置においての配線技術はメモリ素子微細化技術において
大事な項目中の一つであり、この配線技術は、例えばゲ
ート電極を互いに連結するメモリのワード線のような配
線やソース又はドレーンの拡散領域との他の要素を相互
接続する金属配線の形成に適用される。
従来、主に使われてきた素子間の金属配線層形成方法は
スパッタリング法を使用した物理蒸着方式であったし、
実施した後の模様は第１図に図示した通りである。
スパッタリング法を使用した物理蒸着方式であったし、
実施した後の模様は第１図に図示した通りである。
まず、半導体基板１０上に所定パターンの段差物１を形
成し、この段差物に金属配線のためのコンタクトホール
（ｃｏｒｒｔａｃｔ ｈｏｌｅ） ２を形成する。その
後、スパッタリング法を使って金属配線層３を形成する
が、この金属配線層３はコンタクトホール内壁での被覆
力悪化あるいは断線により使用限界に達している。すな
わち、半導体装置の高集積化が進められるうちコンタク
トホール部では横方向と同じ比率で縦方向の幾何学的サ
イズを縮小しにくくなりアスペクト比（ａｓｐｅｃｔ
ｒａｔｉｏ）が増え、いわばステップ（ｓｔｅｐ）によ
る印影効果（ｓｈａｄｏｗｉｎｇｅｆｆｅｃｔ） が原
因となってアスペクト比の高いコンタクトホールに対し
ては十分な被覆率（ｓｔｅｐｃｏｖｅｒａｇｅ率）を確
保しにくくなり、上記第１図に図示された通りの金属配
線層の断線が生じる。
成し、この段差物に金属配線のためのコンタクトホール
（ｃｏｒｒｔａｃｔ ｈｏｌｅ） ２を形成する。その
後、スパッタリング法を使って金属配線層３を形成する
が、この金属配線層３はコンタクトホール内壁での被覆
力悪化あるいは断線により使用限界に達している。すな
わち、半導体装置の高集積化が進められるうちコンタク
トホール部では横方向と同じ比率で縦方向の幾何学的サ
イズを縮小しにくくなりアスペクト比（ａｓｐｅｃｔ
ｒａｔｉｏ）が増え、いわばステップ（ｓｔｅｐ）によ
る印影効果（ｓｈａｄｏｗｉｎｇｅｆｆｅｃｔ） が原
因となってアスペクト比の高いコンタクトホールに対し
ては十分な被覆率（ｓｔｅｐｃｏｖｅｒａｇｅ率）を確
保しにくくなり、上記第１図に図示された通りの金属配
線層の断線が生じる。
このような問題を解決するためにいろいろの方法でコン
タクトホール埋没を試みているが、例えばコンタクトホ
ール内だけを配線層沈積前にタングステンで埋没、平坦
化する選択的タングステン埋没技術や被覆力の優秀な多
結晶シリコンを使用してコンタクトホールの埋没を試み
ている。しかし、上記選択的タングステン埋没の場合、
シリコン基板との界面反応による漏れ電流増加及び接着
性を改善することが課題として残っているし、上記多結
晶シリコン埋没技術の場合はイオン注入により多結晶シ
リコンが導体にならなければならないので、この際コン
タクトホール内での接触抵抗を一定水準で維持すべきで
あり、イオン注入量の均一の調節が解決すべき課題であ
る。
タクトホール埋没を試みているが、例えばコンタクトホ
ール内だけを配線層沈積前にタングステンで埋没、平坦
化する選択的タングステン埋没技術や被覆力の優秀な多
結晶シリコンを使用してコンタクトホールの埋没を試み
ている。しかし、上記選択的タングステン埋没の場合、
シリコン基板との界面反応による漏れ電流増加及び接着
性を改善することが課題として残っているし、上記多結
晶シリコン埋没技術の場合はイオン注入により多結晶シ
リコンが導体にならなければならないので、この際コン
タクトホール内での接触抵抗を一定水準で維持すべきで
あり、イオン注入量の均一の調節が解決すべき課題であ
る。
従って、この発明の目的は上記のような従来の技術の問
題点を解決するため、金属を１次に蒸着した後、熱処理
工程を通じてコンタクトホールの埋没を実施する金属配
線層形成方法を提供することである。
題点を解決するため、金属を１次に蒸着した後、熱処理
工程を通じてコンタクトホールの埋没を実施する金属配
線層形成方法を提供することである。
上記の目的を達成するため、この発明の方法はコンタク
トホールを通じて金属配線を連結する金属配線層形成方
法において、段差物の形成された半導体基板上に上記コ
ンタクトホールのパターンを形成した後、任意の温度で
金属を蒸着する第１工程と、上記第１工程以後熱処理す
る第２工程を具備することを特徴とする。
トホールを通じて金属配線を連結する金属配線層形成方
法において、段差物の形成された半導体基板上に上記コ
ンタクトホールのパターンを形成した後、任意の温度で
金属を蒸着する第１工程と、上記第１工程以後熱処理す
る第２工程を具備することを特徴とする。
以下、添付した図面を参照してこの発明を説明する。
第２八図ないし第２Ｃ図はこの発明による金属配線層形
成方法を図示した一実施例の工程順序図である。
成方法を図示した一実施例の工程順序図である。
第２Ａ図は１次金属層４の形成工程を図示したもので、
まず段差物１が形成された半導体基板１０上に０．８μ
ｍの大きさのコンタクトホール２のパターンを形成し、
このパターンが形成された上記基板１０を洗い上げる。
まず段差物１が形成された半導体基板１０上に０．８μ
ｍの大きさのコンタクトホール２のパターンを形成し、
このパターンが形成された上記基板１０を洗い上げる。
その後、上記基板ｌＯをスパツタ反応室に入れて一定値
の真空度を維持し、２００℃以下の温度で金属、例えば
アルミニウムＡＩを５００ Å〜３０００人程度の厚さ
で蒸着して１次金属層４を形成する。ここで、上記ＡＩ
の代わりに１％シリコンと０．５％銅が混ざったＡＩを
使う。
の真空度を維持し、２００℃以下の温度で金属、例えば
アルミニウムＡＩを５００ Å〜３０００人程度の厚さ
で蒸着して１次金属層４を形成する。ここで、上記ＡＩ
の代わりに１％シリコンと０．５％銅が混ざったＡＩを
使う。
第２Ｂ図は上記コンタクトホールの埋没工程を図示した
もので、上記第２Ａ図の工程で得られた基板を真空ブレ
ーキなしに他反応室に移動した後、５５０ ℃で２分以
上加熱して前記金属層を流して上記第２Ｂ図に図示され
たようにコンタクトホールを埋没させる。この際、反応
室内の圧力はＡＩの表面移動距離を増加させるために低
いほどよい。未説明記号４ａは上記第２Ａ図の１次金属
層がコンタクトホール内に埋められたことを示す。
もので、上記第２Ａ図の工程で得られた基板を真空ブレ
ーキなしに他反応室に移動した後、５５０ ℃で２分以
上加熱して前記金属層を流して上記第２Ｂ図に図示され
たようにコンタクトホールを埋没させる。この際、反応
室内の圧力はＡＩの表面移動距離を増加させるために低
いほどよい。未説明記号４ａは上記第２Ａ図の１次金属
層がコンタクトホール内に埋められたことを示す。
ここで、上記第２Ｂ図の熱処理温度は上ｌ１ｌｉｌ！Ａ
ｌの種類によりその溶融点の８０％以上の温度である。
ｌの種類によりその溶融点の８０％以上の温度である。
第２Ｃ図は２次金属層５の形成工程を図示したもので、
上記第２Ａ図の工程を通じて形成された１次金属層の厚
さを引いた残りを、信頼性を考慮した温度で蒸着して２
次金属層５を形成することによって金属配線層の形成を
完成する。例えば、総配線厚さが６０００人であり、上
記第２Ｂ図工程以後段差物１上に残っている１次金属層
の厚さが１人であれば、（６０００−χ）人厚さのＡ１
を蒸着して２次金属層５を形成する。この際、配線の信
頼性を考慮してχは最小化する。ここて前記信頼性を考
慮した温度というのは上記２次金属層と１次金属層との
連結状態を良好にするため、上８己２次金属層の種類に
よる適切な温度を示す。
上記第２Ａ図の工程を通じて形成された１次金属層の厚
さを引いた残りを、信頼性を考慮した温度で蒸着して２
次金属層５を形成することによって金属配線層の形成を
完成する。例えば、総配線厚さが６０００人であり、上
記第２Ｂ図工程以後段差物１上に残っている１次金属層
の厚さが１人であれば、（６０００−χ）人厚さのＡ１
を蒸着して２次金属層５を形成する。この際、配線の信
頼性を考慮してχは最小化する。ここて前記信頼性を考
慮した温度というのは上記２次金属層と１次金属層との
連結状態を良好にするため、上８己２次金属層の種類に
よる適切な温度を示す。
以上のようにこの発明では通常使われる物理蒸着方式の
スパッタリング装備を使用して１次で金属を蒸着した後
、この蒸着された金属を熱処理することによって、コン
タクトホール内部を埋没させることができるようになり
、アスペクト比の高いコンタクトホールに対しても１０
０％の被覆率、すなわち完全埋没することができる。
スパッタリング装備を使用して１次で金属を蒸着した後
、この蒸着された金属を熱処理することによって、コン
タクトホール内部を埋没させることができるようになり
、アスペクト比の高いコンタクトホールに対しても１０
０％の被覆率、すなわち完全埋没することができる。
また、必要な配線の厚さが大きい場合には上記コンタク
トホールの埋没以後継続的な金属層の蒸着でその厚さを
調節することができる。
トホールの埋没以後継続的な金属層の蒸着でその厚さを
調節することができる。
この発明による金属配線層の形成方法はコンタクトホー
ルを通じて金属配線を連結するすべての半導体装置に適
用することができる。
ルを通じて金属配線を連結するすべての半導体装置に適
用することができる。
第１図は従来のスパッタリング法で製作した金属配線層
の断面図、第２八図ないし第２ｃ図はこの発明による金
属配線層形成方法を図示した一実施例の工程順序図であ
る。 ｌ：段差物 ２：コンタクトホール３：金属配
線層 ４：１次金属層 ４ａ：１次金属層が埋没されたもの ５：２次金属層 ｌＯ二半導体基板 ＦＴＧ、１ ＦＩＧ、２Ａ 特許出願人 三星電子株式會社
の断面図、第２八図ないし第２ｃ図はこの発明による金
属配線層形成方法を図示した一実施例の工程順序図であ
る。 ｌ：段差物 ２：コンタクトホール３：金属配
線層 ４：１次金属層 ４ａ：１次金属層が埋没されたもの ５：２次金属層 ｌＯ二半導体基板 ＦＴＧ、１ ＦＩＧ、２Ａ 特許出願人 三星電子株式會社
Claims (1)
- 【特許請求の範囲】 １、コンタクトホールを通じて金属配線を連結する金属
配線層形成方法において、 段差物の形成された半導体基板上に前記コンタクトホー
ルのパターンを形成した後任意の温度で金属を蒸着する
第１工程； 前記第１工程で蒸着された金属膜をスパッタ反応室内で
熱処理により流して前記コンタクトホールを埋める第２
工程を具備することを特徴とする金属配線層形成方法。 ２、前記金属配線層形成方法は前記第２工程以後金属を
蒸着する工程をさらに具備することを特徴とする請求項
第１項記載の金属配線層形成方法。 ３、前記第１工程の金属はスパッタリング法で蒸着され
ることを特徴とする請求項第１項記載の金属配線層形成
方法。 ４、前記第１工程の任意の温度は２００℃以下であるこ
とを特徴とする請求項第３項記載の金属配線層形成方法
。 ５、前記第２工程は前記第１工程で得られた基板を真空
ブレーキなしに他のスパッタ反応室に移動した後、前記
第１工程の金属の種類によりその溶融点の８０％以上の
温度で一定時間加熱させることを特徴とする請求項第４
項記載の金属配線層形成方法。 ６、前記第１工程の金属はアルミニウムあるいはアルミ
ニウム合金よりなることを特徴とする請求項第１項記載
の金属配線層形成方法。 ７、前記第１工程の金属は１％シリコンと０．５％銅が
混ざったアルミニウムよりなることを特徴とする請求項
第１項記載の金属配線層形成方法。 ８、前記アルミニウムの厚さは５００Å〜３０００Åよ
りなることを特徴とする請求項第７項記載の金属配線層
形成方法。 ９、前記第２工程は前記第１工程で得られた基板を真空
ブレーキなしに他のスパッタ反応室に移動した後、５５
０℃で２分程度加熱させることを特徴とする請求項第８
項記載の金属配線層形成方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10027 | 1988-08-05 | ||
| KR1019900010027A KR930005485B1 (ko) | 1990-07-03 | 1990-07-03 | 금속 배선층 형성 방법 |
| US07/897,294 US5318923A (en) | 1990-07-03 | 1992-06-11 | Method for forming a metal wiring layer in a semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0465831A true JPH0465831A (ja) | 1992-03-02 |
Family
ID=26628286
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2254053A Pending JPH0465831A (ja) | 1990-07-03 | 1990-09-20 | 金属配線層形成方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5318923A (ja) |
| JP (1) | JPH0465831A (ja) |
| DE (1) | DE4028776C2 (ja) |
| FR (1) | FR2664295B1 (ja) |
| GB (1) | GB2245596B (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0722415A (ja) * | 1993-07-01 | 1995-01-24 | Nec Corp | 半導体装置の製造方法 |
| US5900645A (en) * | 1996-11-21 | 1999-05-04 | Nec Corporation | Semiconductor device and method of testing the same |
| JP2001524754A (ja) * | 1997-11-26 | 2001-12-04 | アプライド マテリアルズ インコーポレイテッド | Ｃｖｄアルミニウム及びｐｖｄアルミニウム集積を用いた新しいホール充填技術 |
| US6375687B1 (en) | 1995-02-15 | 2002-04-23 | Yamaha Corporation | Filling connection hole with wiring material by using centrifugal force |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4200809C2 (de) * | 1991-03-20 | 1996-12-12 | Samsung Electronics Co Ltd | Verfahren zur Bildung einer metallischen Verdrahtungsschicht in einem Halbleiterbauelement |
| KR950009934B1 (ko) * | 1992-09-07 | 1995-09-01 | 삼성전자주식회사 | 반도체 장치의 배선층 형성방법 |
| DE4230387C2 (de) * | 1992-09-11 | 2001-04-12 | Berker Geb | Krallenverlängerung für konventionelle Spreizkrallen an elektrischen Installationsgeräten |
| KR960002061B1 (ko) * | 1992-10-05 | 1996-02-10 | 삼성전자주식회사 | 반도체 장치의 배선층 형성방법 |
| JPH07105441B2 (ja) * | 1992-11-30 | 1995-11-13 | 日本電気株式会社 | 半導体装置の製造方法 |
| TW271490B (ja) * | 1993-05-05 | 1996-03-01 | Varian Associates | |
| KR0179827B1 (ko) * | 1995-05-27 | 1999-04-15 | 문정환 | 반도체 소자의 배선 형성방법 |
| JP2950218B2 (ja) * | 1995-09-18 | 1999-09-20 | ヤマハ株式会社 | 半導体装置の製造方法 |
| US5888876A (en) * | 1996-04-09 | 1999-03-30 | Kabushiki Kaisha Toshiba | Deep trench filling method using silicon film deposition and silicon migration |
| US5891803A (en) * | 1996-06-26 | 1999-04-06 | Intel Corporation | Rapid reflow of conductive layers by directional sputtering for interconnections in integrated circuits |
| US6083823A (en) * | 1996-06-28 | 2000-07-04 | International Business Machines Corporation | Metal deposition process for metal lines over topography |
| JP4095701B2 (ja) * | 1997-10-09 | 2008-06-04 | キヤノンアネルバ株式会社 | 高温リフロースパッタリング方法及び高温リフロースパッタリング装置 |
| JP2000068230A (ja) | 1998-08-25 | 2000-03-03 | Mitsubishi Electric Corp | 半導体装置、その製造装置、および、その製造方法 |
| US6180480B1 (en) | 1998-09-28 | 2001-01-30 | International Business Machines Corporation | Germanium or silicon-germanium deep trench fill by melt-flow process |
| US6372645B1 (en) | 1999-11-15 | 2002-04-16 | Taiwan Semiconductor Manufacturing Company | Methods to reduce metal bridges and line shorts in integrated circuits |
| US6909054B2 (en) * | 2000-02-25 | 2005-06-21 | Ibiden Co., Ltd. | Multilayer printed wiring board and method for producing multilayer printed wiring board |
| WO2002027786A1 (fr) * | 2000-09-25 | 2002-04-04 | Ibiden Co., Ltd. | Element semi-conducteur, procede de fabrication d'un element semi-conducteur, carte a circuit imprime multicouche, et procede de fabrication d'une carte a circuit imprime multicouche |
| WO2007113840A1 (en) * | 2006-04-04 | 2007-10-11 | Technion Research & Development Foundation Ltd. | Articles with two crystalline materials and method of making same |
| CN110923642B (zh) * | 2019-11-11 | 2022-07-22 | 北京北方华创微电子装备有限公司 | 溅射装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62296444A (ja) * | 1986-06-16 | 1987-12-23 | Toshiba Corp | 半導体装置及びその製造方法 |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3382568A (en) * | 1965-07-22 | 1968-05-14 | Ibm | Method for providing electrical connections to semiconductor devices |
| BE793097A (fr) * | 1971-12-30 | 1973-04-16 | Western Electric Co | Procede pour ajuster le coefficient de resistance en fonction de la temperature d'alliages tantale-aluminium |
| DE2550512A1 (de) * | 1975-11-11 | 1977-05-12 | Bosch Gmbh Robert | Verfahren zur herstellung einer metallisierung auf einem substrat |
| US4442137A (en) * | 1982-03-18 | 1984-04-10 | International Business Machines Corporation | Maskless coating of metallurgical features of a dielectric substrate |
| JPS592352A (ja) * | 1982-06-28 | 1984-01-07 | Toshiba Corp | 半導体装置の製造方法 |
| JPS61208848A (ja) * | 1985-03-14 | 1986-09-17 | Toshiba Corp | 半導体装置 |
| EP0544648B1 (en) * | 1985-05-13 | 1997-04-09 | Nippon Telegraph And Telephone Corporation | Method for forming a planarized Al thin film |
| US4650696A (en) * | 1985-10-01 | 1987-03-17 | Harris Corporation | Process using tungsten for multilevel metallization |
| JP2538881B2 (ja) * | 1986-06-13 | 1996-10-02 | 株式会社東芝 | 半導体装置の製造方法 |
| JPS62293740A (ja) * | 1986-06-13 | 1987-12-21 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS63162854A (ja) * | 1986-12-25 | 1988-07-06 | Fujitsu Ltd | 金属膜形成方法 |
| US4920070A (en) * | 1987-02-19 | 1990-04-24 | Fujitsu Limited | Method for forming wirings for a semiconductor device by filling very narrow via holes |
| JPS63258021A (ja) * | 1987-04-16 | 1988-10-25 | Toshiba Corp | 接続孔の形成方法 |
| JPH01108746A (ja) * | 1987-10-21 | 1989-04-26 | Toshiba Corp | 半導体装置の製造方法 |
| GB2212979A (en) * | 1987-12-02 | 1989-08-02 | Philips Nv | Fabricating electrical connections,particularly in integrated circuit manufacture |
| US4970176A (en) * | 1989-09-29 | 1990-11-13 | Motorola, Inc. | Multiple step metallization process |
| US5108570A (en) * | 1990-03-30 | 1992-04-28 | Applied Materials, Inc. | Multistep sputtering process for forming aluminum layer over stepped semiconductor wafer |
| EP0451644A1 (en) * | 1990-04-10 | 1991-10-16 | Texas Instruments Incorporated | An improved metallization system for reduced corrosion susceptibility |
| US5147819A (en) * | 1991-02-21 | 1992-09-15 | Micron Technology, Inc. | Semiconductor metallization method |
| JP3642453B2 (ja) * | 1997-09-24 | 2005-04-27 | スズキ株式会社 | グローブボックス構造 |
-
1990
- 1990-09-11 DE DE4028776A patent/DE4028776C2/de not_active Expired - Lifetime
- 1990-09-20 JP JP2254053A patent/JPH0465831A/ja active Pending
- 1990-09-20 FR FR9011624A patent/FR2664295B1/fr not_active Expired - Lifetime
- 1990-09-20 GB GB9020519A patent/GB2245596B/en not_active Expired - Lifetime
-
1992
- 1992-06-11 US US07/897,294 patent/US5318923A/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62296444A (ja) * | 1986-06-16 | 1987-12-23 | Toshiba Corp | 半導体装置及びその製造方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0722415A (ja) * | 1993-07-01 | 1995-01-24 | Nec Corp | 半導体装置の製造方法 |
| US6375687B1 (en) | 1995-02-15 | 2002-04-23 | Yamaha Corporation | Filling connection hole with wiring material by using centrifugal force |
| US5900645A (en) * | 1996-11-21 | 1999-05-04 | Nec Corporation | Semiconductor device and method of testing the same |
| US6159756A (en) * | 1996-11-21 | 2000-12-12 | Nec Corporation | Method of testing semiconductor device |
| JP2001524754A (ja) * | 1997-11-26 | 2001-12-04 | アプライド マテリアルズ インコーポレイテッド | Ｃｖｄアルミニウム及びｐｖｄアルミニウム集積を用いた新しいホール充填技術 |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2664295B1 (fr) | 1994-10-07 |
| GB2245596B (en) | 1994-11-23 |
| GB2245596A (en) | 1992-01-08 |
| DE4028776A1 (de) | 1992-01-16 |
| GB9020519D0 (en) | 1990-10-31 |
| DE4028776C2 (de) | 1994-03-10 |
| FR2664295A1 (fr) | 1992-01-10 |
| US5318923A (en) | 1994-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0465831A (ja) | 金属配線層形成方法 | |
| US6593233B1 (en) | Semiconductor device and method for manufacturing the same | |
| US20070144628A1 (en) | Intermediate anneal for metal deposition | |
| US5804501A (en) | Method for forming a wiring metal layer in a semiconductor device | |
| KR980011939A (ko) | 이온화된 금속 접착층을 사용한 알루미늄 홀 충전 방법 | |
| US6391778B1 (en) | Contact/via force fill techniques and resulting structures | |
| JP2000332106A (ja) | 半導体装置およびその製造方法 | |
| US6949464B1 (en) | Contact/via force fill techniques | |
| JPH03248534A (ja) | 半導体素子の製造方法 | |
| JP2616402B2 (ja) | 半導体装置の製造方法 | |
| JPH05152248A (ja) | アルミニウム系配線材料の埋込み方法 | |
| KR0156122B1 (ko) | 반도체장치의 제조방법 | |
| JPH10233444A (ja) | 半導体装置の製造方法 | |
| US5211987A (en) | Method and apparatus for forming refractory metal films | |
| KR100505629B1 (ko) | 트렌치 매립 방법 | |
| JP4304547B2 (ja) | 枚葉式ｃｖｄ装置および枚葉式ｃｖｄ方法 | |
| TW455954B (en) | Manufacturing process using thermal annealing process to reduce the generation of hillock on the surface of Cu damascene structure | |
| EP0256917A1 (en) | Method of producing interconnection layers using CVD of metal | |
| JP2765625B2 (ja) | 半導体装置の製造方法とスルーホールのＴｉ膜の腐食防止方法 | |
| KR100186985B1 (ko) | 반도체 소자의 콘택홀 매립 금속배선 형성방법 | |
| KR930005485B1 (ko) | 금속 배선층 형성 방법 | |
| JP2867996B2 (ja) | 半導体素子の金属配線形成方法 | |
| JPH03263826A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH02210833A (ja) | 半導体装置の製造方法 | |
| JPH0637035A (ja) | 半導体装置の製造方法 |