JP2001524754A - Ｃｖｄアルミニウム及びｐｖｄアルミニウム集積を用いた新しいホール充填技術 - Google Patents
Ｃｖｄアルミニウム及びｐｖｄアルミニウム集積を用いた新しいホール充填技術Info
- Publication number
- JP2001524754A JP2001524754A JP2000522623A JP2000522623A JP2001524754A JP 2001524754 A JP2001524754 A JP 2001524754A JP 2000522623 A JP2000522623 A JP 2000522623A JP 2000522623 A JP2000522623 A JP 2000522623A JP 2001524754 A JP2001524754 A JP 2001524754A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- chamber
- film
- deposited
- cvd
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
- H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by physical means, e.g. sputtering, evaporation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
- H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76882—Reflowing or applying of pressure to better fill the contact hole
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
Abstract
(57)【要約】
本発明は、サブハーフミクロンのアパーチャを充填するのに不十分な厚さの金属膜を基板上に堆積することで、基板上のアパーチャを充填する方法を提供し、その後、堆積された金属膜の融点よりも低い温度で基板を低圧チャンバでアニーリングする。更に本発明は、アニーリングされた膜上に金属膜を化学気相堆積することによりボイドのないアパーチャを覆って平面化された膜を形成する。
Description
【０００１】
本発明は、半導体素子を製造するためのメタライゼーションプロセスに関する
。特に、本発明はサブハーフミクロン適応の、高アスペクト比のコンタクト及び
バイアを含む伝導層の間に、ボイドのない相互コンタクトを形成するアパーチャ
のメタライゼーション処理に関する。
。特に、本発明はサブハーフミクロン適応の、高アスペクト比のコンタクト及び
バイアを含む伝導層の間に、ボイドのない相互コンタクトを形成するアパーチャ
のメタライゼーション処理に関する。
【０００２】
サブハーフミクロン単位でのマルチレベルメタライゼーションは次世代の超大
規模集積回路（ＶＬＳＩ）の鍵となる技術の一つである。この技術の心臓部であ
るマルチレベル相互接続には、コンタクト、バイア、ラインなどを含む高アスペ
クト比のアパーチャの平坦化が要求される。このアパーチャの幅は０．２５μｍ
未満であり、アパーチャの深さはアパーチャの幅よりも深い。これらの相互接続
の確実な形成はＶＬＳＩの成功に大変重要であり、個々の基板上若しくはダイ上
の回路密度を高めその品質をより向上させる努力を続けるためにも大切である。
規模集積回路（ＶＬＳＩ）の鍵となる技術の一つである。この技術の心臓部であ
るマルチレベル相互接続には、コンタクト、バイア、ラインなどを含む高アスペ
クト比のアパーチャの平坦化が要求される。このアパーチャの幅は０．２５μｍ
未満であり、アパーチャの深さはアパーチャの幅よりも深い。これらの相互接続
の確実な形成はＶＬＳＩの成功に大変重要であり、個々の基板上若しくはダイ上
の回路密度を高めその品質をより向上させる努力を続けるためにも大切である。
【０００３】 金属相互接続は通常、物理気相堆積（ＰＶＤ）若しくは化学気相堆積（ＣＶＤ
）若しくはこれらの方法の連続的な組み合わせにより形成される。通常、ＰＶＤ
金属膜は、結晶成長と堆積した原子の配向が良好であるため優れた反射率を示す
。しかしながらＰＶＤではターゲットから特定の方向を向けて原子をスパッタリ
ングしなければならず、半導体上にコンフォーマル層、即ちその側面や底面に同
一の厚さの層を作るのは非常に難しい。反対に、ＣＶＤ金属膜は優れたコンフォ
ーマルカバレージを有するが、結晶性の配向が悪く反射率も低い。
）若しくはこれらの方法の連続的な組み合わせにより形成される。通常、ＰＶＤ
金属膜は、結晶成長と堆積した原子の配向が良好であるため優れた反射率を示す
。しかしながらＰＶＤではターゲットから特定の方向を向けて原子をスパッタリ
ングしなければならず、半導体上にコンフォーマル層、即ちその側面や底面に同
一の厚さの層を作るのは非常に難しい。反対に、ＣＶＤ金属膜は優れたコンフォ
ーマルカバレージを有するが、結晶性の配向が悪く反射率も低い。
【０００４】 他のＣＶＤ処理等の化学気相堆積（ＣＶＤ）により形成されたアルミニウム（
Ａｌ）層は低温でもサブハーフミクロン（０．５μｍ未満）のアパーチャを含む
幾何学的に優れたコンフォーマルアルミニウム層を有する。それゆえアルミニウ
ムのＣＶＤはアパーチャを充填するのによく使われる方法である。しかしながら
最近の透過形電子顕微鏡データ（ＴＥＭ）により、たとえこれらと同じアパーチ
ャの電気テストでボイドの存在を証明できなかったとしても、ＣＶＤ Ａｌとと もに堆積された多くのアパーチャ中にボイドが存在することが明らかとなった。
Ａｌ）層は低温でもサブハーフミクロン（０．５μｍ未満）のアパーチャを含む
幾何学的に優れたコンフォーマルアルミニウム層を有する。それゆえアルミニウ
ムのＣＶＤはアパーチャを充填するのによく使われる方法である。しかしながら
最近の透過形電子顕微鏡データ（ＴＥＭ）により、たとえこれらと同じアパーチ
ャの電気テストでボイドの存在を証明できなかったとしても、ＣＶＤ Ａｌとと もに堆積された多くのアパーチャ中にボイドが存在することが明らかとなった。
【０００５】 図１はバイア構造体１４を有する基板１０の一部の断面図である。一般に望ま
しいパターンにエッチングされた基板１０の表面上の絶縁層１２は、高アスペク
ト比、即ちバイアの直径に対して高いバイアの深さの比率、通常は少なくとも約
３であるバイア１４を含むことが示される。ＣＶＤ Ａｌ膜１６は基板上に堆積 され、バイアを埋め、ボイド１８はバイアに形成される。この種のボイドを通常
の断面標準顕微鏡（ＳＥＭ）技術によって検知することは非常に難しいが、なぜ
なら機械研磨を行っている間、軟らかいアルミニウムの中で変形が起きているこ
とがあるからである。加えて、電気伝導度試験では構造上の欠陥を検知すること
はできない。しかし一般の積極的な電気伝導度試験にもかかわらず、ボイドとい
う特性を通る電気伝導はデバイスの完成度を妥協するかもしれない。
しいパターンにエッチングされた基板１０の表面上の絶縁層１２は、高アスペク
ト比、即ちバイアの直径に対して高いバイアの深さの比率、通常は少なくとも約
３であるバイア１４を含むことが示される。ＣＶＤ Ａｌ膜１６は基板上に堆積 され、バイアを埋め、ボイド１８はバイアに形成される。この種のボイドを通常
の断面標準顕微鏡（ＳＥＭ）技術によって検知することは非常に難しいが、なぜ
なら機械研磨を行っている間、軟らかいアルミニウムの中で変形が起きているこ
とがあるからである。加えて、電気伝導度試験では構造上の欠陥を検知すること
はできない。しかし一般の積極的な電気伝導度試験にもかかわらず、ボイドとい
う特性を通る電気伝導はデバイスの完成度を妥協するかもしれない。
【０００６】 図７はバイア構造体７４を有する基板７０の一部の断面図である。望ましいパ
ターンにエッチングされた基板７０の表面上の絶縁層７２はサブハーフミクロン
の直径を有するバイア７４を含むことが示される。ＣＶＤ Ａｌ膜７６は、バイ アを相互接続することなく基板上に堆積され、バイアを埋めていることが分かる
。
ターンにエッチングされた基板７０の表面上の絶縁層７２はサブハーフミクロン
の直径を有するバイア７４を含むことが示される。ＣＶＤ Ａｌ膜７６は、バイ アを相互接続することなく基板上に堆積され、バイアを埋めていることが分かる
。
【０００７】 基板に形成されたさまざまなＣＶＤ Ａｌ層のＴＥＭの研究では、ボイド形成 はバイアが完全に充填する前にバイアの上部がシールドされるキーホールプロセ
スを通して起こることを指摘している。ＣＶＤ Ａｌの薄いコンフォーマル層は 通常、図７に示すような壁や底部にラインを引くように低温で高アスペクト比の
コンタクトやバイア内に堆積されるが、完全に接触部やバイアが埋まるまで、Ｃ
ＶＤ堆積を続けると、結果的に図１に示すようにボイドの形成が起こる。ＣＶＤ
処理状態の変更による金属層中のボイドの排除に焦点を合わせて膨大な努力がな
されてきた。しかしながらボイドのない構造体の製造方法としては満足な結果が
得られていない。
スを通して起こることを指摘している。ＣＶＤ Ａｌの薄いコンフォーマル層は 通常、図７に示すような壁や底部にラインを引くように低温で高アスペクト比の
コンタクトやバイア内に堆積されるが、完全に接触部やバイアが埋まるまで、Ｃ
ＶＤ堆積を続けると、結果的に図１に示すようにボイドの形成が起こる。ＣＶＤ
処理状態の変更による金属層中のボイドの排除に焦点を合わせて膨大な努力がな
されてきた。しかしながらボイドのない構造体の製造方法としては満足な結果が
得られていない。
【０００８】 高アスペクト比のアパーチャのメタライゼーションの代替技術は、物理気相堆
積（ＰＶＤ）を通してアルミニウムを熱平坦化することである。この方法の第一
ステップはＡｌの流れを促進させるぬれ層をＰＶＤ処理がなされている間に形成
するようにチタニウム（Ｔｉ）等の耐火性金属の薄い層をパターニングされたウ
ェーハ上に堆積させる。ぬれ層の堆積の次に、（１）ホット ＰＶＤ Ａｌ層又は
（２）ぬれ層の上のホット ＰＶＤ Ａｌ層上によって形成されたコールド ＰＶ Ｄ Ａｌ層のどちらか一方をぬれ層の上に堆積させる。しかしホット ＰＶＤ Ａ ｌ処理はぬれ層の質や、基板状態、及びその他の要素について大変敏感である。
処理状態で小さな変化及び／又はぬれ層が狭い範囲に堆積されなかった場合は、
コンタクトやバイアは完全には充填されず、ボイドを作る結果となる。確実にバ
イアとコンタクトを充填するためには、ホット ＰＶＤ Ａｌ処理は約４５０℃以
下の温度で行わなくてはならない。なぜならばＰＶＤぬれ層形成法は高アスペク
ト比の狭い範囲、サブハーフミクロンのバイアの側壁ができ、ホット ＰＶＤ Ａ
ｌは完全にコンタクト又はバイアを充填しないからである。高温でさえ、ＰＶＤ
処理は、堆積層が基板の上部表面上に形成され、コンタクト又はバイアアパーチ
ャ若しくはバイアの上部壁はコンタクト又はバイアの底が完全に充填する前に架
橋されてしまうため、これらの開放部が閉じてしまうかもしれない。
積（ＰＶＤ）を通してアルミニウムを熱平坦化することである。この方法の第一
ステップはＡｌの流れを促進させるぬれ層をＰＶＤ処理がなされている間に形成
するようにチタニウム（Ｔｉ）等の耐火性金属の薄い層をパターニングされたウ
ェーハ上に堆積させる。ぬれ層の堆積の次に、（１）ホット ＰＶＤ Ａｌ層又は
（２）ぬれ層の上のホット ＰＶＤ Ａｌ層上によって形成されたコールド ＰＶ Ｄ Ａｌ層のどちらか一方をぬれ層の上に堆積させる。しかしホット ＰＶＤ Ａ ｌ処理はぬれ層の質や、基板状態、及びその他の要素について大変敏感である。
処理状態で小さな変化及び／又はぬれ層が狭い範囲に堆積されなかった場合は、
コンタクトやバイアは完全には充填されず、ボイドを作る結果となる。確実にバ
イアとコンタクトを充填するためには、ホット ＰＶＤ Ａｌ処理は約４５０℃以
下の温度で行わなくてはならない。なぜならばＰＶＤぬれ層形成法は高アスペク
ト比の狭い範囲、サブハーフミクロンのバイアの側壁ができ、ホット ＰＶＤ Ａ
ｌは完全にコンタクト又はバイアを充填しないからである。高温でさえ、ＰＶＤ
処理は、堆積層が基板の上部表面上に形成され、コンタクト又はバイアアパーチ
ャ若しくはバイアの上部壁はコンタクト又はバイアの底が完全に充填する前に架
橋されてしまうため、これらの開放部が閉じてしまうかもしれない。
【０００９】 サブハーフミクロンの高アスペクト比のコンタクトやバイアを充填させるため
の一つの試みが、米国特許第０８／５６１，６０５に開示されており、これはコ
ンタクト若しくはバイアの表面上に薄い接着層を初めに堆積し、次にＣＶＤ層を
堆積し、その後ＰＶＤ層を堆積する。薄い接着層は、次のＣＶＤ層若しくはＰＶ
Ｄ金属よりも高い融点を持った金属が好ましい。しかしＣＶＤ又はＰＶＤ処理に
よりバイア又はコンタクトの開放部が架橋され閉じてしまうという問題は依然と
して残り、ボイドもコンタクトやバイア中に形成される。
の一つの試みが、米国特許第０８／５６１，６０５に開示されており、これはコ
ンタクト若しくはバイアの表面上に薄い接着層を初めに堆積し、次にＣＶＤ層を
堆積し、その後ＰＶＤ層を堆積する。薄い接着層は、次のＣＶＤ層若しくはＰＶ
Ｄ金属よりも高い融点を持った金属が好ましい。しかしＣＶＤ又はＰＶＤ処理に
よりバイア又はコンタクトの開放部が架橋され閉じてしまうという問題は依然と
して残り、ボイドもコンタクトやバイア中に形成される。
【００１０】 それゆえにアパーチャ、特に高アスペクト比のサブハーフミクロンのコンタク
トやバイアを充填するための低温メタライゼーション処理のニーズが残っている
。更に詳細には、このようなコンタクト又はバイアを低温ＣＶＤ Ａｌ処理によ り充填し、高い反射率を有するたＰＶＤ Ａｌとともに層を平坦化することが望 まれている。更に、ボイドは形成されるが、ＣＶＤ処理により不均質な特性を除
去できる低温ＣＶＤ Ａｌの適用を拡大する必要がある。処理時間の削減と処理 量の向上に向けて高出力ＰＶＤと合体したこのような処理が更に望まれる。
トやバイアを充填するための低温メタライゼーション処理のニーズが残っている
。更に詳細には、このようなコンタクト又はバイアを低温ＣＶＤ Ａｌ処理によ り充填し、高い反射率を有するたＰＶＤ Ａｌとともに層を平坦化することが望 まれている。更に、ボイドは形成されるが、ＣＶＤ処理により不均質な特性を除
去できる低温ＣＶＤ Ａｌの適用を拡大する必要がある。処理時間の削減と処理 量の向上に向けて高出力ＰＶＤと合体したこのような処理が更に望まれる。
【００１１】
本発明は、アパーチャ、特に高アスペクト比率のサブハーフミクロンコンタク
トやバイアを充填するための低温メタライゼーション処理を提供する。更に、本
発明は、このようなコンタクトやバイアを低温ＣＶＤ Ａｌ処理により充填する 方法であって、高い反射率を有するＰＶＤ Ａｌとともに平坦化する特性のある 低温処理を提供する。
トやバイアを充填するための低温メタライゼーション処理を提供する。更に、本
発明は、このようなコンタクトやバイアを低温ＣＶＤ Ａｌ処理により充填する 方法であって、高い反射率を有するＰＶＤ Ａｌとともに平坦化する特性のある 低温処理を提供する。
【００１２】 本発明の一つの態様は、化学気相堆積により基板上に充分な厚さを有するた金
属膜を堆積させて基板上にアパーチャを充填する方法を提供する。つまり、金属
膜を堆積させて架橋を引き起こすかもしれないアパーチャに連続的な層を堆積さ
せ、その後、堆積された金属膜の融点よりも低い温度で低圧チャンバ内において
基板をアニーリングする。本発明は、アニーリングされたＣＶＤ膜の上に金属膜
を物理気相堆積することにより、ボイドのないアパーチャ上に平坦な膜を形成す
ることができる。
属膜を堆積させて基板上にアパーチャを充填する方法を提供する。つまり、金属
膜を堆積させて架橋を引き起こすかもしれないアパーチャに連続的な層を堆積さ
せ、その後、堆積された金属膜の融点よりも低い温度で低圧チャンバ内において
基板をアニーリングする。本発明は、アニーリングされたＣＶＤ膜の上に金属膜
を物理気相堆積することにより、ボイドのないアパーチャ上に平坦な膜を形成す
ることができる。
【００１３】 本発明の他の態様は、ボイドがＣＶＤ処理で形成される低温ＣＶＤ Ａｌのた めの適用を拡大すれば、不均質な特性を除去することができることである。本発
明は更に高品質膜を堆積し、処理時間の削減と処理量の向上するために高出力Ｐ
ＶＤと合体させる。
明は更に高品質膜を堆積し、処理時間の削減と処理量の向上するために高出力Ｐ
ＶＤと合体させる。
【００１４】 更に本発明の他の態様は、アパーチャを充填し、基板上に第一膜を堆積する化
学気相堆積（ＣＶＤ）チャンバと、基板をアニーリングしてアパーチャに堆積さ
れる第一膜層中のボイドを削減する高真空アニーリングチャンバと、第一膜上に
平坦化膜を堆積するための物理気相堆積（ＰＶＤ）チャンバ及び、ＣＶＤチャン
バ、アニーリングチャンバ及びＰＶＤチャンバを相互接続する移動チャンバを備
えた基板上にを膜形成する装置を提供するものである。アニーリングチャンバは
ＣＶＤチャンバ、ＰＶＤチャンバになり、又は分離アニーリングチャンバにもな
る。
学気相堆積（ＣＶＤ）チャンバと、基板をアニーリングしてアパーチャに堆積さ
れる第一膜層中のボイドを削減する高真空アニーリングチャンバと、第一膜上に
平坦化膜を堆積するための物理気相堆積（ＰＶＤ）チャンバ及び、ＣＶＤチャン
バ、アニーリングチャンバ及びＰＶＤチャンバを相互接続する移動チャンバを備
えた基板上にを膜形成する装置を提供するものである。アニーリングチャンバは
ＣＶＤチャンバ、ＰＶＤチャンバになり、又は分離アニーリングチャンバにもな
る。
【００１５】 上述の本発明の特徴、利点、目的が達成され、更に詳しく理解されるために、
上述の簡単に要約された発明の更なる実施形態の説明が添付された図を用いてな
される。
上述の簡単に要約された発明の更なる実施形態の説明が添付された図を用いてな
される。
【００１６】 しかし添付された図は本発明の典型的な実施形態を表しており、それゆえ本発
明の範囲はこの図に制限されるわけではなく、その他の同様の効果が得られる実
施形態もあるとみなされる。
明の範囲はこの図に制限されるわけではなく、その他の同様の効果が得られる実
施形態もあるとみなされる。
【００１７】
図２は本発明のステップを示している流れ図である。第一に、１以上のコンタ
クト、バイア、又はその他の特性を有する基板が第１の金属膜を有する。通常、
金属堆積はアパーチャを容易に架橋し、図１に示すようにアパーチャ中にボイド
が形成される。特に０．２５μｍ以下の場合はそうである。第二に、ボイドを除
去するために、堆積された金属の融点よりも低い温度で低圧チャンバ内において
基板はアニーリングされる。第三に、高堆積速度で平面膜を作り、高反射率を有
する膜を作るためにアニーリングした第１の金属層の上に付加的にＰＶＤ層が堆
積される。
クト、バイア、又はその他の特性を有する基板が第１の金属膜を有する。通常、
金属堆積はアパーチャを容易に架橋し、図１に示すようにアパーチャ中にボイド
が形成される。特に０．２５μｍ以下の場合はそうである。第二に、ボイドを除
去するために、堆積された金属の融点よりも低い温度で低圧チャンバ内において
基板はアニーリングされる。第三に、高堆積速度で平面膜を作り、高反射率を有
する膜を作るためにアニーリングした第１の金属層の上に付加的にＰＶＤ層が堆
積される。
【００１８】 本発明によると、バイア若しくはコンタクトを有する基板は金属堆積チャンバ
に運ばれ、基板表面を覆うようにコンタクト又はバイアの上にまずアルミニウム
の層が堆積される。好ましい堆積方法はＣＶＤ Ａｌである。しかし銅（Ｃｕ） のＣＶＤ又はその他の金属もまた本発明により期待できる。様々な状況下でＣＶ
Ｄ Ａｌは堆積される一方、標準低温ＣＶＤ処理は約１８０〜約２６５℃のウェ ーハ温度、約２０〜１３０オングストローム／ｓｅｃの堆積速度となる。ＣＶＤ
Ａｌ堆積は圧力が約１〜８０Ｔｏｒｒのチャンバ圧力、より好ましくは約２５ Ｔｏｒｒのチャンバ圧力で行われる。ＣＶＤ Ａｌにとって好ましい堆積反応は 、次の化学反応式によるジメチル水酸化アルミニウム（ＤＭＡＬ）の反応である
。 （ＣＨ3）2Ａｌ−Ｈ＋Ｈ2→Ａｌ＋Ｈ2＋（炭化水素）
に運ばれ、基板表面を覆うようにコンタクト又はバイアの上にまずアルミニウム
の層が堆積される。好ましい堆積方法はＣＶＤ Ａｌである。しかし銅（Ｃｕ） のＣＶＤ又はその他の金属もまた本発明により期待できる。様々な状況下でＣＶ
Ｄ Ａｌは堆積される一方、標準低温ＣＶＤ処理は約１８０〜約２６５℃のウェ ーハ温度、約２０〜１３０オングストローム／ｓｅｃの堆積速度となる。ＣＶＤ
Ａｌ堆積は圧力が約１〜８０Ｔｏｒｒのチャンバ圧力、より好ましくは約２５ Ｔｏｒｒのチャンバ圧力で行われる。ＣＶＤ Ａｌにとって好ましい堆積反応は 、次の化学反応式によるジメチル水酸化アルミニウム（ＤＭＡＬ）の反応である
。 （ＣＨ3）2Ａｌ−Ｈ＋Ｈ2→Ａｌ＋Ｈ2＋（炭化水素）
【００１９】 小さなアパーチャに堆積すれば効果が得られるため、ＣＶＤ Ａｌ堆積はバイ ア又はコンタクトの開放部が架橋するまで続けられる。通常、図１に示されるよ
うに、バイアの開放部は架橋部２４を形成し、バイア１４の内側にボイド１８が
できて閉じてしまう。ＣＶＤ Ａｌ堆積は基板上に約２００〜１０００オングス トロームが堆積されるまで続けられる。本発明では、アパーチャの架橋を克服す
るため、約１０００オングストロームよりも薄いＣＶＤ Ａｌ膜が堆積される。 好ましくは、架橋部で膜の厚さが約８００オングストロームである。
うに、バイアの開放部は架橋部２４を形成し、バイア１４の内側にボイド１８が
できて閉じてしまう。ＣＶＤ Ａｌ堆積は基板上に約２００〜１０００オングス トロームが堆積されるまで続けられる。本発明では、アパーチャの架橋を克服す
るため、約１０００オングストロームよりも薄いＣＶＤ Ａｌ膜が堆積される。 好ましくは、架橋部で膜の厚さが約８００オングストロームである。
【００２０】 ＣＶＤ Ａｌ堆積の後、好ましくは基板が真空状態を破ることなく、ＣＶＤチ ャンバからアニーリングチャンバへと移される。或いは、アニーリングチャンバ
（分離チャンバで代用できる）は、ボイドを除去するように要求された温度、圧
力を有することができればＣＶＤチャンバ又はＰＶＤチャンバにもなる。基板は
ＣＶＤ処理中にアパーチャ内にできたボイドを除去するためにアニーリングチャ
ンバ内においてアニーリングされる。アニーリングステップは好ましくは、高真
空（減圧）チャンバ内で基板温度が約３００〜５００℃で、圧力が１Ｔｏｒｒ以
下、好ましくは５ｍＴｏｒｒと同じくらいで行われる。アニーリングステップは
約１０秒から約２分、又はそれ以上の時間をかけて行うのが普通である。アニー
リングステップは捕捉したガスを有するボイドと低圧アニーリングチャンバ内の
圧力が異なるため、ＣＶＤ Ａｌ膜架橋部を通ってガスが逃げるので、Ａｌ原子 が上昇温度下で高い可動状態になるためボイドが除去され、アパーチャが充填さ
れる。
（分離チャンバで代用できる）は、ボイドを除去するように要求された温度、圧
力を有することができればＣＶＤチャンバ又はＰＶＤチャンバにもなる。基板は
ＣＶＤ処理中にアパーチャ内にできたボイドを除去するためにアニーリングチャ
ンバ内においてアニーリングされる。アニーリングステップは好ましくは、高真
空（減圧）チャンバ内で基板温度が約３００〜５００℃で、圧力が１Ｔｏｒｒ以
下、好ましくは５ｍＴｏｒｒと同じくらいで行われる。アニーリングステップは
約１０秒から約２分、又はそれ以上の時間をかけて行うのが普通である。アニー
リングステップは捕捉したガスを有するボイドと低圧アニーリングチャンバ内の
圧力が異なるため、ＣＶＤ Ａｌ膜架橋部を通ってガスが逃げるので、Ａｌ原子 が上昇温度下で高い可動状態になるためボイドが除去され、アパーチャが充填さ
れる。
【００２１】 図３はアニーリングステップ中にＣＶＤ Ａｌ膜１６の架橋部２４中の逃げ路 ３０を示すアパーチャ２０の断面図である。ボイド１８から捕捉されたガスが逃
げるので、堆積したＣＶＤ Ａｌ１６はボイド中に流れ込み、アパーチャ２０を 完全に充填する。図４はアニーリングされたＣＶＤ Ａｌで完全に充填されたボ イドのないアパーチャを示すアニーリングステップ後のアパーチャ２０の断面図
である。
げるので、堆積したＣＶＤ Ａｌ１６はボイド中に流れ込み、アパーチャ２０を 完全に充填する。図４はアニーリングされたＣＶＤ Ａｌで完全に充填されたボ イドのないアパーチャを示すアニーリングステップ後のアパーチャ２０の断面図
である。
【００２２】 本発明により金属堆積中にアパーチャに形成されたボイド１８の除去はできる
が、架橋部２４が薄くなり、金属の融点に、又は近くになるようにアニーリング
ステップを要求することが重要である。例えば、実験中、ボイドを有するアパー
チャ上のＣＶＤ Ａｌフィルタの厚さが約２４００オングストロームでは、厚す ぎて低圧アニーリングチャンバ圧力が約５ｍＴｏｒｒのとき、アニーリングステ
ップによりボイドを除去することができない。しかし架橋部の最大厚さ、圧力、
温度その他のアニーリングチャンバの状況との関係でガスがリリースされるため
、架橋部の厚さはアニーリングステップの状況により変化する。
が、架橋部２４が薄くなり、金属の融点に、又は近くになるようにアニーリング
ステップを要求することが重要である。例えば、実験中、ボイドを有するアパー
チャ上のＣＶＤ Ａｌフィルタの厚さが約２４００オングストロームでは、厚す ぎて低圧アニーリングチャンバ圧力が約５ｍＴｏｒｒのとき、アニーリングステ
ップによりボイドを除去することができない。しかし架橋部の最大厚さ、圧力、
温度その他のアニーリングチャンバの状況との関係でガスがリリースされるため
、架橋部の厚さはアニーリングステップの状況により変化する。
【００２３】 架橋部の最大厚さに関連する他の要因はボイド中の凝集されるガス圧である。
通常、ＣＶＤ反応より発生したガスは比較的高圧、約１０〜３０Ｔｏｒｒでボイ
ドの中に捕捉される。これはアニーリングステップが高真空（減圧）チャンバ内
で行われ、ボイド中のより凝集された高い圧力のより厚い架橋部を乗り越えるか
らである。
通常、ＣＶＤ反応より発生したガスは比較的高圧、約１０〜３０Ｔｏｒｒでボイ
ドの中に捕捉される。これはアニーリングステップが高真空（減圧）チャンバ内
で行われ、ボイド中のより凝集された高い圧力のより厚い架橋部を乗り越えるか
らである。
【００２４】 アニーリングステップの後、ＰＶＤ Ａｌ層は約６６０℃以下、好ましくは約 ４００℃の基板温度で基板上に堆積される。図５は、ＣＶＤ Ａｌ層１６上にア ニーリング処理に続いて堆積したＰＶＤ Ａｌ層３２を有する基板１０の一部の 断面図である。ＰＶＤ Ａｌは好ましくは高出力（通常、約２ｋＷ以上、好まし くは約６ｋＷ以上）で堆積され、膜スタックの反射率を改善し、ＣＶＤ Ａｌ処 理よりも高い堆積速度を提供する。高い反射率はのちのフォトリソグラフィー処
理のより良い解決法、より良い結晶の構造や金属原子の配向性など、さまざまな
理由にとって望ましい。
理のより良い解決法、より良い結晶の構造や金属原子の配向性など、さまざまな
理由にとって望ましい。
【００２５】 ＰＶＤ Ａｌは銅（Ｃｕ）等の一定のドーパントを含み、堆積し、ＰＶＤ Ａｌ
はＣＶＤ Ａｌと混合されるため、ドーパントはＰＶＤ／ＣＶＤ Ａｌ混合層の至
るところに分散される。
はＣＶＤ Ａｌと混合されるため、ドーパントはＰＶＤ／ＣＶＤ Ａｌ混合層の至
るところに分散される。
【００２６】 図６は、半導体基板を製造する際に通常使われる一体型クラスタツール４０の
概略図である。一つの真空基板製造システムとして、１９９３年２月１６日登録
されたＴｅｐｍａｎらの「真空ウェーハ製造装置及びその方法」と称される米国
特許第５，１８６，７１８号に開示されており、その内容は本明細書に援用され
ている。マイクロプロセッサ制御装置は基板上に望ましい膜を連続的に製造し、
これをコントロールしている。クラスタツールは通常、ロードロックチャンバ４
２、ガス抜き／配向チャンバ４４、予備クリーンチャンバ４６、エッチングチャ
ンバ４８、ＣＶＤチャンバ５０、ＰＶＤチャンバ５２、アニーリングチャンバ６
０そして特別な応用のためのチャンバを含む。
概略図である。一つの真空基板製造システムとして、１９９３年２月１６日登録
されたＴｅｐｍａｎらの「真空ウェーハ製造装置及びその方法」と称される米国
特許第５，１８６，７１８号に開示されており、その内容は本明細書に援用され
ている。マイクロプロセッサ制御装置は基板上に望ましい膜を連続的に製造し、
これをコントロールしている。クラスタツールは通常、ロードロックチャンバ４
２、ガス抜き／配向チャンバ４４、予備クリーンチャンバ４６、エッチングチャ
ンバ４８、ＣＶＤチャンバ５０、ＰＶＤチャンバ５２、アニーリングチャンバ６
０そして特別な応用のためのチャンバを含む。
【００２７】 図８は、ＣＶＤ Ａｌ膜７６中の開放部９０を示すアニーリングステップ中の アパーチャ８０の断面図である。堆積ＣＶＤ Ａｌ ７６はアパーチャ８０中に流
れ込む。図９は、アニーリングされたＣＶＤ Ａｌ ７６で充填された充分にボイ
ドのないアパーチャを示すアニーリングステップ後のアパーチャ８０の断面図で
ある。図１０は、ＣＶＤ Ａｌ層７６の上にアニーリング処理後に堆積されたＰ ＶＤ Ａｌ層９２を有する基板の一部の断面図である。
れ込む。図９は、アニーリングされたＣＶＤ Ａｌ ７６で充填された充分にボイ
ドのないアパーチャを示すアニーリングステップ後のアパーチャ８０の断面図で
ある。図１０は、ＣＶＤ Ａｌ層７６の上にアニーリング処理後に堆積されたＰ ＶＤ Ａｌ層９２を有する基板の一部の断面図である。
【００２８】 本発明によると、基板は基板のガス分離と配向後、ロードロックチャンバを通
って製造システム中にロードさせられ、第一ロボット５４により中間チャンバ５
６に運ばれる。その後、基板は第二ロボット５８により金属堆積チャンバに運ば
れ伝導凝集層１５、７５（図１、図７）を形成し、その後、基板上にＣＶＤ Ａ ｌ膜が堆積され、ＣＶＤ Ａｌチャンバに運ばれる。伝導凝集層１５はＣＶＤ Ａ
ｌ膜がアパーチャで成長するように、チタニウム（Ｔｉ）、窒化チタン（ＴｉＮ
）、タンタル（Ｔａ）、及び窒化タンタル（ＴａＮ）を含み 、堆積処理のがこ のアパーチャの開放部に架橋するように、ボイドが形成される。基板はアニーリ
ングチャンバ６０に運ばれ、そこでボイドを除去するためにアニーリングされる
。アニーリング後、基板は平坦化ＰＶＤ Ａｌ又はＰＶＤ ＡｌＣｕ層を堆積させ
るためにＰＶＤチャンバに運ばれる。その後、基板は更なる製造のためにその他
のチャンバに運ばれ、又はロードロックチャンバを通って製造システムの外に運
ばれる。
って製造システム中にロードさせられ、第一ロボット５４により中間チャンバ５
６に運ばれる。その後、基板は第二ロボット５８により金属堆積チャンバに運ば
れ伝導凝集層１５、７５（図１、図７）を形成し、その後、基板上にＣＶＤ Ａ ｌ膜が堆積され、ＣＶＤ Ａｌチャンバに運ばれる。伝導凝集層１５はＣＶＤ Ａ
ｌ膜がアパーチャで成長するように、チタニウム（Ｔｉ）、窒化チタン（ＴｉＮ
）、タンタル（Ｔａ）、及び窒化タンタル（ＴａＮ）を含み 、堆積処理のがこ のアパーチャの開放部に架橋するように、ボイドが形成される。基板はアニーリ
ングチャンバ６０に運ばれ、そこでボイドを除去するためにアニーリングされる
。アニーリング後、基板は平坦化ＰＶＤ Ａｌ又はＰＶＤ ＡｌＣｕ層を堆積させ
るためにＰＶＤチャンバに運ばれる。その後、基板は更なる製造のためにその他
のチャンバに運ばれ、又はロードロックチャンバを通って製造システムの外に運
ばれる。
【００２９】 本発明のアニーリングステップは要求される真空及び温度状態を実現できるの
であれば、前述のように分離アニーリングチャンバ又は分離アニーリングチャン
バ又はＰＶＤ Ａｌチャンバの一方によって行うこともできる。しかし、アニー リングステップは真空状態を破らずにＣＶＤ Ａｌ堆積後になされる。ＰＶＤ膜 は、インサイチュ（in situ）又は分離されたシステムのエクスサイチュ（ex-si
tu）で同じ製造システムで堆積される。集積システムは一つの製造装置中におい
て連続的に基板が製造され、Ｃｕ等のドーパントが使用されているＡｌ層を通る
拡散を改善する。同時に集積システムは、第一堆積層即ちＣＶＤ Ａｌ層の上に 酸化層を形成するように、外部環境への製造された基板への暴露を防いでいる。
従って、ＣＶＤ Ａｌ層上の酸化層の形成はＰＶＤ Ａｌ処理中のＡｌ層全体を通
るＣｕの拡散すらも抑制する。或いは、ＰＶＤ Ａｌがエクスサイチュ堆積され たら、空気暴露されたＣＶＤ Ａｌ膜をＨ2プラズマ処理することによりＣＶＤ Ａｌ上に形成された酸化層を除去することができ、ＣＶＤ Ａｌ層とＰＶＤ Ａｌ
層の境界面が改善される。
であれば、前述のように分離アニーリングチャンバ又は分離アニーリングチャン
バ又はＰＶＤ Ａｌチャンバの一方によって行うこともできる。しかし、アニー リングステップは真空状態を破らずにＣＶＤ Ａｌ堆積後になされる。ＰＶＤ膜 は、インサイチュ（in situ）又は分離されたシステムのエクスサイチュ（ex-si
tu）で同じ製造システムで堆積される。集積システムは一つの製造装置中におい
て連続的に基板が製造され、Ｃｕ等のドーパントが使用されているＡｌ層を通る
拡散を改善する。同時に集積システムは、第一堆積層即ちＣＶＤ Ａｌ層の上に 酸化層を形成するように、外部環境への製造された基板への暴露を防いでいる。
従って、ＣＶＤ Ａｌ層上の酸化層の形成はＰＶＤ Ａｌ処理中のＡｌ層全体を通
るＣｕの拡散すらも抑制する。或いは、ＰＶＤ Ａｌがエクスサイチュ堆積され たら、空気暴露されたＣＶＤ Ａｌ膜をＨ2プラズマ処理することによりＣＶＤ Ａｌ上に形成された酸化層を除去することができ、ＣＶＤ Ａｌ層とＰＶＤ Ａｌ
層の境界面が改善される。
【００３０】 以上、本発明による好ましい実施形態を提示してきたが、その他にもより良い
実施形態がこれらの基本的な範囲から逸脱することなく工夫されるであろう。本
発明の範囲は請求項により定義される。
実施形態がこれらの基本的な範囲から逸脱することなく工夫されるであろう。本
発明の範囲は請求項により定義される。
【図１】 バイア構造を有し、高アスペクト比のアパーチャを架橋する堆積したＣＶＤ Ａｌ膜を有する基板の部分断面図である。
【図２】 本発明の流れ図である。
【図３】 アニーリングステップにおいてＣＶＤ Ａｌ膜の架橋部で破断が見られる図１ のアパーチャの断面図である。
【図４】 アニーリングされたＣＶＤ Ａｌに完全に充填されたボイドのないアパーチャ を示すアニ−リングステップ後アパーチャの断面図である。
【図５】 ＣＶＤ Ａｌ層がアニーリングされた後、ＰＶＤ Ａｌ層で堆積された基板の部
分断面図である。
分断面図である。
【図６】 半導体基板の製造に通常使用される一体型クラスタツールの概略図である。
【図７】 バイア構造とサブハーフミクロンのアパーチャを架橋していないＣＶＤ Ａｌ 膜を有する基板の部分断面図である。
【図８】 アニーリングステップ中にＣＶＤ Ａｌ膜を再度流した図７のアパーチャの断 面図である。
【図９】 アニーリングされたＣＶＤ Ａｌに大部分が充填されたボイドのないアパーチ ャを示すアニ−リングステップ後のアパーチャの断面図である。
【図１０】 ＣＶＤ Ａｌ層がアニーリングされた後、ＰＶＤ Ａｌ層で堆積された基板の部
分断面図である。
分断面図である。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＪＰ，ＫＲ，Ｓ Ｇ (72)発明者 シー， ウェイ アメリカ合衆国， カリフォルニア州， サン ノゼ， クリークランド サークル 734 (72)発明者 チェン， リャン−ユー アメリカ合衆国， カリフォルニア州， フォスター シティ， メルボルン スト リート 1400 Ｆターム(参考） 4K030 AA11 BA01 BA02 CA11 DA09 GA12 HA02 JA01 JA09 JA10 KA08 LA15 4M104 BB02 BB04 BB14 BB17 BB30 BB32 DD33 DD45 DD79 FF13 FF22 HH20 5F033 HH09 HH11 HH18 HH21 HH32 HH33 JJ09 JJ11 JJ18 JJ21 JJ32 JJ33 MM05 NN06 PP02 PP11 PP14 QQ00 QQ75 QQ85 QQ94 QQ98 WW02 WW03 WW05 XX00
Claims (20)
- 【請求項１】 ａ）サブハーフミクロンのアパーチャを充填するのに不十分
な厚さで基板上に金属膜を堆積すること、及び ｂ）堆積された金属膜の融点よりも低い温度で低圧チャンバ内においてその基
板をアニーリングすること、 を含む、基板上のサブハーフミクロンのアパーチャを充填する方法。 - 【請求項２】 前記金属膜が化学気相堆積により堆積される請求項１に記載
の方法。 - 【請求項３】 前記金属膜が約２００〜２０００オングストロームの厚さま
で堆積される請求項１に記載の方法。 - 【請求項４】 前記金属膜が約８００オングストロームの厚さまで堆積され
る請求項１に記載の方法。 - 【請求項５】 前記基板が約３００〜５００℃の温度でアニーリングされる
請求項１に記載の方法。 - 【請求項６】 前記基板が５ｍＴｏｒｒより低い圧力でアニーリングされる
請求項１に記載の方法。 - 【請求項７】 前記堆積される金属がアルミニウム、銅若しくはこれらの組
み合わせから選択される請求項１に記載の方法。 - 【請求項８】 ａ）アパーチャが架橋するために充分な厚さまで基板上に金
属膜を堆積し、 ｂ）堆積した金属膜の融点よりも低い温度で低圧チャンバ内においてその基板
をアニーリングすること、 を含む基板上のアパーチャを充填する方法。 - 【請求項９】 前記金属膜が銅又はアルミニウムであり、化学気相堆積によ
り堆積される請求項８に記載の方法。 - 【請求項１０】 前記金属膜が約２００〜２０００オングストロームの厚さ
まで堆積される請求項８に記載の方法。 - 【請求項１１】 前記金属膜が約８００オングストロームの厚さまで堆積さ
れる請求項８に記載の方法。 - 【請求項１２】 約３００〜５００℃での温度で前記基板がアニーリングさ
れる請求項８に記載の方法。 - 【請求項１３】 ５ｍＴｏｒｒ以下の圧力で前記基板がアニーリングされる
請求項８に記載の方法。 - 【請求項１４】 前記堆積される金属が銅若しくはアルミニウムであり、電
気化学堆積により堆積される請求項８に記載の方法。 - 【請求項１５】 ｃ）更にアニーリングされたＣＶＤ金属膜上に金属膜を物
理気相堆積により堆積する請求項９に記載の方法。 - 【請求項１６】 ａ）基板上に第一膜を化学気相堆積により堆積すること、 ｂ）第一膜の融点よりも低い温度で低圧チャンバ内で基板をアニーリングする
こと、及び ｃ）前記基板の第一膜の上に第二膜を物理気相堆積により堆積すること、 を含む金属膜を形成する方法。 - 【請求項１７】 ｄ）更に第一膜を化学気相堆積により堆積するステップの
前にコンフォーマルなぬれ膜を堆積することを含む請求項１６に記載の方法。 - 【請求項１８】 ａ）基板上に第一膜を堆積させるための化学気相堆積（Ｃ
ＶＤ）チャンバと、 ｂ）基板とアパーチャに堆積した第一膜をアニーリングするための高真空アニ
ーリングチャンバと、 ｃ）第一膜上に平坦化膜を堆積させるための物理気相堆積（ＰＶＤ）チャンバ
と、 ｄ）ＣＶＤチャンバとアニーリングチャンバ及びＰＶＤチャンバをつなぐ移動
用チャンバを備える、 アパーチャを充填して基板上に膜を形成する装置。 - 【請求項１９】 前記ＣＶＤチャンバと前記高真空アニーリングチャンバが
一つのチャンバである請求項１８に記載の装置。 - 【請求項２０】 前記ＰＶＤチャンバと前記高真空アニーリングチャンバが
一つのチャンバである請求項１９に記載の装置。
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US6662297P | 1997-11-26 | 1997-11-26 | |
| US60/066,622 | 1997-11-26 | ||
| US09/127,010 US6605531B1 (en) | 1997-11-26 | 1998-07-31 | Hole-filling technique using CVD aluminum and PVD aluminum integration |
| US09/127,010 | 1998-07-31 | ||
| PCT/US1998/024415 WO1999027580A1 (en) | 1997-11-26 | 1998-11-16 | A novel hole-filling technique using cvd aluminum and pvd aluminum integration |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001524754A true JP2001524754A (ja) | 2001-12-04 |
| JP2001524754A5 JP2001524754A5 (ja) | 2009-11-26 |
Family
ID=26746969
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000522623A Pending JP2001524754A (ja) | 1997-11-26 | 1998-11-16 | Ｃｖｄアルミニウム及びｐｖｄアルミニウム集積を用いた新しいホール充填技術 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6605531B1 (ja) |
| JP (1) | JP2001524754A (ja) |
| KR (1) | KR20010032532A (ja) |
| TW (1) | TW452959B (ja) |
| WO (1) | WO1999027580A1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011146711A (ja) * | 2010-01-15 | 2011-07-28 | Novellus Systems Inc | ダマシンインターコネクトのエレクトロマイグレーション抵抗を向上させる界面層 |
| JP2016092051A (ja) * | 2014-10-30 | 2016-05-23 | 東京エレクトロン株式会社 | 凹部を充填する方法及び処理装置 |
| US9633896B1 (en) | 2015-10-09 | 2017-04-25 | Lam Research Corporation | Methods for formation of low-k aluminum-containing etch stop films |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6558518B1 (en) * | 1999-07-08 | 2003-05-06 | Ebara Corporation | Method and apparatus for plating substrate and plating facility |
| US20150087144A1 (en) * | 2013-09-26 | 2015-03-26 | Taiwan Semiconductor Manufacturing Company Ltd. | Apparatus and method of manufacturing metal gate semiconductor device |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0465831A (ja) * | 1990-07-03 | 1992-03-02 | Samsung Electron Co Ltd | 金属配線層形成方法 |
| JPH0529253A (ja) * | 1991-07-24 | 1993-02-05 | Sony Corp | 配線形成方法 |
| JPH0529258A (ja) * | 1991-07-22 | 1993-02-05 | Nec Corp | 半導体装置の製造方法 |
| JPH06232077A (ja) * | 1992-12-30 | 1994-08-19 | Samsung Electron Co Ltd | 半導体装置及びその製造方法 |
| JPH07115073A (ja) * | 1993-10-18 | 1995-05-02 | Nec Corp | 半導体装置の製造方法 |
| JPH08186113A (ja) * | 1994-12-29 | 1996-07-16 | Nec Corp | 半導体装置の製造方法 |
| JPH08204013A (ja) * | 1995-01-06 | 1996-08-09 | Lg Semicon Co Ltd | 半導体装置の配線形成方法 |
| JPH08298288A (ja) * | 1995-03-02 | 1996-11-12 | Kawasaki Steel Corp | 半導体装置の製造方法 |
| JPH09172085A (ja) * | 1995-11-21 | 1997-06-30 | Applied Materials Inc | 低温で基板のステップカバレージを改良する方法及び装置 |
Family Cites Families (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5259881A (en) | 1991-05-17 | 1993-11-09 | Materials Research Corporation | Wafer processing cluster tool batch preheating and degassing apparatus |
| US5010032A (en) | 1985-05-01 | 1991-04-23 | Texas Instruments Incorporated | Process for making CMOS device with both P+ and N+ gates including refractory metal silicide and nitride interconnects |
| US4951601A (en) | 1986-12-19 | 1990-08-28 | Applied Materials, Inc. | Multi-chamber integrated process system |
| JPS63160328A (ja) | 1986-12-24 | 1988-07-04 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| US4960732A (en) | 1987-02-19 | 1990-10-02 | Advanced Micro Devices, Inc. | Contact plug and interconnect employing a barrier lining and a backfilled conductor material |
| US4784973A (en) | 1987-08-24 | 1988-11-15 | Inmos Corporation | Semiconductor contact silicide/nitride process with control for silicide thickness |
| US4926237A (en) | 1988-04-04 | 1990-05-15 | Motorola, Inc. | Device metallization, device and method |
| US4994410A (en) | 1988-04-04 | 1991-02-19 | Motorola, Inc. | Method for device metallization by forming a contact plug and interconnect using a silicide/nitride process |
| FR2634317A1 (fr) | 1988-07-12 | 1990-01-19 | Philips Nv | Procede pour fabriquer un dispositif semiconducteur ayant au moins un niveau de prise de contact a travers des ouvertures de contact de petites dimensions |
| JPH0226051A (ja) | 1988-07-14 | 1990-01-29 | Seiko Epson Corp | 半導体装置の製造方法 |
| US4920073A (en) | 1989-05-11 | 1990-04-24 | Texas Instruments, Incorporated | Selective silicidation process using a titanium nitride protective layer |
| US5102827A (en) | 1989-05-31 | 1992-04-07 | At&T Bell Laboratories | Contact metallization of semiconductor integrated-circuit devices |
| US5028565A (en) | 1989-08-25 | 1991-07-02 | Applied Materials, Inc. | Process for CVD deposition of tungsten layer on semiconductor wafer |
| JPH0727880B2 (ja) | 1989-11-10 | 1995-03-29 | 株式会社東芝 | 半導体装置の製造方法 |
| US5043299B1 (en) | 1989-12-01 | 1997-02-25 | Applied Materials Inc | Process for selective deposition of tungsten on semiconductor wafer |
| EP0448763A1 (de) | 1990-03-30 | 1991-10-02 | Siemens Aktiengesellschaft | Verfahren und Vorrichtung zur Herstellung von leitenden Schichten oder Strukturen für höchstintegrierte Schaltungen |
| US5478780A (en) | 1990-03-30 | 1995-12-26 | Siemens Aktiengesellschaft | Method and apparatus for producing conductive layers or structures for VLSI circuits |
| JPH03289156A (ja) | 1990-04-06 | 1991-12-19 | Hitachi Ltd | 半導体装置およびその製造方法 |
| US5043300A (en) | 1990-04-16 | 1991-08-27 | Applied Materials, Inc. | Single anneal step process for forming titanium silicide on semiconductor wafer |
| JP2513900B2 (ja) | 1990-05-08 | 1996-07-03 | 富士通株式会社 | 半導体装置の製造方法 |
| US5023201A (en) | 1990-08-30 | 1991-06-11 | Cornell Research Foundation, Inc. | Selective deposition of tungsten on TiSi2 |
| US5250465A (en) | 1991-01-28 | 1993-10-05 | Fujitsu Limited | Method of manufacturing semiconductor devices |
| US5143867A (en) | 1991-02-13 | 1992-09-01 | International Business Machines Corporation | Method for depositing interconnection metallurgy using low temperature alloy processes |
| US5147819A (en) | 1991-02-21 | 1992-09-15 | Micron Technology, Inc. | Semiconductor metallization method |
| US5250467A (en) | 1991-03-29 | 1993-10-05 | Applied Materials, Inc. | Method for forming low resistance and low defect density tungsten contacts to silicon semiconductor wafer |
| TW520072U (en) * | 1991-07-08 | 2003-02-01 | Samsung Electronics Co Ltd | A semiconductor device having a multi-layer metal contact |
| JPH0722339A (ja) | 1993-07-05 | 1995-01-24 | Toshiba Corp | 薄膜形成方法 |
| US5427666A (en) | 1993-09-09 | 1995-06-27 | Applied Materials, Inc. | Method for in-situ cleaning a Ti target in a Ti + TiN coating process |
| JP2570997B2 (ja) | 1993-11-30 | 1997-01-16 | 日本電気株式会社 | 半導体装置の多層配線構造及び半導体装置の製造方法 |
| JPH0810693A (ja) | 1994-06-30 | 1996-01-16 | Dainippon Screen Mfg Co Ltd | レジスト膜の乾燥方法及び装置 |
| JPH08293552A (ja) | 1995-02-24 | 1996-11-05 | Sony Corp | プラグの形成方法 |
| US5662788A (en) | 1996-06-03 | 1997-09-02 | Micron Technology, Inc. | Method for forming a metallization layer |
| US6139697A (en) | 1997-01-31 | 2000-10-31 | Applied Materials, Inc. | Low temperature integrated via and trench fill process and apparatus |
| US6080655A (en) * | 1997-08-21 | 2000-06-27 | Micron Technology, Inc. | Method for fabricating conductive components in microelectronic devices and substrate structures thereof |
| US6169030B1 (en) * | 1998-01-14 | 2001-01-02 | Applied Materials, Inc. | Metallization process and method |
-
1998
- 1998-07-31 US US09/127,010 patent/US6605531B1/en not_active Expired - Fee Related
- 1998-11-16 KR KR1020007005775A patent/KR20010032532A/ko not_active Application Discontinuation
- 1998-11-16 WO PCT/US1998/024415 patent/WO1999027580A1/en not_active Application Discontinuation
- 1998-11-16 JP JP2000522623A patent/JP2001524754A/ja active Pending
- 1998-11-26 TW TW087119680A patent/TW452959B/zh not_active IP Right Cessation
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0465831A (ja) * | 1990-07-03 | 1992-03-02 | Samsung Electron Co Ltd | 金属配線層形成方法 |
| JPH0529258A (ja) * | 1991-07-22 | 1993-02-05 | Nec Corp | 半導体装置の製造方法 |
| JPH0529253A (ja) * | 1991-07-24 | 1993-02-05 | Sony Corp | 配線形成方法 |
| JPH06232077A (ja) * | 1992-12-30 | 1994-08-19 | Samsung Electron Co Ltd | 半導体装置及びその製造方法 |
| JPH07115073A (ja) * | 1993-10-18 | 1995-05-02 | Nec Corp | 半導体装置の製造方法 |
| JPH08186113A (ja) * | 1994-12-29 | 1996-07-16 | Nec Corp | 半導体装置の製造方法 |
| JPH08204013A (ja) * | 1995-01-06 | 1996-08-09 | Lg Semicon Co Ltd | 半導体装置の配線形成方法 |
| JPH08298288A (ja) * | 1995-03-02 | 1996-11-12 | Kawasaki Steel Corp | 半導体装置の製造方法 |
| JPH09172085A (ja) * | 1995-11-21 | 1997-06-30 | Applied Materials Inc | 低温で基板のステップカバレージを改良する方法及び装置 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011146711A (ja) * | 2010-01-15 | 2011-07-28 | Novellus Systems Inc | ダマシンインターコネクトのエレクトロマイグレーション抵抗を向上させる界面層 |
| KR101742825B1 (ko) | 2010-01-15 | 2017-06-01 | 노벨러스 시스템즈, 인코포레이티드 | 다마신 인터커넥트에서 전자이동 저항성 개선을 위한 계면층 |
| JP2016092051A (ja) * | 2014-10-30 | 2016-05-23 | 東京エレクトロン株式会社 | 凹部を充填する方法及び処理装置 |
| US9633896B1 (en) | 2015-10-09 | 2017-04-25 | Lam Research Corporation | Methods for formation of low-k aluminum-containing etch stop films |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010032532A (ko) | 2001-04-25 |
| US6605531B1 (en) | 2003-08-12 |
| TW452959B (en) | 2001-09-01 |
| WO1999027580A1 (en) | 1999-06-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100291284B1 (ko) | 알루미늄금속층배선방법 | |
| US6057231A (en) | Method for improved metal fill by treatment of mobility layers | |
| US5565707A (en) | Interconnect structure using a Al2 Cu for an integrated circuit chip | |
| JP3729882B2 (ja) | アルミニウムコンタクト形成方法 | |
| US6037258A (en) | Method of forming a smooth copper seed layer for a copper damascene structure | |
| US7790617B2 (en) | Formation of metal silicide layer over copper interconnect for reliability enhancement | |
| US5668055A (en) | Method of filling of contact openings and vias by self-extrusion of overlying compressively stressed matal layer | |
| EP0954015A2 (en) | High throughput Al-Cu thin film sputtering process on small contact via | |
| US6169030B1 (en) | Metallization process and method | |
| JP2001516146A5 (ja) | ||
| JPH04320024A (ja) | 半導体装置の製造方法 | |
| JP2001516146A (ja) | デュアルダマシン金属化方法 | |
| US5960314A (en) | Semiconductor processing method of providing an electrically conductive interconnecting plug between an elevationally conductive node and an elevationally outer electrically conductive node | |
| JPH11135504A (ja) | 半導体装置の製造方法 | |
| JP2002033323A (ja) | 銅相互接続部を有する半導体デバイスの製造方法 | |
| KR0183729B1 (ko) | 극 박막의 금속층 형성방법 및 이를 이용한 배선 형성방법 | |
| JPH1074707A (ja) | アルミニウム接触用チタニウム・アルミナイド湿潤層 | |
| US6716733B2 (en) | CVD-PVD deposition process | |
| JP2001524754A (ja) | Ｃｖｄアルミニウム及びｐｖｄアルミニウム集積を用いた新しいホール充填技術 | |
| JPH0922907A (ja) | 埋め込み導電層の形成方法 | |
| US20020187624A1 (en) | Method for forming metal line of semiconductor device | |
| US20030207558A1 (en) | Method forming copper containing semiconductor features to prevent thermally induced defects | |
| JP2000124310A (ja) | 半導体装置およびその製造方法 | |
| US6982226B1 (en) | Method of fabricating a contact with a post contact plug anneal | |
| JPH1041386A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051110 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090630 |
|
| A524 | Written submission of copy of amendment under section 19 (pct) |
Free format text: JAPANESE INTERMEDIATE CODE: A524 Effective date: 20090930 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090930 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20101115 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101116 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20101209 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110216 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110223 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110516 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110609 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20120925 |
|
| A072 | Dismissal of procedure [no reply to invitation to correct request for examination] |
Free format text: JAPANESE INTERMEDIATE CODE: A072 Effective date: 20130709 |