JPH09172085A - 低温で基板のステップカバレージを改良する方法及び装置 - Google Patents

低温で基板のステップカバレージを改良する方法及び装置

Info

Publication number
JPH09172085A
JPH09172085A JP8295983A JP29598396A JPH09172085A JP H09172085 A JPH09172085 A JP H09172085A JP 8295983 A JP8295983 A JP 8295983A JP 29598396 A JP29598396 A JP 29598396A JP H09172085 A JPH09172085 A JP H09172085A
Authority
JP
Japan
Prior art keywords
layer
vapor deposition
cvd
aluminum
pvd
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8295983A
Other languages
English (en)
Inventor
Roderick Craig Mosely
クレイグ モーゼリイ ロードリック
Hong Zhang
ツアン ホン
Fusen Chen
チェン フューゼン
Ted Guo
グオ テッド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JPH09172085A publication Critical patent/JPH09172085A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/56—Apparatus specially adapted for continuous coating; Arrangements for maintaining the vacuum, e.g. vacuum locks
    • C23C14/568—Transferring the substrates through a series of coating stations
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/54—Apparatus specially adapted for continuous coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

(57)【要約】 【課題】 基板のステップカバレージを均一にし、金属
層を平坦にする方法を提供し、サブハーフミクロンの適
用分野において連続してボイドのない接点またはバイア
を形成することを目的とする。 【解決手段】 本発明の１つの態様において、耐熱性層
が、高アスペクト比の接点またはバイアを有する基板上
に堆積される。ＣＶＤによる金属層が、低温で耐熱性層
上に堆積され、ＰＶＤ金属に対して共形のウェッティン
グ層を提供する。次に、ＰＶＤ金属が、前に形成された
ＣＶＤ金属層上に、その金属の溶融点より低い温度で堆
積される。結果として生じるＣＶＤ／ＰＶＤ金属層は、
実質的にボイドのないものである。金属被覆法は、統合
された処理システムで実施されるのが好ましく、そのシ
ステムは、ＰＶＤおよびＣＶＤ処理チャンバの両方を含
み、基板が真空環境に入ると、バイアおよび接点の金属
被覆が、ＣＶＤによるＡｌ層上に酸化物層を形成するこ
となく行うことができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置を製造
する金属被覆工程に関し、特に、高アスペクト比のサブ
ハーフミクロンの適用分野において、接点またはバイア
などを含む導電層の間にボイドのない相互接続を形成す
るアパーチャの金属被覆に関する。
【０００２】
【従来の技術】サブハーフミクロン（＜0.5 μｍ）の多
層金属被覆は、次代の超大規模集積（ＶＬＳＩ）を担う
主要な技術の１つである。この技術の核となる多層の相
互接続において、接点、バイア、ラインまたは他の特徴
を含む高アスペクト比のアパーチャの平坦化が要求され
る。これらの相互接続を確実に形成することは、ＶＬＳ
Ｉの実現、および回路密度と個々の基板およびダイの質
を高めるための絶ゆまぬ努力にとって非常に重要であ
る。化学蒸着（ＣＶＤ）法のうちの１つにより形成され
たアルミニウム（Ａｌ）層が、良好な共形アルミニウム
層、すなわちサブハーフミクロン（＜0.5 μｍ）のアパ
ーチャのような特徴の側部および基部上に均一な厚さの
層を、非常に小さな形状に対して低温で与える。アルミ
ニウムのＣＶＤは、アパーチャの充填に用いられる一般
的な方法である。しかしながら、同一アパーチャの電気
的テストではボイドの存在を確認しないにも関わらず、
最近の透過電子顕微鏡（ＴＥＭ）のデータが、ＣＶＤで
形成した多くのＡｌアパーチャにはボイドが存在するこ
とを明らかにした。層が続いて処理されると、ボイド
は、欠陥のある回路を形成することになる。
【０００３】図３は、ＣＶＤ法でＡｌを充填した0.45μ
ｍのバイアの横断面像を示したＴＥＭ写真である。この
像は、ボイドがバイア構造内に堆積された金属層に存在
することを明確に示している。機械的な研磨の間に、い
くらかの変形が軟質のアルミニウムに生じるために、こ
の種のボイドを通常の横断標準電子顕微鏡（ＳＥＭ）で
検出するのは非常に困難であることを認識されたい。ま
た、電気的伝導性テストは、構造的な異常を検出しな
い。しかしながら、全体として肯定的な電気的伝導性テ
ストにもかかわらず、ボイドを有する接点を通る伝導性
は、時間が経過すると、集積回路装置の集積度を弱める
おそれがある。ＣＶＤ法により基板上に形成される様々
なＡｌ層のＴＥＭによる研究では、バイアが完全に充填
される前にバイアの頂部がシールされるために、重要な
孔あけ工程においてボイドが形成されることが示され
る。ＣＶＤ法によるＡｌの薄い共形層が、代表的には低
温で高アスペクト比の接点およびバイアに堆積される
が、接点またはバイアの充填を完成するためにＣＶＤ法
による堆積を続けることが、代表的にボイドを形成する
ことになる。ＣＶＤ法の処理状態を変更することにより
金属層のボイドを取り除くことに、多くの努力が払われ
てきた。しかしながら、結果として、ボイドのない構造
を作ることは、まだ実現されていない。
【０００４】高アスペクト比のアパーチャを金属被覆す
る別の技術は、物理気相成長法（ＰＶＤ）を通じたアル
ミニウムの熱平坦化法である。この方法の第１のステッ
プは、ＰＶＤ工程中にＡｌの流動を容易にするウェッテ
ィング層を形成するために、パターン化したウェハ上に
チタン（Ｔｉ）のような耐熱性金属の薄層の堆積を必要
とする。ウェッティング層の堆積に続いて、次のステッ
プは、（１）熱ＰＶＤ法によるＡｌ層か、（２）ウェッ
ティング層上の冷却ＰＶＤ法によるＡｌ層と、それに続
く熱ＰＶＤ法によるＡｌ層のいずれかの堆積を必要とす
る。しかしながら、熱ＰＶＤ法によるＡｌ層は、ウェッ
ティング層の質、ウェハの状態、および別の工程パラメ
ータに非常に影響を受ける。処理状態の僅かな変化及び
／又はＰＶＤによるＴｉウェッティング層のカバレージ
が劣っていることは、接点またはバイアの充填を不完全
にし、従ってボイドを形成する。バイアおよび接点を確
実に充填するために、熱ＰＶＤ法によるＡｌの処理は、
およそ 450℃より高い温度で行われなければならない。
ＰＶＤ法のＴｉ工程が高アスペクト比のサブミクロンの
バイアの側壁に良くないカバレージを形成するために、
熱ＰＶＤによるＡｌは、接点またはバイアを確実に充填
しない。高温でさえ、ＰＶＤ工程は、ブリッジングの影
響を与え、それによって、基板の頂面に形成された堆積
層と接点またはバイアの上壁が、接点またはバイアの底
部が完全に充填される前に結合するため、接点またはバ
イアの口が閉じられる。
【０００５】ＰＶＤによるＡｌ層が基板上に堆積される
と、基板にイオンを衝突させることによって、Ａｌがリ
フローする。イオンを基板に衝突させると、基板上に形
成された金属層がリフローする。この工程は、一般に
は、プラズマおよび金属層へのイオンの衝突により作ら
れたエネルギの結果として、金属層を加熱する。基板上
に形成された金属層に高温を発生させることは、サブハ
ーフミクロンの構造を有する装置の集積度を損なわせ
る。そのために、金属層を加熱することは、これらの用
途において受け入れられない。米国特許第 5,147,819号
（「`819特許」）が、ステップカバレージを改良するた
めに接点またはバイアの所定の径の５から35％の厚さに
ＣＶＤによるＡｌ層を堆積させ、それから所定の全体の
層厚さを実現すべく、ＰＶＤによる十分に厚いＡｌ層を
堆積させる。高エネルギのレーザービームは、それから
混合したＣＶＤによるＡｌとＰＶＤによるＡｌを溶融す
るために用いられ、それによって改良されたステップカ
バレージと平坦性を実現する。しかしながら、この工程
は、ウェハ表面を少なくとも 660℃に加熱することを必
要とする。そのような高温は、ほとんどのサブハーフミ
クロンの技術に受け入れられない。さらに、ウェハ全体
を走査するために用いられるレーザービームが、金属層
の反射性および均一性に悪影響を与える可能性がある。
【０００６】`819特許は、ケイ化物層及び／又はバリヤ
ー金属層が、ＣＶＤまたはＰＶＤ工程のいずれかでＡｌ
が堆積される前に、ウェハ上に堆積されることが可能で
あることを開示する。この引例が教示するところによる
と、これらの下層を付加することにより、電気的伝導性
が高められ、接合点のスパイキングを最小にする。米国
特許第 5,250,465号（「`465特許」）が、`819特許に似
た混合したＣＶＤ／ＰＶＤ金属構造を平坦化するために
高エネルギレーザービームを用いる工程を開示する。別
に、`465特許は、およそ 550℃のウェハ温度で形成され
たＰＶＤによるＡｌ層の応用について開示する。しかし
ながら、高温スパッタリングプロセスの間、プラズマに
よるイオンの衝突が、表面温度をおよそ 660℃まで上昇
させ、Ａｌ膜を溶融し、平坦化する。`819特許の工程の
ように、高温を使用することは、ほとんどのサブハーフ
ミクロンの適用分野に対して受け入れられず、特に高ア
スペクト比のサブハーフミクロンの接点およびバイアの
充填に使用することができない。ウェハをＣＶＤ／ＰＶ
Ｄの混合金属層を溶融するのに十分な高温に曝すこと
は、特に他の複数の金属および絶縁層の上に形成された
金属層を平坦化するために工程が用いられる際に、基板
上に形成された装置の集積度を損なわせる。
【０００７】低温で既知のリフロー又は平坦化工程に用
いる高アスペクト比のサブハーフミクロンの接点および
バイアを充填する別の試みが、二酸化シリコン（ＳｉＯ
2 ）基板からＣＶＤによるＡｌのディウェッティング、
およびバイアの側壁上の不連続なアイランドを結果とし
て生じた。さらに、ＣＶＤによるＡｌが低温でディウェ
ッティングするのを妨げるために、ＣＶＤによるＡｌの
厚さが、数千オングストローム（Å）にならなければな
らない。10,000オングストロームは１ミクロンに等しい
ため、サブハーフミクロンのバイアの壁の上にある数千
オングストロームのＣＶＤによるＡｌ層は、完全にバイ
アをシールし、そしてボイドを形成する。そのために、
特に高アスペクト比のサブハーフミクロンの接点および
バイアであるアパーチャを充填する低温金属被覆工程に
対する要求が存在している。特に、ＣＶＤによるＡｌ薄
層のみでそのような接点およびバイアが充填され、それ
からバイアがＰＶＤによるＡｌで充填される低温工程を
有することが望ましい。
【０００８】
【発明の概要】本発明は、基板上に均一なステップカバ
レージを与える工程を提供する。まず、耐熱性薄膜が、
基板上に形成され、それからその耐熱性薄膜の上に共形
のＣＶＤによる金属薄層が形成される。それからＰＶＤ
金属層が、ＣＶＤ金属層の上に堆積される。本発明は、
サブハーフミクロンの適用分野における連続したボイド
のない接点またはバイアを形成するための、金属層の改
良されたステップカバレージおよび平坦化に関する。本
発明の１つの態様において、耐熱層が、高アスペクト比
の接点またはバイアを有する基板上に堆積される。それ
からＣＶＤによるＡｌ層が、低温で耐熱層上に堆積さ
れ、ＰＶＤによるＡｌに対して共形のウェッティング層
を与える。次に、ＰＶＤによるＡｌが、アルミニウムの
溶融点より低い温度で、前に形成されたＣＶＤによるＡ
ｌ層上に堆積される。この結果として生じるＣＶＤ／Ｐ
ＶＤによるＡｌ層は、ほとんどボイドのないものとな
る。
【０００９】本発明の別の態様において、金属被覆工程
が、ＰＶＤとＣＶＤ処理チャンバの両方を含んだ統合処
理システムで実行される。基板が真空の環境に入れられ
ると、バイアおよび接点が、ＣＶＤによるＡｌ層上に酸
化物層を形成することなく金属被覆される。これは、Ｃ
ＶＤとＰＶＤにより層を堆積するために、基板が１つの
処理システムから別のシステムに移送される必要がない
からである。従って、基板は、真空圧下におかれ、有害
の酸化物層の形成を妨げる。さらに、ＰＶＤ層に堆積さ
れたドーパントのＣＶＤ層への拡散が、統合されたシス
テムで同時に堆積することによって改良される。本発明
はさらに、半導体のステップカバレージおよび金属被覆
を改良する装置を提供する。該装置は、ロードロックチ
ャンバ、耐熱性金属処理チャンバ、ＣＶＤ金属処理チャ
ンバおよびＰＶＤ金属処理チャンバを含んだ多数の分離
可能な連絡領域を含む。該装置は、さらに中間基板搬送
領域と、ロードロックチャンバから処理チャンバまでの
装置にわたって減圧する真空勾配を達成するために分離
可能領域と連絡する真空手段を備える。
【００１０】
【発明の実施の形態】本発明は、低温で高アスペクト比
のアパーチャ、特にサブミクロンのアパーチャにおける
均一なステップカバレージを改良する方法を提供する。
本発明の１つの態様は、接点、バイア、ライン、また別
の特徴を含んだ高アスペクト比のアパーチャに、 660℃
より低い温度でアルミニウムを金属被覆する方法を提供
する。特に、本発明は、第１のＣＶＤアルミニウム（Ｃ
ＶＤによるＡｌ）層と第２のＰＶＤアルミニウム（ＰＶ
ＤによるＡｌ）層を利用する高アスペクト比のアパーチ
ャを充填するためにステップカバレージを改良し、ここ
では、アルミニウムの溶融点より高い溶融点を有する耐
熱性金属からなる接着薄層で絶縁層を覆い、絶縁層より
もアルミニウムをウェッティングすることによって、Ｃ
ＶＤによるＡｌ薄層が、絶縁層上でディウェッティング
することを妨げられる。この工程は、ＣＶＤおよびＰＶ
Ｄ処理チャンバの両方を含んだ統合処理システムにおい
て行われるのが好ましい。
【００１１】アルミニウム（Ａｌ）および銅（Ｃｕ）の
ような軟質な金属が、表面張力の効果により、各々の溶
融点よりも低い温度で流動することが示されている。し
かしながら、これらの金属は、高温で下方の絶縁層から
ディウェッティングする傾向がある。そのために、本発
明は、軟質な金属層と絶縁層の間に接着層を介在させ、
軟質金属のウェッティングを改良する。適切な接着層
は、絶縁材料よりも軟質な金属をウェッティングする。
接着薄層のみが堆積されるときでも、接着層はウェッテ
ィングを改良するのが好ましい。アパーチャの壁および
底面を含む絶縁材料の表面にわたって、実質的に均一な
接着がなされることができる。本発明によると、接着層
が、ＰＶＤによるＴｉまたは別の耐熱物（Ｎｂ、アルミ
ニウムシリケート、シリカ、高アルミナなど）、ＣＶＤ
によるＴｉＮ、ＰＶＤによるＴｉＮ、またはこれらの層
の組合せを含むのが好ましい。接着層が堆積されると、
実質的に連続なキャップが絶縁層にわたって形成され
る。アルミニウムとの良好なウェッティング性を有し、
その溶融点がおよそ1675℃であるチタンは、接着材料と
して好ましく、ＰＶＤまたはＣＶＤ工程により堆積され
ることができる。
【００１２】ＣＶＤによるＡｌ層は、接着層の頂上に成
長され、バイアの頂部をシールせずに、バイア構造に共
形のカバレージを形成する。ＣＶＤによるＡｌは、接着
層の上に共形のウェッティング層を与え、その上にＰＶ
ＤによるＡｌを堆積させる。ＣＶＤによるＡｌは、様々
な状況の下で堆積され、標準的な工程では、およそ 180
℃から 265℃の間のウェハ温度と、およそ20Å／秒から
130Å／秒の間の堆積速度をもつ。ＣＶＤによるＡｌの
堆積は、およそ１トルから80トルの間のチャンバ圧で行
われ、およそ25トルのチャンバ圧が好ましい。ＣＶＤに
よるＡｌの堆積反応が、以下の式に従って、水素化ジメ
チルアルミニウム（ＤＭＡＨ）と水素ガス（Ｈ2 ）の反
応を行う。 （ＣＨ3 ）2 Ａｌ−Ｈ＋Ｈ2 −−→Ａｌ＋ＣＨ4 ＋Ｈ2 基板はそれからＰＶＤによるＡｌチャンバに送られ、Ｃ
ＶＤによるＡｌおよびＰＶＤによるＡｌの溶融点温度よ
り低い温度でＰＶＤによるＡｌを堆積する。軟質な金属
がアルミニウムであるとき、ＰＶＤによるＡｌが、およ
そ 660℃より低いウェハ温度で、好ましくはおよそ400
℃より低い温度で堆積されるのが好ましい。アルミニウ
ム層は、およそ 400℃で、ＰＶＤ堆積工程中に流動し始
め、チタン接着層は、固体金属層として定位置に残った
ままである。チタンがアルミニウムとの良好なウェッテ
ィング性を有するために、ＣＶＤによるＡｌが、およそ
400℃でチタンをディウェッティングすることから妨げ
られ、そのために、従来のＣＶＤ工程により教示される
ように、アルミニウムの溶融点より高いウェハ温度（＞
660℃）が必要とされない。そのために、チタン薄層を
利用することにより、アルミニウムの溶融点よりもはる
かに低い温度でアルミニウムの平坦化が可能となる。
【００１３】ＰＶＤによるＡｌ層が、同時に行われるＰ
ＶＤのＡｌＣｕ工程においてアルミニウムと同時にスパ
ッタされる銅（Ｃｕ）を含むのが好ましい。ＰＶＤによ
るＡｌＣｕは、ＣＶＤによるＡｌに続き、それらの層の
間に酸化物層は存在せず、ＰＶＤによるＡｌＣｕが、粒
子境界が存在しないようにＣＶＤによるＡｌ上に気相成
長する。さらに、次のＣＶＤによるＡｌ／ＰＶＤによる
ＡｌＣｕ工程が、混合層をおよそ 300℃でおよそ15分間
アニールし、スタック中でＣｕを一様に分散させる。混
合ＣＶＤ／ＰＶＤによるＡｌ層の頂面が、表面の反射能
を低減し且つ層のフォトリソグラフィ性能を改良するた
めに、ＰＶＤによるＴｉＮの非反射コーティング（ＡＲ
Ｃ）を受ける。最後に、基板のアパーチャを金属被覆す
る本発明の方法は、基板表面を予め清浄し、コヒーレン
トなＴｉ工程を通じてチタン、ＣＶＤによるＡｌ、ＰＶ
ＤによるＡｌＣｕ、およびＴｉＮのＡＲＣを堆積させる
ステップを含むことが最も好ましい。
【００１４】図１は、パターン処理された絶縁層１２が
形成された基板を図式的に示す。絶縁層１２は、高アス
ペクト比を有する、すなわち径に対する深さのおよそ３
となる高い比を有するバイア１４を持つ。しかし、本発
明は、いかなるアスペクト比を有するバイアと協同して
有益である。チタン薄層１６は、バイア１４の壁および
底面２０を含んだ絶縁層１２のほぼ全表面を覆う基板上
に直接堆積される。チタン薄層１６は、一般におよそ５
Åから 700Åの間の厚さを有し、特に 100Åから 200Å
の間の範囲が好ましい厚さである。共形のＣＶＤによる
Ａｌ層２２が、チタン層１６上に、接点またはバイアの
頂部をシールしてしまう厚さを越えない所望の厚さにま
で堆積される。図２は、ＰＶＤによるＡｌ層が、ＣＶＤ
によるＡｌ層２２（図１の層２２）上に堆積され、その
上にＰＶＤ層２３を形成する。混合ＣＶＤ／ＰＶＤによ
るＡｌ層は、ＰＶＤによるＡｌがＣＶＤによるＡｌ層上
に堆積するときに混合することで生じる。ＰＶＤによる
Ａｌは、一定のドーパントを包含し、堆積のときに、Ｐ
ＶＤによるＡｌがＣＶＤによるＡｌと混合して、ドーパ
ントがＰＶＤ／ＣＶＤによるＡｌ混合層２４の全体にわ
たって分散される。しかしながら、ＰＶＤによるＡｌ
は、ドープされる必要がない。混合層２４の頂面２６は
ほぼ平坦化される。チタン層がＡｌ層の優れたウェッテ
ィング性を与えるために、ＰＶＤによるＡｌ堆積中の絶
縁層すなわちウェハ温度が、アルミニウムの溶融点（ 6
60℃）を越える必要がなく、それよりもむしろ 660℃よ
りも低い温度を示すことができ、およそ 400℃より低い
温度を示すのが好ましい。
【００１５】図３は、中にボイドを有する半導体基板の
バイアの横断面を示した透過電子顕微鏡写真である。こ
れらのボイドは、ＣＶＤ工程に共通の主要な孔あけ機構
を通じて形成され、バイア全体が充填される前に接点ま
たはバイアの頂部すなわちスロートがシールされてい
る。高アスペクト比のサブハーフミクロンの金属被覆の
技術が、満足いく電気的伝導性を実現するとして以前に
報告されてきたが、改良した透過電子顕微鏡の技術を利
用することにより、バブルすなわちボイドがバイアプラ
グの中に存在することが示されてきた。このボイドは、
主要な孔あけ機構を通じて閉じ込められる副産物である
反応性ガスにより、又はバイア壁からアルミニウムをデ
ィウェッティングすることにより生じる。表面張力によ
り、ガスは、接点またはバイア構造内で小さい表面部分
を有する単一の大きな球形ボイドを形成する傾向にあ
る。
【００１６】図４は、ＣＶＤによるＡｌ層（およそ1500
Å）で覆われたチタン薄層（およそ600Å）を有する半
導体基板のバイアの横断面を示す透過電子顕微鏡写真で
ある。図５は、本発明に従って完全に充填した半導体基
板のバイアの横断面を示した透過電子顕微鏡写真であ
る。チタン接着層が固形を保ち、いずれのアルミニウム
層の堆積中にも流動せず、すなわち薄くならないことに
気付かれたい。混合ＣＶＤ／ＰＶＤによるＡｌ層は、大
きな粒子形成を示し、ボイドは存在しない。図６は、統
合されたクラスタツールを図式的に示す。マイクロプロ
セッサコントローラが、基板における所望の膜層のシー
ケンスおよび形成を制御するように与えられる。クラス
タツールは一般にガス抜きチャンバを備え、その中で基
板がガス抜き汚染物に導かれる。基板はそれから、基板
表面が清浄される前清浄チャンバに動かされる。特定の
用途によると、基板はロボットにより、コヒーレントＴ
ｉチャンバ、あるいはＣＶＤによるＴｉＮチャンバのい
ずれかに動かされる。基板が最初にコヒーレントＴｉ層
を堆積される場合には、それから一般にＣＶＤによるＴ
ｉチャンバに移される。ＣＶＤによるＴｉ層の堆積に続
いて、基板はＣＶＤによるＡｌチャンバに動かされる。
次に、基板はＰＶＤによるＡｌＣｕチャンバにおいて処
理される。最後に、基板はＰＶＤによるＴｉＮのＡＲＣ
チャンバに導かれる。
【００１７】この統合システムが、単一の処理ツールに
おいて基板を連続して処理できるため、Ａｌ層の全体に
わたるＣｕの分散を改良することが本発明により達成さ
れる。このことにより、最初に堆積されるＣＶＤによる
Ａｌ層上に酸化物層が形成される外部環境に、処理され
る基板が曝されなくなる。必然的に、ＣＶＤによるＡｌ
層上に酸化物層が形成すると、Ａｌ層全体にわたってＰ
ＶＤによるＡｌ工程で与えられるＣｕの分散が妨げられ
る。当業者が図６に示されるチャンバの構造および動作
を認識するであろうことを理解すべきである。一般に、
チャンバは、囲い、囲い内に配置される基板支持部材、
および基板上に堆積されるべき堆積材料を与える手段、
およびチャンバ、すなわちＰＶＤチャンバ内に電気的バ
イアスを与え、Ａｒのような不活性ガスをプラズマ状態
に励起してターゲットをスパッタさせるための電力手段
を備える。クラスタツールは、一般に膜層の形成に必要
な処理ステップを通じて基板を移送する２つのロボット
を備える。
【００１８】多段真空ウェハ処理システムが、1993年２
月16日に発行されたテップマン(Tepman)等による米国特
許第 5,186,718号の "Staged-Vacuum Wafer Processing
System and Method" に開示されており、本願明細書の
一部として組み込む。図７は、図６のシステムのＣＶＤ
チャンバにガスを供給するガスボックスシステムを例示
する。ＴｉＮガスボックスには、Ｎ2 、Ａｒ、Ｈｅ、Ｏ
2 およびＮＦ 3 が供給される。反応生成テトラカス(tet
racus)ジメチルアミノチタン（ＴＤＭＡＴ）が、Ａｒと
Ｎ2 の不活性ガスと一緒に、処理用のＣＶＤのＴｉＮチ
ャンバに入れられる。同様に、ＣＶＤのＡｌガスボック
スには、Ｎ2 、ＡｒとＨ2 が供給される。反応生成ジメ
チルアルミニウム水素化物（ＤＭＡＨ）／Ｈ2 と不活性
ガスＡｒが、アルミニウムを堆積するためにＣＶＤのＡ
ｌチャンバに入れられる。両方のチャンバが、チャンバ
を真空に引くためのターボポンプと、送風／乾燥ポンプ
を備える。
【００１９】本発明は前述の好適な実施の形態に従って
説明されてきたが、本発明の別の実施の形態が、本発明
の基本的な範囲を逸脱することなく得られる。本発明の
範囲は、特許請求の範囲の記載に基づいて定められるべ
きである。
【図面の簡単な説明】
【図１】本発明に従って金属被覆された半導体基板の、
接着層とＣＶＤによるＡｌ層を有するバイアを図式的に
示す。
【図２】本発明に従って金属被覆された半導体基板の、
接着層とＣＶＤ／ＰＶＤによる混合Ａｌ層を有するバイ
アを図式的に示す。
【図３】ボイドが中にある半導体基板のバイアの横断面
を示した透過電子顕微鏡写真である。
【図４】ＣＶＤによるアルミニウム層で覆われたチタン
薄層を有する、半導体基板のバイアの横断面を示した透
過電子顕微鏡写真である。
【図５】本発明に従って、完全に充填された半導体基板
のバイアの横断面を示した透過電子顕微鏡写真である。
【図６】本発明に従った、金属被覆に対して構成される
統合ＣＶＤ／ＰＶＤシステムである。
【図７】図６のシステムにガスを供給するＣＶＤガスボ
ックス送出システムの流れ図である。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/68 Ｈ０１Ｌ 21/68 Ａ (72)発明者 ホン ツアン アメリカ合衆国 カリフォルニア州 94539 フリーモント パウニー ドライ ヴ 45020 (72)発明者 フューゼン チェン アメリカ合衆国 カリフォルニア州 95014 パロ アルト ポータル プラザ 19910 (72)発明者 テッド グオ アメリカ合衆国 カリフォルニア州 パロ アルトタンランド ドライヴ 1079

Claims (14)

    【特許請求の範囲】
  1. 【請求項１】 基板の特徴部を形成する方法であって、 ａ）アパーチャの表面にわたって、およそ５Åから 700
    Åの間の厚さを有するチタン層をスパッタリングし； ｂ）バイアの頂部を覆うことなく、チタン層の表面にわ
    たって、およそ 200Åから１μｍの間の厚さを有するア
    ルミニウムを化学蒸着し； ｃ）化学蒸着されたアルミニウムにわたって、アルミニ
    ウムをおよそ 660℃より低い温度で物理気相成長させ、
    化学蒸着されたアルミニウムと物理気相成長されたアル
    ミニウムを、ボイドを形成することなくバイアに流動さ
    せるステップを有する方法。
  2. 【請求項２】 チタン層がおよそ 100Åから 200Åの間
    の厚さを有することを特徴とする請求項１に記載の方
    法。
  3. 【請求項３】 アルミニウムの物理気相成長が、およそ
    400℃より低い温度で行われることを特徴とする請求項
    １に記載の方法。
  4. 【請求項４】 （ａ）から（ｃ）までのステップが、統
    合された処理チャンバ内で実行されることを特徴とする
    請求項１に記載の方法。
  5. 【請求項５】 物理気相成長されたアルミニウムが、ド
    ーパントを含み、およそ 250℃から 350℃の間の温度で
    アニーリングするステップをさらに有することを特徴と
    する請求項４に記載の方法。
  6. 【請求項６】 基板に均一なステップカバレージを与え
    る方法であって、 ａ）基板上に耐熱性薄層を形成し； ｂ）耐熱性薄層にわたって共形の化学蒸着による金属薄
    層を形成し； ｃ）化学蒸着による金属薄層にわたって物理気相成長に
    よる金属層を形成するステップを有する方法。
  7. 【請求項７】 化学蒸着による金属層が、1500Åより小
    さい厚さを有することを特徴とする請求項６に記載の方
    法。
  8. 【請求項８】 耐熱性金属層が、 600Åより小さい厚さ
    を有することを特徴とする請求項７に記載の方法。
  9. 【請求項９】 化学蒸着による金属層がＡｌであり、物
    理気相成長による金属層がＡｌであることを特徴とする
    請求項６に記載の方法。
  10. 【請求項１０】 物理気相成長による層が 400℃より低
    い温度で堆積されることを特徴とする請求項９に記載の
    方法。
  11. 【請求項１１】 化学蒸着によるＡｌがおよそ 400℃よ
    り低い温度で堆積されることを特徴とする請求項１０に
    記載の方法。
  12. 【請求項１２】 化学蒸着によるＡｌ層と物理気相成長
    によるＡｌ層が混合して、単一の共形金属層を形成する
    ことを特徴とする請求項９に記載の方法。
  13. 【請求項１３】 半導体ウェハであって、 ａ）半導体ウェハ上に形成された金属層と； ｂ）内部に形成されたアパーチャを有し、金属層と連絡
    する、金属層上に形成された絶縁層と； ｃ）アパーチャの表面にわたり、およそ５から 700Åの
    間の厚さを有するチタン層と； ｄ）アパーチャの頂部を覆わないように、チタン層にわ
    たって形成されたおよそ 200Åから１μｍの間の厚さを
    有する化学蒸着されたアルミニウム層と； ｅ）化学蒸着されたアルミニウムにわたって、およそ 4
    00℃より低い温度で堆積された物理気相成長されたアル
    ミニウムとを有し、化学蒸着されたアルミニウムと物理
    気相成長されたアルミニウムが、ボイドを形成すること
    なくバイアに流動する、半導体ウェハ。
  14. 【請求項１４】 半導体基板のステップカバレージおよ
    び金属被覆を改良する装置であって、 ａ）ロードロックチャンバ、耐熱性金属処理チャンバ、
    化学蒸着金属処理チャンバ、および物理気相成長金属処
    理チャンバを含んだ複数の分離可能な連絡領域と； ｂ）中間基板搬送領域と； ｃ）分離可能領域に連絡し、ロードロックチャンバから
    処理チャンバまでの装置にわたって減圧する真空勾配を
    達成する真空手段とを有する装置。
JP8295983A 1995-11-21 1996-11-08 低温で基板のステップカバレージを改良する方法及び装置 Pending JPH09172085A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/561605 1995-11-21
US08/561,605 US5877087A (en) 1995-11-21 1995-11-21 Low temperature integrated metallization process and apparatus

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2008267743A Division JP2009010434A (ja) 1995-11-21 2008-10-16 低温で基板のステップカバレージを改良する方法及び装置

Publications (1)

Publication Number Publication Date
JPH09172085A true JPH09172085A (ja) 1997-06-30

Family

ID=24242666

Family Applications (2)

Application Number Title Priority Date Filing Date
JP8295983A Pending JPH09172085A (ja) 1995-11-21 1996-11-08 低温で基板のステップカバレージを改良する方法及び装置
JP2008267743A Pending JP2009010434A (ja) 1995-11-21 2008-10-16 低温で基板のステップカバレージを改良する方法及び装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2008267743A Pending JP2009010434A (ja) 1995-11-21 2008-10-16 低温で基板のステップカバレージを改良する方法及び装置

Country Status (4)

Country Link
US (3) US5877087A (ja)
EP (1) EP0776037A3 (ja)
JP (2) JPH09172085A (ja)
KR (1) KR100440832B1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6123992A (en) * 1997-11-10 2000-09-26 Nec Corporation Method of forming aluminum interconnection layer
JP2001524754A (ja) * 1997-11-26 2001-12-04 アプライド マテリアルズ インコーポレイテッド Ｃｖｄアルミニウム及びｐｖｄアルミニウム集積を用いた新しいホール充填技術

Families Citing this family (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5877087A (en) 1995-11-21 1999-03-02 Applied Materials, Inc. Low temperature integrated metallization process and apparatus
US6077781A (en) * 1995-11-21 2000-06-20 Applied Materials, Inc. Single step process for blanket-selective CVD aluminum deposition
KR970072058A (ko) * 1996-04-04 1997-11-07 윌리엄 비. 켐플러 알루미늄막의 화학적 기상 증착
US5994217A (en) * 1996-12-16 1999-11-30 Chartered Semiconductor Manufacturing Ltd. Post metallization stress relief annealing heat treatment for ARC TiN over aluminum layers
US6537905B1 (en) * 1996-12-30 2003-03-25 Applied Materials, Inc. Fully planarized dual damascene metallization using copper line interconnect and selective CVD aluminum plug
US6143645A (en) * 1997-02-03 2000-11-07 Texas Instruments Incorporated Reduced temperature contact/via filling
US6069068A (en) * 1997-05-30 2000-05-30 International Business Machines Corporation Sub-quarter-micron copper interconnections with improved electromigration resistance and reduced defect sensitivity
US6171957B1 (en) * 1997-07-16 2001-01-09 Mitsubishi Denki Kabushiki Kaisha Manufacturing method of semiconductor device having high pressure reflow process
US5989623A (en) * 1997-08-19 1999-11-23 Applied Materials, Inc. Dual damascene metallization
US6169030B1 (en) * 1998-01-14 2001-01-02 Applied Materials, Inc. Metallization process and method
US5981382A (en) * 1998-03-13 1999-11-09 Texas Instruments Incorporated PVD deposition process for CVD aluminum liner processing
EP0954024A1 (en) * 1998-04-30 1999-11-03 Interuniversitair Micro-Elektronica Centrum Vzw A method for filling an opening in an insulating layer
US6547934B2 (en) 1998-05-18 2003-04-15 Applied Materials, Inc. Reduction of metal oxide in a dual frequency etch chamber
TW471049B (en) * 1998-05-22 2002-01-01 United Microelectronics Corp Metal gate structure and manufacturing method for metal oxide semiconductor
US6518176B2 (en) * 1998-06-05 2003-02-11 Ted Guo Method of selective formation of a barrier layer for a contact level via
US6297147B1 (en) * 1998-06-05 2001-10-02 Applied Materials, Inc. Plasma treatment for ex-situ contact fill
US6057236A (en) * 1998-06-26 2000-05-02 International Business Machines Corporation CVD/PVD method of filling structures using discontinuous CVD AL liner
TW439204B (en) * 1998-09-18 2001-06-07 Ibm Improved-reliability damascene interconnects and process of manufacture
US7053002B2 (en) 1998-12-04 2006-05-30 Applied Materials, Inc Plasma preclean with argon, helium, and hydrogen gases
US6372301B1 (en) * 1998-12-22 2002-04-16 Applied Materials, Inc. Method of improving adhesion of diffusion layers on fluorinated silicon dioxide
JP2000256094A (ja) * 1999-03-08 2000-09-19 Speedfam-Ipec Co Ltd シリコンエピタキシャル成長ウェーハ製造方法およびその装置
US6445023B1 (en) * 1999-03-16 2002-09-03 Micron Technology, Inc. Mixed metal nitride and boride barrier layers
US6355558B1 (en) * 1999-06-10 2002-03-12 Texas Instruments Incorporated Metallization structure, and associated method, to improve crystallographic texture and cavity fill for CVD aluminum/PVD aluminum alloy films
US6821571B2 (en) * 1999-06-18 2004-11-23 Applied Materials Inc. Plasma treatment to enhance adhesion and to minimize oxidation of carbon-containing layers
US6352620B2 (en) * 1999-06-28 2002-03-05 Applied Materials, Inc. Staged aluminum deposition process for filling vias
US6627542B1 (en) * 1999-07-12 2003-09-30 Applied Materials, Inc. Continuous, non-agglomerated adhesion of a seed layer to a barrier layer
US6207558B1 (en) * 1999-10-21 2001-03-27 Applied Materials, Inc. Barrier applications for aluminum planarization
US6361880B1 (en) * 1999-12-22 2002-03-26 International Business Machines Corporation CVD/PVD/CVD/PVD fill process
JP3976462B2 (ja) * 2000-01-26 2007-09-19 エルピーダメモリ株式会社 半導体装置の製造方法
US6656831B1 (en) * 2000-01-26 2003-12-02 Applied Materials, Inc. Plasma-enhanced chemical vapor deposition of a metal nitride layer
US6303486B1 (en) * 2000-01-28 2001-10-16 Advanced Micro Devices, Inc. Method of fabricating copper-based semiconductor devices using a sacrificial dielectric layer and an unconstrained copper anneal
US6528180B1 (en) 2000-05-23 2003-03-04 Applied Materials, Inc. Liner materials
US6794311B2 (en) 2000-07-14 2004-09-21 Applied Materials Inc. Method and apparatus for treating low k dielectric layers to reduce diffusion
US6627050B2 (en) 2000-07-28 2003-09-30 Applied Materials, Inc. Method and apparatus for depositing a tantalum-containing layer on a substrate
US6492281B1 (en) * 2000-09-22 2002-12-10 Advanced Micro Devices, Inc. Method of fabricating conductor structures with metal comb bridging avoidance
KR100364260B1 (ko) * 2001-01-05 2002-12-11 삼성전자 주식회사 반도체 집적 회로의 제조 방법
KR100399417B1 (ko) * 2001-01-08 2003-09-26 삼성전자주식회사 반도체 집적 회로의 제조 방법
US20040200576A1 (en) * 2001-04-23 2004-10-14 Tokyo Electron Limited Method and apparatus for plasma cleaning of workpieces
KR20030002522A (ko) * 2001-06-29 2003-01-09 주식회사 하이닉스반도체 금속 배선 형성 방법
US6716733B2 (en) 2002-06-11 2004-04-06 Applied Materials, Inc. CVD-PVD deposition process
US20040087080A1 (en) * 2002-10-23 2004-05-06 Uwe Wellhausen Methods for producing thin layers, such as for use in integrated circuits
KR100480632B1 (ko) * 2002-11-16 2005-03-31 삼성전자주식회사 반도체 소자의 금속 배선 형성 방법
US7094442B2 (en) * 2004-07-13 2006-08-22 Applied Materials, Inc. Methods for the reduction and elimination of particulate contamination with CVD of amorphous carbon
US20070286965A1 (en) * 2006-06-08 2007-12-13 Martin Jay Seamons Methods for the reduction and elimination of particulate contamination with cvd of amorphous carbon
US7550055B2 (en) * 2005-05-31 2009-06-23 Applied Materials, Inc. Elastomer bonding of large area sputtering target
US20080254233A1 (en) * 2007-04-10 2008-10-16 Kwangduk Douglas Lee Plasma-induced charge damage control for plasma enhanced chemical vapor deposition processes
US7867900B2 (en) * 2007-09-28 2011-01-11 Applied Materials, Inc. Aluminum contact integration on cobalt silicide junction
US8003536B2 (en) * 2009-03-18 2011-08-23 International Business Machines Corporation Electromigration resistant aluminum-based metal interconnect structure
CN105088154B (zh) 2010-06-25 2018-05-18 佳能安内华股份有限公司 溅射设备、膜沉积方法和控制装置
US8575028B2 (en) * 2011-04-15 2013-11-05 Novellus Systems, Inc. Method and apparatus for filling interconnect structures
JP2012248613A (ja) 2011-05-26 2012-12-13 Elpida Memory Inc 半導体装置の製造方法
US10622214B2 (en) 2017-05-25 2020-04-14 Applied Materials, Inc. Tungsten defluorination by high pressure treatment
JP6947914B2 (ja) 2017-08-18 2021-10-13 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 高圧高温下のアニールチャンバ
US10276411B2 (en) 2017-08-18 2019-04-30 Applied Materials, Inc. High pressure and high temperature anneal chamber
CN117936420A (zh) 2017-11-11 2024-04-26 微材料有限责任公司 用于高压处理腔室的气体输送系统
JP2021503714A (ja) 2017-11-17 2021-02-12 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 高圧処理システムのためのコンデンサシステム
EP3762962A4 (en) 2018-03-09 2021-12-08 Applied Materials, Inc. HIGH PRESSURE ANNEALING PROCESS FOR METAL-BASED MATERIALS
US10950429B2 (en) 2018-05-08 2021-03-16 Applied Materials, Inc. Methods of forming amorphous carbon hard mask layers and hard mask layers formed therefrom
US10748783B2 (en) 2018-07-25 2020-08-18 Applied Materials, Inc. Gas delivery module
WO2020117462A1 (en) 2018-12-07 2020-06-11 Applied Materials, Inc. Semiconductor processing system
US11901222B2 (en) 2020-02-17 2024-02-13 Applied Materials, Inc. Multi-step process for flowable gap-fill film

Family Cites Families (72)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE374591C (de) 1921-05-29 1923-04-28 Gersham Bowmar Kolben mit im Hohlraum des Kolbenkoerpers angeordneter luftleerer Kammer
US5259881A (en) 1991-05-17 1993-11-09 Materials Research Corporation Wafer processing cluster tool batch preheating and degassing apparatus
US5010032A (en) * 1985-05-01 1991-04-23 Texas Instruments Incorporated Process for making CMOS device with both P+ and N+ gates including refractory metal silicide and nitride interconnects
JPS639925A (ja) * 1986-06-30 1988-01-16 Nec Corp 半導体装置の製造方法
JPS6373660A (ja) * 1986-09-17 1988-04-04 Fujitsu Ltd 半導体装置
US4951601A (en) * 1986-12-19 1990-08-28 Applied Materials, Inc. Multi-chamber integrated process system
JPS63160328A (ja) * 1986-12-24 1988-07-04 Mitsubishi Electric Corp 半導体装置の製造方法
JPS63176031A (ja) 1987-01-16 1988-07-20 Stanley Electric Co Ltd 光通信装置
US4960732A (en) * 1987-02-19 1990-10-02 Advanced Micro Devices, Inc. Contact plug and interconnect employing a barrier lining and a backfilled conductor material
JPS6410693A (en) 1987-07-02 1989-01-13 Nec Corp Bistable semiconductor laser
US4784973A (en) * 1987-08-24 1988-11-15 Inmos Corporation Semiconductor contact silicide/nitride process with control for silicide thickness
JPH0810693B2 (ja) * 1987-09-17 1996-01-31 東京エレクトロン株式会社 半導体装置の製造方法
US4926237A (en) * 1988-04-04 1990-05-15 Motorola, Inc. Device metallization, device and method
US4994410A (en) * 1988-04-04 1991-02-19 Motorola, Inc. Method for device metallization by forming a contact plug and interconnect using a silicide/nitride process
US4938996A (en) * 1988-04-12 1990-07-03 Ziv Alan R Via filling by selective laser chemical vapor deposition
FR2634317A1 (fr) * 1988-07-12 1990-01-19 Philips Nv Procede pour fabriquer un dispositif semiconducteur ayant au moins un niveau de prise de contact a travers des ouvertures de contact de petites dimensions
JPH0226051A (ja) * 1988-07-14 1990-01-29 Seiko Epson Corp 半導体装置の製造方法
US4920072A (en) * 1988-10-31 1990-04-24 Texas Instruments Incorporated Method of forming metal interconnects
US4920073A (en) * 1989-05-11 1990-04-24 Texas Instruments, Incorporated Selective silicidation process using a titanium nitride protective layer
US5186718A (en) 1989-05-19 1993-02-16 Applied Materials, Inc. Staged-vacuum wafer processing system and method
US5102827A (en) * 1989-05-31 1992-04-07 At&T Bell Laboratories Contact metallization of semiconductor integrated-circuit devices
JPH038359A (ja) * 1989-06-06 1991-01-16 Fujitsu Ltd 半導体装置の製造方法
US5240505A (en) 1989-08-03 1993-08-31 Mitsubishi Denki Kabushiki Kaisha Method of an apparatus for forming thin film for semiconductor device
US5028565A (en) * 1989-08-25 1991-07-02 Applied Materials, Inc. Process for CVD deposition of tungsten layer on semiconductor wafer
ATE137357T1 (de) 1989-09-26 1996-05-15 Canon Kk Verfahren zur herstellung einer abgeschiedenen schicht unter verwendung von alkylaluminiumhydrid und verfahren zur herstellung eines halbleiterbauelements
JPH0727880B2 (ja) * 1989-11-10 1995-03-29 株式会社東芝 半導体装置の製造方法
US5658828A (en) * 1989-11-30 1997-08-19 Sgs-Thomson Microelectronics, Inc. Method for forming an aluminum contact through an insulating layer
US5043299B1 (en) * 1989-12-01 1997-02-25 Applied Materials Inc Process for selective deposition of tungsten on semiconductor wafer
EP0448763A1 (de) * 1990-03-30 1991-10-02 Siemens Aktiengesellschaft Verfahren und Vorrichtung zur Herstellung von leitenden Schichten oder Strukturen für höchstintegrierte Schaltungen
US5478780A (en) 1990-03-30 1995-12-26 Siemens Aktiengesellschaft Method and apparatus for producing conductive layers or structures for VLSI circuits
JPH03289156A (ja) 1990-04-06 1991-12-19 Hitachi Ltd 半導体装置およびその製造方法
US5043300A (en) * 1990-04-16 1991-08-27 Applied Materials, Inc. Single anneal step process for forming titanium silicide on semiconductor wafer
JP2513900B2 (ja) 1990-05-08 1996-07-03 富士通株式会社 半導体装置の製造方法
US5091339A (en) * 1990-07-23 1992-02-25 Microelectronics And Computer Technology Corporation Trenching techniques for forming vias and channels in multilayer electrical interconnects
US5023201A (en) * 1990-08-30 1991-06-11 Cornell Research Foundation, Inc. Selective deposition of tungsten on TiSi2
US5080933A (en) 1990-09-04 1992-01-14 Motorola, Inc. Selective deposition of polycrystalline silicon
US5032233A (en) 1990-09-05 1991-07-16 Micron Technology, Inc. Method for improving step coverage of a metallization layer on an integrated circuit by use of a high melting point metal as an anti-reflective coating during laser planarization
US5166095A (en) * 1990-12-14 1992-11-24 Samsung Semiconductor, Inc. Low contact resistance process
US5126827A (en) 1991-01-17 1992-06-30 Avantek, Inc. Semiconductor chip header having particular surface metallization
US5250465A (en) * 1991-01-28 1993-10-05 Fujitsu Limited Method of manufacturing semiconductor devices
US5143867A (en) 1991-02-13 1992-09-01 International Business Machines Corporation Method for depositing interconnection metallurgy using low temperature alloy processes
US5147819A (en) * 1991-02-21 1992-09-15 Micron Technology, Inc. Semiconductor metallization method
US5250467A (en) * 1991-03-29 1993-10-05 Applied Materials, Inc. Method for forming low resistance and low defect density tungsten contacts to silicon semiconductor wafer
JP2533414B2 (ja) * 1991-04-09 1996-09-11 三菱電機株式会社 半導体集積回路装置の配線接続構造およびその製造方法
US5292558A (en) * 1991-08-08 1994-03-08 University Of Texas At Austin, Texas Process for metal deposition for microelectronic interconnections
DE69226411T2 (de) 1991-09-30 1998-12-24 At & T Corp Herstellung eines leitenden Gebietes in elektronischen Vorrichtungen
US5312774A (en) 1991-12-05 1994-05-17 Sharp Kabushiki Kaisha Method for manufacturing a semiconductor device comprising titanium
JPH05217940A (ja) * 1992-02-03 1993-08-27 Nec Corp 半導体装置の製造方法
US5300813A (en) * 1992-02-26 1994-04-05 International Business Machines Corporation Refractory metal capped low resistivity metal conductor lines and vias
US5723382A (en) * 1992-06-12 1998-03-03 Sandhu; Gurtej S. Method of making a low-resistance contact to silicon having a titanium silicide interface, an amorphous titanium nitride barrier layer and a conductive plug
US5240739A (en) 1992-08-07 1993-08-31 Micron Technology Chemical vapor deposition technique for depositing titanium silicide on semiconductor wafers
US5354712A (en) * 1992-11-12 1994-10-11 Northern Telecom Limited Method for forming interconnect structures for integrated circuits
US5372848A (en) 1992-12-24 1994-12-13 International Business Machines Corporation Process for creating organic polymeric substrate with copper
JPH06309925A (ja) 1993-04-23 1994-11-04 Sumitomo Chem Co Ltd 誘電体組成物、その製造法、その薄膜の製造法および薄膜コンデンサ
JPH06342790A (ja) * 1993-05-31 1994-12-13 Nec Corp 半導体装置の製造方法
JP3401843B2 (ja) * 1993-06-21 2003-04-28 ソニー株式会社 半導体装置における多層配線の形成方法
JPH0722339A (ja) * 1993-07-05 1995-01-24 Toshiba Corp 薄膜形成方法
JP3382357B2 (ja) * 1993-08-27 2003-03-04 ヤマハ株式会社 配線形成方法
US5427666A (en) 1993-09-09 1995-06-27 Applied Materials, Inc. Method for in-situ cleaning a Ti target in a Ti + TiN coating process
JP2741156B2 (ja) * 1993-09-17 1998-04-15 東京エレクトロン株式会社 マルチチャンバー処理装置のクリーニング方法
US5384284A (en) 1993-10-01 1995-01-24 Micron Semiconductor, Inc. Method to form a low resistant bond pad interconnect
JP2616402B2 (ja) * 1993-10-18 1997-06-04 日本電気株式会社 半導体装置の製造方法
JP2570997B2 (ja) 1993-11-30 1997-01-16 日本電気株式会社 半導体装置の多層配線構造及び半導体装置の製造方法
JPH07161813A (ja) * 1993-12-08 1995-06-23 Nec Corp 半導体装置の製造方法
US5585308A (en) 1993-12-23 1996-12-17 Sgs-Thomson Microelectronics, Inc. Method for improved pre-metal planarization
US5439731A (en) * 1994-03-11 1995-08-08 Cornell Research Goundation, Inc. Interconnect structures containing blocked segments to minimize stress migration and electromigration damage
JPH0810693A (ja) * 1994-06-30 1996-01-16 Dainippon Screen Mfg Co Ltd レジスト膜の乾燥方法及び装置
EP0732731A3 (en) * 1995-03-13 1997-10-08 Applied Materials Inc Treatment of a layer of titanium nitride to improve resistance to high temperatures
US5597458A (en) 1995-07-10 1997-01-28 Advanced Micro Devices Method for producing alloy films using cold sputter deposition process
US5877087A (en) 1995-11-21 1999-03-02 Applied Materials, Inc. Low temperature integrated metallization process and apparatus
US6139697A (en) 1997-01-31 2000-10-31 Applied Materials, Inc. Low temperature integrated via and trench fill process and apparatus
US5688718A (en) * 1997-02-03 1997-11-18 Taiwan Semiconductor Manufacturing Company Ltd Method of CVD TiN barrier layer integration

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6123992A (en) * 1997-11-10 2000-09-26 Nec Corporation Method of forming aluminum interconnection layer
JP2001524754A (ja) * 1997-11-26 2001-12-04 アプライド マテリアルズ インコーポレイテッド Ｃｖｄアルミニウム及びｐｖｄアルミニウム集積を用いた新しいホール充填技術

Also Published As

Publication number Publication date
US20020102842A1 (en) 2002-08-01
EP0776037A2 (en) 1997-05-28
JP2009010434A (ja) 2009-01-15
US6743714B2 (en) 2004-06-01
US6355560B1 (en) 2002-03-12
KR970030374A (ko) 1997-06-26
US5877087A (en) 1999-03-02
KR100440832B1 (ko) 2004-10-20
EP0776037A3 (en) 1998-05-13

Similar Documents

Publication Publication Date Title
JPH09172085A (ja) 低温で基板のステップカバレージを改良する方法及び装置
US6077781A (en) Single step process for blanket-selective CVD aluminum deposition
US5877086A (en) Metal planarization using a CVD wetting film
US5567987A (en) Semiconductor device having a multi-layer metallization structure
US6440843B1 (en) Semiconductor device and method for manufacturing the same
US6120844A (en) Deposition film orientation and reflectivity improvement using a self-aligning ultra-thin layer
US5504043A (en) Barrier layers and aluminum contacts
US6554914B1 (en) Passivation of copper in dual damascene metalization
US6066358A (en) Blanket-selective chemical vapor deposition using an ultra-thin nucleation layer
EP0799903A2 (en) Methods of sputtering a metal onto a substrate and semiconductor processing apparatus
US5227337A (en) Interconnection forming method
US7033939B2 (en) Chemistry for chemical vapor deposition of titanium containing films
US20020157610A1 (en) Method for forming a copper thin film
US6605531B1 (en) Hole-filling technique using CVD aluminum and PVD aluminum integration
US6726776B1 (en) Low temperature integrated metallization process and apparatus
US5989633A (en) Process for overcoming CVD aluminum selectivity loss with warm PVD aluminum
JPH10233444A (ja) 半導体装置の製造方法
JP2781239B2 (ja) 堆積膜形成法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050907

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070528

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20070828

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20070831

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071128

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080616

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080916

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081204

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20081209

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20090206