JPH06232077A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH06232077A JPH06232077A JP5337585A JP33758593A JPH06232077A JP H06232077 A JPH06232077 A JP H06232077A JP 5337585 A JP5337585 A JP 5337585A JP 33758593 A JP33758593 A JP 33758593A JP H06232077 A JPH06232077 A JP H06232077A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- metal layer
- semiconductor device
- cvd
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
- H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
- H01L21/441—Deposition of conductive or insulating materials for electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76855—After-treatment introducing at least one additional element into the layer
- H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
- H01L21/76862—Bombardment with particles, e.g. treatment in noble gas plasmas; UV irradiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
- H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
- H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/915—Active solid-state devices, e.g. transistors, solid-state diodes with titanium nitride portion or region
Abstract
(57)【要約】
【目的】 ハーフミクロン以下の接触口を埋め立てる半
導体装置の配線層構造及びその製造方法を提供する。 【構成】 半導体基板上に絶縁層を形成し、絶縁層に接
触口又はブァイアを形成する。絶縁層上にＣＶＤ方法を
利用し第１金属を蒸着し接触口を埋め立てるＣＶＤ金属
層又はＣＶＤ金属プラグを形成する。次に、得られたＣ
ＶＤ金属層又はＣＶＤ金属プラグを溶融点以下の高温で
真空熱処理しその表面を平滑にした後その上に第２金属
をスパッター方法により蒸着し信頼性のあるスパッター
された金属層を形成する。ＣＶＤ方法による第１金属に
より接触口を埋め立て、スパッタリング方法により信頼
性のあるスパッターされた金属層を形成する。これによ
り、次世代半導体装置の配線として使用可能である。
導体装置の配線層構造及びその製造方法を提供する。 【構成】 半導体基板上に絶縁層を形成し、絶縁層に接
触口又はブァイアを形成する。絶縁層上にＣＶＤ方法を
利用し第１金属を蒸着し接触口を埋め立てるＣＶＤ金属
層又はＣＶＤ金属プラグを形成する。次に、得られたＣ
ＶＤ金属層又はＣＶＤ金属プラグを溶融点以下の高温で
真空熱処理しその表面を平滑にした後その上に第２金属
をスパッター方法により蒸着し信頼性のあるスパッター
された金属層を形成する。ＣＶＤ方法による第１金属に
より接触口を埋め立て、スパッタリング方法により信頼
性のあるスパッターされた金属層を形成する。これによ
り、次世代半導体装置の配線として使用可能である。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置及びその製造
方法に係り、より具体的に本発明は配線層を含む半導体
装置及びその製造方法に関する。
方法に係り、より具体的に本発明は配線層を含む半導体
装置及びその製造方法に関する。
【０００２】
【従来の技術】従来の集積度の低い半導体装置におい
て、金属の段差塗布性は大きく問題にならなかった。と
ころが、最近には半導体装置の高集積化により接触口の
直径はハーフミクロン位に非常に小さくなり、深さも深
くなってアスペクト比は一層大きくなり、半導体基板に
形成された不純物注入領域は遙に薄くなった。従って、
従来のアルミニウムを利用し配線を形成する方法は直径
0.5μm 以下及び２以上のアスペクト比を有する接触口
を埋め立てるのに困難であり、ボイドが形成され金属配
線層の信頼性を低下させるので改善する必要性があっ
た。従って、近来には半導体装置の配線方法は半導体装
置の速度、収率及び信頼性を決定する要因となるので半
導体製造工程中、一番重要な位置を占めている。
て、金属の段差塗布性は大きく問題にならなかった。と
ころが、最近には半導体装置の高集積化により接触口の
直径はハーフミクロン位に非常に小さくなり、深さも深
くなってアスペクト比は一層大きくなり、半導体基板に
形成された不純物注入領域は遙に薄くなった。従って、
従来のアルミニウムを利用し配線を形成する方法は直径
0.5μm 以下及び２以上のアスペクト比を有する接触口
を埋め立てるのに困難であり、ボイドが形成され金属配
線層の信頼性を低下させるので改善する必要性があっ
た。従って、近来には半導体装置の配線方法は半導体装
置の速度、収率及び信頼性を決定する要因となるので半
導体製造工程中、一番重要な位置を占めている。
【０００３】高いアスペクト比、スパッターされたアル
ミニウムの段差塗布性の不良によるボイド形成のような
問題点を解決するためにアルミニウムを溶融させ接触口
を埋め立てる方法が提示されている。例えば、日本国特
許公開公報第６２−１３２８４８号（菅野幸保等）、日
本国特許公開公報第６３−９９５４６号（飯島晋平
等）、日本国特許公開公報第６２−１０９３４１号（清
水雅裕等）等には溶融法が開示されている。前記した公
報によれば、アルミニウム又はアルミニウム合金を蒸着
した後、アルミニウムをアルミニウムの溶融点以上の温
度で加熱し液状アルミニウムを流動させ接触口を埋め立
てる。前記公報以外に、米国特許第４、９２０、０２７
号（Ryoichi Mukai ）、米国特許第４、８００、１７９
号（RyoichiMukai ）及び米国特許第４、７５８、５３
３号（Magee Thomas et al. ）には、金属層を蒸着した
後、レーザービームを利用し加熱溶融させ平坦化された
金属層を形成する方法が開示されている。
ミニウムの段差塗布性の不良によるボイド形成のような
問題点を解決するためにアルミニウムを溶融させ接触口
を埋め立てる方法が提示されている。例えば、日本国特
許公開公報第６２−１３２８４８号（菅野幸保等）、日
本国特許公開公報第６３−９９５４６号（飯島晋平
等）、日本国特許公開公報第６２−１０９３４１号（清
水雅裕等）等には溶融法が開示されている。前記した公
報によれば、アルミニウム又はアルミニウム合金を蒸着
した後、アルミニウムをアルミニウムの溶融点以上の温
度で加熱し液状アルミニウムを流動させ接触口を埋め立
てる。前記公報以外に、米国特許第４、９２０、０２７
号（Ryoichi Mukai ）、米国特許第４、８００、１７９
号（RyoichiMukai ）及び米国特許第４、７５８、５３
３号（Magee Thomas et al. ）には、金属層を蒸着した
後、レーザービームを利用し加熱溶融させ平坦化された
金属層を形成する方法が開示されている。
【０００４】前記方法によると、半導体ウェハーを水平
的に位置させ溶融された液状アルミニウムが接触口を適
当に埋め立てるようにし、液状金属層は表面張力を小さ
くしようとし固化の際に収縮したり捩じれるようになり
底部の半導体物質を露出させ、熱処理温度を正確に調節
できず、一定に反復再現しにくいという問題点が存す
る。又、金属上の残余部分で接触口以外の部分は表面が
荒くなり後続くフォトリソグラフィ工程が困難になる。
的に位置させ溶融された液状アルミニウムが接触口を適
当に埋め立てるようにし、液状金属層は表面張力を小さ
くしようとし固化の際に収縮したり捩じれるようになり
底部の半導体物質を露出させ、熱処理温度を正確に調節
できず、一定に反復再現しにくいという問題点が存す
る。又、金属上の残余部分で接触口以外の部分は表面が
荒くなり後続くフォトリソグラフィ工程が困難になる。
【０００５】米国特許第４、９７０、１７６号（Tracy
等）には、多段階金属配線方法が開示されている。即
ち、前記特許には低温（約２００℃以下）で所定の厚さ
の厚い金属層を蒸着した後、４００〜５００℃の温度に
温度を上昇させながら金属を蒸着させる。このような金
属層は粒子成長、再結晶及びバルク拡散を通じて後に蒸
着される金属層の段差塗布性を向上させる。
等）には、多段階金属配線方法が開示されている。即
ち、前記特許には低温（約２００℃以下）で所定の厚さ
の厚い金属層を蒸着した後、４００〜５００℃の温度に
温度を上昇させながら金属を蒸着させる。このような金
属層は粒子成長、再結晶及びバルク拡散を通じて後に蒸
着される金属層の段差塗布性を向上させる。
【０００６】しかしながら、直径１μm 以下の接触口を
アルミニウム又はアルミニウム合金で完全に埋立させる
ことができず現在の高集積化された半導体装置の接触口
を埋め立てるには適当でない。現在、Ono 等はAl-Si 膜
の温度が５００℃以上の場合にAl-Si 膜の液体性が急に
増加すると発表し５００〜５５０℃でAl-Si 膜を蒸着し
接触口を埋め立てる方法を提示したことがあり（Hisako
Ono, et al., in Proc., 1990 VMIC Conference June
11〜12, pp.76 〜82）、米国特許第５、０７１、７９１
号（Inoue Minoru et al. ）には基板を一定した温度以
上に加熱しながらアルミニウム合金を蒸着し、良好な段
差塗布性と平坦な表面を有する配線層を形成する方法が
開示されている。
アルミニウム又はアルミニウム合金で完全に埋立させる
ことができず現在の高集積化された半導体装置の接触口
を埋め立てるには適当でない。現在、Ono 等はAl-Si 膜
の温度が５００℃以上の場合にAl-Si 膜の液体性が急に
増加すると発表し５００〜５５０℃でAl-Si 膜を蒸着し
接触口を埋め立てる方法を提示したことがあり（Hisako
Ono, et al., in Proc., 1990 VMIC Conference June
11〜12, pp.76 〜82）、米国特許第５、０７１、７９１
号（Inoue Minoru et al. ）には基板を一定した温度以
上に加熱しながらアルミニウム合金を蒸着し、良好な段
差塗布性と平坦な表面を有する配線層を形成する方法が
開示されている。
【０００７】又、依田孝等は５００〜５５０℃の温度で
金属を蒸着し接触口を埋め立てる方法を提示した（ヨー
ロッパ特許出願公開第０３８７８３５号、日本特許公開
公報平成０２−２３９６６５号）。依田等の方法によれ
ば、接触口は金属で完全に埋め立てられ得るが、Al-Si
膜が原子移動による変形の中、電子移動（electro migr
ation ）に対しては強い抵抗性を示し、ストレスマイグ
レーションに対しては弱い抵抗性を示す可能性が大き
い。又、Al膜内に含まれたSiがAl粒子境界で析出される
ので望ましくない。従って、追加エッチング段階により
接触口以外の全てのAl-Si 膜を取り除く必要性があるの
で、金属配線工程が複雑になる。
金属を蒸着し接触口を埋め立てる方法を提示した（ヨー
ロッパ特許出願公開第０３８７８３５号、日本特許公開
公報平成０２−２３９６６５号）。依田等の方法によれ
ば、接触口は金属で完全に埋め立てられ得るが、Al-Si
膜が原子移動による変形の中、電子移動（electro migr
ation ）に対しては強い抵抗性を示し、ストレスマイグ
レーションに対しては弱い抵抗性を示す可能性が大き
い。又、Al膜内に含まれたSiがAl粒子境界で析出される
ので望ましくない。従って、追加エッチング段階により
接触口以外の全てのAl-Si 膜を取り除く必要性があるの
で、金属配線工程が複雑になる。
【０００８】前記以外にも本発明者を含むC.S.Park等は
１００℃以下の低温でアルミニウム合金を蒸着した後、
溶融点より少し低い温度である５５０℃で約３分の間熱
処理し接触口を完全に埋め立てる方法を開示し（ Pro
c., 1991 VMIC Conference June 11 and 12, pp326 〜
328 ）これを米国特許出願第０７／８９７、２９４号
（１９９０年９月１９日付けで出願し発明の名称が金属
配線層の形成方法である米国特許出願第０７／５８５、
２１８号の一部係属出願である）で出願したことがあ
る。前記低温蒸着されたアルミニウムは、５５０℃熱処
理の際に溶けないが、接触口内に移動し接触口を完全に
埋め立てる。
１００℃以下の低温でアルミニウム合金を蒸着した後、
溶融点より少し低い温度である５５０℃で約３分の間熱
処理し接触口を完全に埋め立てる方法を開示し（ Pro
c., 1991 VMIC Conference June 11 and 12, pp326 〜
328 ）これを米国特許出願第０７／８９７、２９４号
（１９９０年９月１９日付けで出願し発明の名称が金属
配線層の形成方法である米国特許出願第０７／５８５、
２１８号の一部係属出願である）で出願したことがあ
る。前記低温蒸着されたアルミニウムは、５５０℃熱処
理の際に溶けないが、接触口内に移動し接触口を完全に
埋め立てる。
【０００９】前述したC.S.Park等の方法によれば、１０
０℃以下の低温で約５００Åの厚さでアルミニウムを蒸
着した後にも熱処理し大きさが 0.8μm であリアスペク
ト比が約 1.0である接触口を完全に埋立させることがで
き、依田等の方法のような追加エッチング段階が不必要
である。又、非常に薄いアルミニウム膜を形成した後
に、熱処理し接触口を埋立させることができ、接触口の
大きさが小さくなっていく最近の半導体工程で、今後よ
り小さい大きさの接触口をアルミニウムやアルミニウム
合金で埋め立てられるだろうと期待される。このような
利点のために、前記C.S.Park等の接触口埋没方法は当分
野で多くの関心を引いている。
０℃以下の低温で約５００Åの厚さでアルミニウムを蒸
着した後にも熱処理し大きさが 0.8μm であリアスペク
ト比が約 1.0である接触口を完全に埋立させることがで
き、依田等の方法のような追加エッチング段階が不必要
である。又、非常に薄いアルミニウム膜を形成した後
に、熱処理し接触口を埋立させることができ、接触口の
大きさが小さくなっていく最近の半導体工程で、今後よ
り小さい大きさの接触口をアルミニウムやアルミニウム
合金で埋め立てられるだろうと期待される。このような
利点のために、前記C.S.Park等の接触口埋没方法は当分
野で多くの関心を引いている。
【００１０】前述した通り、アルミニウム又はアルミニ
ウム合金は電子移動特性の優れた配線が形成できるスパ
ッタリング方法により形成されるのが一般的である。と
ころが、スパッタリング方法は先に述べたように、段差
塗布性に問題があるので他の蒸着方法の開発が必要にな
った。Alを化学気相蒸着ＣＶＤ方法により蒸着させ、ブ
ァイアを完全に埋め立てる方法が提示された。例えば、
米国特許第４、４６０、６１８号（Heinecke et al. ）
及び米国特許第４、４３３、０１２号（Heinecke et a
l. ）にはトリイソブチルアルミニウム（Triisobutyl a
luminum、以下ＴＩＢＡという）を熱分解させＣＶＤ方
法によりアルミニウムを蒸着する方法が提示されてい
る。
ウム合金は電子移動特性の優れた配線が形成できるスパ
ッタリング方法により形成されるのが一般的である。と
ころが、スパッタリング方法は先に述べたように、段差
塗布性に問題があるので他の蒸着方法の開発が必要にな
った。Alを化学気相蒸着ＣＶＤ方法により蒸着させ、ブ
ァイアを完全に埋め立てる方法が提示された。例えば、
米国特許第４、４６０、６１８号（Heinecke et al. ）
及び米国特許第４、４３３、０１２号（Heinecke et a
l. ）にはトリイソブチルアルミニウム（Triisobutyl a
luminum、以下ＴＩＢＡという）を熱分解させＣＶＤ方
法によりアルミニウムを蒸着する方法が提示されてい
る。
【００１１】ＣＶＤアルミニウムを蒸着する代表的な方
法は、前述した通り、有機アルミニウム前駆体を揮発し
た後これを熱分解しAlを蒸着させることである。このよ
うな有機アルミニウム前駆体の代表的なものには、前述
したＴＩＢＡやＤＭＡＨ（Dimethyl Aluminum hydride
: (CH3)2AlH ）等が挙げられる。通常、ＴＩＢＡを利
用しＬＰＣＶＤ方法により、アルミニウムを蒸着する場
合に、２６０℃の基板温度で、ＴＩＢＡの気相温度は４
５℃に保ち、アルゴンを担体ガスとして用い、１Torr位
の圧力で遂行する場合に 1、500Å／分と教示されてい
る。
法は、前述した通り、有機アルミニウム前駆体を揮発し
た後これを熱分解しAlを蒸着させることである。このよ
うな有機アルミニウム前駆体の代表的なものには、前述
したＴＩＢＡやＤＭＡＨ（Dimethyl Aluminum hydride
: (CH3)2AlH ）等が挙げられる。通常、ＴＩＢＡを利
用しＬＰＣＶＤ方法により、アルミニウムを蒸着する場
合に、２６０℃の基板温度で、ＴＩＢＡの気相温度は４
５℃に保ち、アルゴンを担体ガスとして用い、１Torr位
の圧力で遂行する場合に 1、500Å／分と教示されてい
る。
【００１２】このようなＣＶＤ方法によるアルミニウム
を蒸着する方法は、ＣＶＤ−蒸着アルミニウム（以下、
‘ＣＶＤ−Ａｌ’という）の段差塗布性は非常に優れる
が、得られたＣＶＤ−Ａｌ膜の表面が荒くて後続くフォ
トリソグラフィ工程で問題点を起こす。又、ＣＶＤ−Ａ
ｌにより形成された配線層は電子移動耐性が非常に不良
であって信頼性が十分でなくなる。のみならず、ＣＶＤ
方法によってはアルミニウムをAl-Si 合金の形に蒸着し
にくい（参照文献、SILICON PROCESSING FOR THE VLSI
ERA-Vol 2, by S.Wolf,p254 ）。
を蒸着する方法は、ＣＶＤ−蒸着アルミニウム（以下、
‘ＣＶＤ−Ａｌ’という）の段差塗布性は非常に優れる
が、得られたＣＶＤ−Ａｌ膜の表面が荒くて後続くフォ
トリソグラフィ工程で問題点を起こす。又、ＣＶＤ−Ａ
ｌにより形成された配線層は電子移動耐性が非常に不良
であって信頼性が十分でなくなる。のみならず、ＣＶＤ
方法によってはアルミニウムをAl-Si 合金の形に蒸着し
にくい（参照文献、SILICON PROCESSING FOR THE VLSI
ERA-Vol 2, by S.Wolf,p254 ）。
【００１３】得られたアルミニウム膜の均一性を改善す
るために、ウェハーをTiCl4 の雰囲気に露出させ基板表
面を前処理しＣＶＤ工程の際に、Alの核生成を促進する
方法が提示された（参照；米国特許大４、４６０、６１
８号）。又、ソースとして、DMAH、AlH2(i-C4H9)、AlH2
Cl等のようなアルミニウム水素化物を用いる方法も提示
された（参照；米国特許第３、４６２、２８８号）。
るために、ウェハーをTiCl4 の雰囲気に露出させ基板表
面を前処理しＣＶＤ工程の際に、Alの核生成を促進する
方法が提示された（参照；米国特許大４、４６０、６１
８号）。又、ソースとして、DMAH、AlH2(i-C4H9)、AlH2
Cl等のようなアルミニウム水素化物を用いる方法も提示
された（参照；米国特許第３、４６２、２８８号）。
【００１４】又、Al-Si 合金より構成された膜を形成す
るために、米国特許第４、３２８、２６１号には高温及
び低圧化で、シラン及びアルミニウムアルキルガスをＣ
ＶＤ方法により蒸着する方法が提示された。米国特許第
４、９２３、７１７号には基板の表面上に鏡状のAlを蒸
着するために基板をTiCl4 のようなIVＢ族又はＶＢ族の
金属化合物で処理し、アルミニウム水素化物を分解しア
ルミニウム膜を形成させる方法が開示されている。とこ
ろが、TiCl4 を利用して前処理する方法によれば、塩素
基が残留し腐食問題をもたらす。
るために、米国特許第４、３２８、２６１号には高温及
び低圧化で、シラン及びアルミニウムアルキルガスをＣ
ＶＤ方法により蒸着する方法が提示された。米国特許第
４、９２３、７１７号には基板の表面上に鏡状のAlを蒸
着するために基板をTiCl4 のようなIVＢ族又はＶＢ族の
金属化合物で処理し、アルミニウム水素化物を分解しア
ルミニウム膜を形成させる方法が開示されている。とこ
ろが、TiCl4 を利用して前処理する方法によれば、塩素
基が残留し腐食問題をもたらす。
【００１５】以上のように、ＣＶＤ方法によりAlを蒸着
する方法は多くの問題点があり、まだは広く実用化され
ていない。シリコン基板間の前記のような反応によるAl
スパイキングやSi残砂（残滓）又はSiノジュール(nodul
e)の形成を防止するために、配線層とシリコン基板又は
絶縁層の間に拡散防止膜を形成するのが公知されてい
る。例えば、米国特許第４、８９７、７０９号（Yokoya
ma等）には拡散防止膜として窒化チタニウム膜を接触口
の内壁に形成する方法が述べられている。又、日本国特
許公開公報第６１−１８３９４２号にはＭｏ、Ｗ、Ｔｉ
又はＴａのような金属を蒸着し耐火金属膜を形成し前記
耐火金属膜上に窒化チタニウムを蒸着し窒化チタニウム
膜を形成し、耐火金属膜と窒化チタニウム膜より構成さ
れた二重膜を熱処理し、半導体基板と接続する接触口の
底部で耐火金属膜は半導体基板と反応し熱的に安定した
化合物より構成された耐火金属シリサイド層を形成させ
ることにより障壁効果を向上させる技術が開示されてい
る。このような拡散防止膜を熱処理する工程は窒素雰囲
気でアニーリングして遂行する。拡散防止膜をアニーリ
ングしない場合には４５０℃以上の温度でアルミニウム
やアルミニウム合金をスパッタリングしたり、後にシン
タリングする場合接合スパイキング現象が発生し望まし
くない。
する方法は多くの問題点があり、まだは広く実用化され
ていない。シリコン基板間の前記のような反応によるAl
スパイキングやSi残砂（残滓）又はSiノジュール(nodul
e)の形成を防止するために、配線層とシリコン基板又は
絶縁層の間に拡散防止膜を形成するのが公知されてい
る。例えば、米国特許第４、８９７、７０９号（Yokoya
ma等）には拡散防止膜として窒化チタニウム膜を接触口
の内壁に形成する方法が述べられている。又、日本国特
許公開公報第６１−１８３９４２号にはＭｏ、Ｗ、Ｔｉ
又はＴａのような金属を蒸着し耐火金属膜を形成し前記
耐火金属膜上に窒化チタニウムを蒸着し窒化チタニウム
膜を形成し、耐火金属膜と窒化チタニウム膜より構成さ
れた二重膜を熱処理し、半導体基板と接続する接触口の
底部で耐火金属膜は半導体基板と反応し熱的に安定した
化合物より構成された耐火金属シリサイド層を形成させ
ることにより障壁効果を向上させる技術が開示されてい
る。このような拡散防止膜を熱処理する工程は窒素雰囲
気でアニーリングして遂行する。拡散防止膜をアニーリ
ングしない場合には４５０℃以上の温度でアルミニウム
やアルミニウム合金をスパッタリングしたり、後にシン
タリングする場合接合スパイキング現象が発生し望まし
くない。
【００１６】又、萩田雅史は障壁金属とアルミニウム配
線との湿潤性を向上させ配線の質と収率を向上させるた
めに、障壁層である TiN層を熱処理した後、Siや０2 を
イオン注入する方法を提示した（日本国特許公開第２−
２６０５２号）。又、拡散障壁層を形成する時、 TiN層
を形成した後熱処理し、再び TiN層を形成させ障壁効果
を増大させる方法が公知になっている。
線との湿潤性を向上させ配線の質と収率を向上させるた
めに、障壁層である TiN層を熱処理した後、Siや０2 を
イオン注入する方法を提示した（日本国特許公開第２−
２６０５２号）。又、拡散障壁層を形成する時、 TiN層
を形成した後熱処理し、再び TiN層を形成させ障壁効果
を増大させる方法が公知になっている。
【００１７】又、前記のように、拡散防止膜の特性を向
上させアルミニウムスパイキングやSi残砂の析出を防止
する方法以外に、アルミニウム配線層を相異なる組成を
有する複合層として形成させることにより、アルミニウ
ムスパイキングやSi残砂の形成を防止する方法が提示さ
れている。例えば、日本国特許公開平成第０２−１５９
０６５号（松本道一）には、配線層の形成の際に先ずAl
-Si 膜を形成し、その上に純粋なAl層を形成した後、シ
ンタリング工程でのSi残砂の析出を防止する方法が開示
されている。又、本発明者の米国特許出願第０７／８２
８、４５８号（出願日：１９９２年１月３１日）及び第
０７／９１０、８９５号（出願日：１９９２年７月８
日）には前記C.S.Park等の方法により、低温でアルミニ
ウムを蒸着し、溶融点以下の高温で熱処理し、接触口を
埋め立てる時発生するSi残砂の析出を防止するために複
合層を形成させる方法が述べられている。
上させアルミニウムスパイキングやSi残砂の析出を防止
する方法以外に、アルミニウム配線層を相異なる組成を
有する複合層として形成させることにより、アルミニウ
ムスパイキングやSi残砂の形成を防止する方法が提示さ
れている。例えば、日本国特許公開平成第０２−１５９
０６５号（松本道一）には、配線層の形成の際に先ずAl
-Si 膜を形成し、その上に純粋なAl層を形成した後、シ
ンタリング工程でのSi残砂の析出を防止する方法が開示
されている。又、本発明者の米国特許出願第０７／８２
８、４５８号（出願日：１９９２年１月３１日）及び第
０７／９１０、８９５号（出願日：１９９２年７月８
日）には前記C.S.Park等の方法により、低温でアルミニ
ウムを蒸着し、溶融点以下の高温で熱処理し、接触口を
埋め立てる時発生するSi残砂の析出を防止するために複
合層を形成させる方法が述べられている。
【００１８】一般的に、拡散防止膜を形成した後、金属
層を形成するためにはウェハーを金属層形成のためのス
パッタリング装置に移送しなければならないので大気に
露出される。この際、拡散防止膜の表面や粒子境界部分
で酸化が起こり、酸化された拡散防止膜上ではアルミニ
ウム原子の移動度が小さくなり、Al-1%Si-0.5%Cu合金を
約 6,000Å位の常温で蒸着する時、粒子の大きさは0.2
μm 位の小さい粒子が形成される。
層を形成するためにはウェハーを金属層形成のためのス
パッタリング装置に移送しなければならないので大気に
露出される。この際、拡散防止膜の表面や粒子境界部分
で酸化が起こり、酸化された拡散防止膜上ではアルミニ
ウム原子の移動度が小さくなり、Al-1%Si-0.5%Cu合金を
約 6,000Å位の常温で蒸着する時、粒子の大きさは0.2
μm 位の小さい粒子が形成される。
【００１９】一方、大気に露出されていない拡散防止膜
では約１μm までの大きい粒子が形成され、高温で熱処
理したり高温スパッタリングしてアルミニウム膜を蒸着
する場合に、拡散防止膜はアルミニウムと反応しアルミ
ニウム膜の表面が非常に荒くなり、反射率が落ち後続く
写真工程で困難な点が発生する。一般的に、拡散防止膜
として通常窒化チタニウム(TiN) 膜やTiW(又は TiW複合
窒化物）膜が用いられている。前記TiN 膜や TiW膜（又
は TiW複合窒化物）等は薄膜形成の際に粒子境界でアル
ミニウムやシリコンの拡散が完璧に防止できない微細組
織上の欠陥が存したり粒子境界が存する。酸素スタッフ
ィング方法により粒子境界での拡散経路を遮断させる方
法が提示されたことがある。拡散防止膜がＮ2 アニーリ
ング工程や大気に露出される場合に少量の酸素が混入さ
れ拡散障壁効果が増進される。これをスタッフィング効
果という。
では約１μm までの大きい粒子が形成され、高温で熱処
理したり高温スパッタリングしてアルミニウム膜を蒸着
する場合に、拡散防止膜はアルミニウムと反応しアルミ
ニウム膜の表面が非常に荒くなり、反射率が落ち後続く
写真工程で困難な点が発生する。一般的に、拡散防止膜
として通常窒化チタニウム(TiN) 膜やTiW(又は TiW複合
窒化物）膜が用いられている。前記TiN 膜や TiW膜（又
は TiW複合窒化物）等は薄膜形成の際に粒子境界でアル
ミニウムやシリコンの拡散が完璧に防止できない微細組
織上の欠陥が存したり粒子境界が存する。酸素スタッフ
ィング方法により粒子境界での拡散経路を遮断させる方
法が提示されたことがある。拡散防止膜がＮ2 アニーリ
ング工程や大気に露出される場合に少量の酸素が混入さ
れ拡散障壁効果が増進される。これをスタッフィング効
果という。
【００２０】一般的にTiN を蒸着した後大気に露出させ
れば、大気中の酸素によりスタッフィング効果が現れ
る。ところが、Ti又はTiN を蒸着し障壁層を形成させた
後大気に露出させたり、酸素含有雰囲気中でTiN を蒸着
したり、酸素の混入された窒素雰囲気でアニーリングす
る場合接触抵抗が増加する可能性がある。拡散防止膜の
形成されている接触口で拡散防止膜の特性を向上させる
ためには拡散防止膜の表面と粒子境界に酸化物が存する
状態にするのが望ましい。しかしながら、このような酸
化物の存在は拡散防止膜とアルミニウムとの湿潤性を低
下させ、ボイドを形成させたり、熱処理の際に不良なプ
ロファイルを有する金属層を形成させ半導体装置の配線
層の信頼度を低下させる。
れば、大気中の酸素によりスタッフィング効果が現れ
る。ところが、Ti又はTiN を蒸着し障壁層を形成させた
後大気に露出させたり、酸素含有雰囲気中でTiN を蒸着
したり、酸素の混入された窒素雰囲気でアニーリングす
る場合接触抵抗が増加する可能性がある。拡散防止膜の
形成されている接触口で拡散防止膜の特性を向上させる
ためには拡散防止膜の表面と粒子境界に酸化物が存する
状態にするのが望ましい。しかしながら、このような酸
化物の存在は拡散防止膜とアルミニウムとの湿潤性を低
下させ、ボイドを形成させたり、熱処理の際に不良なプ
ロファイルを有する金属層を形成させ半導体装置の配線
層の信頼度を低下させる。
【００２１】図１〜図３は前記従来の方法によりアルミ
ニウムを蒸着し接触口を埋立させる時現れ得る配線層の
不良を示す。図１〜図３で１は半導体基板、２は不純物
ドーピング領域、３は絶縁膜（ＢＰＳＧ膜）、４は拡散
防止膜、６はAl合金層を示す。図１は通常のスパッタリ
ング方法により蒸着されたアルミニウムのプロファイル
を示し、図２は前述したＣＶＤ方法によりAlを蒸着させ
得られたアルミニウム層６を示し、図３はAl金属を蒸着
した後真空熱処理したり高温スパッタリング方法により
接触口を埋め立てる場合に接触口に形成されたボイド７
を示す。
ニウムを蒸着し接触口を埋立させる時現れ得る配線層の
不良を示す。図１〜図３で１は半導体基板、２は不純物
ドーピング領域、３は絶縁膜（ＢＰＳＧ膜）、４は拡散
防止膜、６はAl合金層を示す。図１は通常のスパッタリ
ング方法により蒸着されたアルミニウムのプロファイル
を示し、図２は前述したＣＶＤ方法によりAlを蒸着させ
得られたアルミニウム層６を示し、図３はAl金属を蒸着
した後真空熱処理したり高温スパッタリング方法により
接触口を埋め立てる場合に接触口に形成されたボイド７
を示す。
【００２２】前述した通り、図１の従来のスパッタリン
グ方法によれば、スパッターされたAlの段差塗布性が不
良であって、高いアスペクト比を有し、大きさがハーフ
ミクロン以下である接触口を埋め立てるのは非常に難し
く、ＣＶＤ方法により形成されるアルミニウム層は信頼
性が落ち実際の半導体装置に適用しにくく、アルミニウ
ムを低温蒸着した後、熱処理し接触口を埋め立てる方法
は、小さくて深い接触口を埋め立てるためには蒸着及び
熱処理を反復して遂行しなければならないので処理量が
落ちる。
グ方法によれば、スパッターされたAlの段差塗布性が不
良であって、高いアスペクト比を有し、大きさがハーフ
ミクロン以下である接触口を埋め立てるのは非常に難し
く、ＣＶＤ方法により形成されるアルミニウム層は信頼
性が落ち実際の半導体装置に適用しにくく、アルミニウ
ムを低温蒸着した後、熱処理し接触口を埋め立てる方法
は、小さくて深い接触口を埋め立てるためには蒸着及び
熱処理を反復して遂行しなければならないので処理量が
落ちる。
【００２３】
【発明が解決しようとする課題】本発明の目的はハーフ
ミクロン以下の大きさの接触口を有する配線層の新たな
構造及びその製造方法を提供することである。本発明の
他の目的は、前述したスタッフィング効果をそのまま保
つ拡散防止膜を有し、ハーフミクロン以下の大きさの接
触口を完全に埋め立て信頼性のある配線層を有する半導
体装置及びその製造方法を提供することである。
ミクロン以下の大きさの接触口を有する配線層の新たな
構造及びその製造方法を提供することである。本発明の
他の目的は、前述したスタッフィング効果をそのまま保
つ拡散防止膜を有し、ハーフミクロン以下の大きさの接
触口を完全に埋め立て信頼性のある配線層を有する半導
体装置及びその製造方法を提供することである。
【００２４】
【課題を解決するための手段】前記した目的を達成する
ために、本発明によれば半導体基板上に形成されており
凹部を有する絶縁膜と、前記凹部を完全に埋め立て平滑
な表面を有するＣＶＤ金属層と、前記ＣＶＤ金属層上に
形成されており、スパッターされた金属層より構成され
たことを特徴とする配線とを含む半導体装置が提供され
る。前記凹部は半導体基板に形成された不純物ドーピン
グ領域を露出させる接触口、半導体装置の上部導電層と
下部導電層の電気的接続のためのブァイア又は配線埋込
溝（含部分的埋込）である。
ために、本発明によれば半導体基板上に形成されており
凹部を有する絶縁膜と、前記凹部を完全に埋め立て平滑
な表面を有するＣＶＤ金属層と、前記ＣＶＤ金属層上に
形成されており、スパッターされた金属層より構成され
たことを特徴とする配線とを含む半導体装置が提供され
る。前記凹部は半導体基板に形成された不純物ドーピン
グ領域を露出させる接触口、半導体装置の上部導電層と
下部導電層の電気的接続のためのブァイア又は配線埋込
溝（含部分的埋込）である。
【００２５】本発明は又半導体基板上に形成されており
開口部を有する絶縁膜と、前記開口部を完全に埋め立て
平坦な表面を有するＣＶＤ金属プラグと、前記ＣＶＤ金
属プラグ及び前記絶縁膜層上に形成されておりスパッタ
ーされた金属層より構成された配線を含む半導体装置を
提供する。本発明の配線は低いアスペクト比及びサブミ
クロン位の大きさを有する接触口及びブァイアにも適用
されるが、特に高集積化が要求される高いアスペクト比
及びハーフミクロンの大きさ即ち、アスペクト比が 2.0
〜 6.0であり大きさが 0.2〜 0.6μm である接触口及び
ブァイアに適用可能である。 本発明の一例によれば、
前記ＣＶＤ金属層又は前記ＣＶＤ金属プラグと前記絶縁
膜との反応を抑制するために、前記ＣＶＤ金属層又は前
記ＣＶＤ金属プラグの下部に拡散防止膜が形成できる。
望ましくは、前記拡散防止膜は前記凹部の内面上に延長
され形成される。
開口部を有する絶縁膜と、前記開口部を完全に埋め立て
平坦な表面を有するＣＶＤ金属プラグと、前記ＣＶＤ金
属プラグ及び前記絶縁膜層上に形成されておりスパッタ
ーされた金属層より構成された配線を含む半導体装置を
提供する。本発明の配線は低いアスペクト比及びサブミ
クロン位の大きさを有する接触口及びブァイアにも適用
されるが、特に高集積化が要求される高いアスペクト比
及びハーフミクロンの大きさ即ち、アスペクト比が 2.0
〜 6.0であり大きさが 0.2〜 0.6μm である接触口及び
ブァイアに適用可能である。 本発明の一例によれば、
前記ＣＶＤ金属層又は前記ＣＶＤ金属プラグと前記絶縁
膜との反応を抑制するために、前記ＣＶＤ金属層又は前
記ＣＶＤ金属プラグの下部に拡散防止膜が形成できる。
望ましくは、前記拡散防止膜は前記凹部の内面上に延長
され形成される。
【００２６】本発明の他の例によれば、前記拡散防止膜
は前記凹部の内面及び絶縁膜の表面上に形成されてい
る。本発明で、前記拡散防止膜はＴｉ、Ｍｏ、Ｔａ及び
Ｚｒ等の耐火金属又は耐火金属化合物を使用して形成で
きる。前記拡散防止膜は耐火金属より構成された第１拡
散防止膜と耐火金属化合物より構成された第２拡散防止
膜より構成された複合膜であることが望ましい。
は前記凹部の内面及び絶縁膜の表面上に形成されてい
る。本発明で、前記拡散防止膜はＴｉ、Ｍｏ、Ｔａ及び
Ｚｒ等の耐火金属又は耐火金属化合物を使用して形成で
きる。前記拡散防止膜は耐火金属より構成された第１拡
散防止膜と耐火金属化合物より構成された第２拡散防止
膜より構成された複合膜であることが望ましい。
【００２７】本発明の望ましい例によれば、前記ＣＶＤ
金属層又はＣＶＤ金属プラグの下部に核生成活性層が形
成される。前記核生成活性層は、シリコン、銅又はこれ
らの組み合わせで構成されたり、前記核生成活性層は耐
火金属又は耐火金属化合物より構成され得る。又、前記
核生成活性層は水素処理層又はシリル化層であり得る。
金属層又はＣＶＤ金属プラグの下部に核生成活性層が形
成される。前記核生成活性層は、シリコン、銅又はこれ
らの組み合わせで構成されたり、前記核生成活性層は耐
火金属又は耐火金属化合物より構成され得る。又、前記
核生成活性層は水素処理層又はシリル化層であり得る。
【００２８】本発明の望ましい例によれば、前記ＣＶＤ
金属層又はＣＶＤ金属プラグと、この上にスパッターさ
れた金属層の間に中間層が形成される。前記中間層は
（１１１）配向性を有する第３拡散防止膜であることも
あり、前記中間層はシリコン、耐火金属又は耐火金属化
合物を使用して形成できる。本発明は半導体基板上に形
成されており、開口部を有する絶縁膜と、前記開口部の
内面、底面及び前記絶縁膜上に形成されている拡散防止
膜と、前記拡散防止膜上に形成されている核生成活性層
と、前記開口部を完全に埋め立て平坦な表面を有するＣ
ＶＤ金属層と、前記ＣＶＤ金属層上に形成された中間層
と、前記中間層に形成されており、スパッターされた金
属層を含む半導体装置を提供する。
金属層又はＣＶＤ金属プラグと、この上にスパッターさ
れた金属層の間に中間層が形成される。前記中間層は
（１１１）配向性を有する第３拡散防止膜であることも
あり、前記中間層はシリコン、耐火金属又は耐火金属化
合物を使用して形成できる。本発明は半導体基板上に形
成されており、開口部を有する絶縁膜と、前記開口部の
内面、底面及び前記絶縁膜上に形成されている拡散防止
膜と、前記拡散防止膜上に形成されている核生成活性層
と、前記開口部を完全に埋め立て平坦な表面を有するＣ
ＶＤ金属層と、前記ＣＶＤ金属層上に形成された中間層
と、前記中間層に形成されており、スパッターされた金
属層を含む半導体装置を提供する。
【００２９】又、本発明は半導体基板上に形成されてお
り、開口部を有する絶縁膜と、前記開口部の内面及び底
面上に形成されている拡散防止膜と、前記拡散防止膜及
び前記絶縁膜上に形成されている核生成活性層と、前記
開口部を完全に埋め立て平坦な表面を有するＣＶＤ金属
層と、前記ＣＶＤ金属層上に形成された中間層と、前記
中間層に形成されており、スパッターされた金属層を含
む半導体装置を提供する。
り、開口部を有する絶縁膜と、前記開口部の内面及び底
面上に形成されている拡散防止膜と、前記拡散防止膜及
び前記絶縁膜上に形成されている核生成活性層と、前記
開口部を完全に埋め立て平坦な表面を有するＣＶＤ金属
層と、前記ＣＶＤ金属層上に形成された中間層と、前記
中間層に形成されており、スパッターされた金属層を含
む半導体装置を提供する。
【００３０】又、本発明は半導体基板上に形成されてお
り、開口部を有する絶縁膜と、前記開口部の内面及び底
面上に形成されている拡散防止膜と、前記拡散防止膜上
に形成された核生成活性層と、前記開口部を完全に埋め
立て平坦な表面を有するＣＶＤ金属プラグと、前記ＣＶ
Ｄ金属プラグ及び前記絶縁膜上に形成されている中間層
と、前記中間層上に形成されているスパッターされた金
属層を含む半導体装置を提供する。
り、開口部を有する絶縁膜と、前記開口部の内面及び底
面上に形成されている拡散防止膜と、前記拡散防止膜上
に形成された核生成活性層と、前記開口部を完全に埋め
立て平坦な表面を有するＣＶＤ金属プラグと、前記ＣＶ
Ｄ金属プラグ及び前記絶縁膜上に形成されている中間層
と、前記中間層上に形成されているスパッターされた金
属層を含む半導体装置を提供する。
【００３１】又、本発明は半導体基板上に形成されてお
り、開口部を有する絶縁膜と、前記開口部の底面上に形
成された拡散防止膜と、前記拡散防止膜、前記開口部の
内面及び前記絶縁膜上に形成された核生成活性層と、前
記開口部を完全に埋め立て平坦な表面を有するＣＶＤ金
属層と、前記ＣＶＤ金属層上に形成された中間層と、前
記中間層上に形成されているスパッターされた金属層を
含む半導体装置を提供する。
り、開口部を有する絶縁膜と、前記開口部の底面上に形
成された拡散防止膜と、前記拡散防止膜、前記開口部の
内面及び前記絶縁膜上に形成された核生成活性層と、前
記開口部を完全に埋め立て平坦な表面を有するＣＶＤ金
属層と、前記ＣＶＤ金属層上に形成された中間層と、前
記中間層上に形成されているスパッターされた金属層を
含む半導体装置を提供する。
【００３２】本発明の他の目的を達成するために、半導
体基板上に開口部を有する絶縁膜を形成する段階と、前
記開口部を埋め立てる金属層をＣＶＤ方法によりＣＶＤ
金属層を形成する段階と、前記ＣＶＤ金属層を熱処理し
その表面を平滑にする段階と、前記ＣＶＤ金属層上にス
パッタリング方法によりスパッターされた金属層を形成
することを特徴とする半導体装置の製造方法が提供され
る。
体基板上に開口部を有する絶縁膜を形成する段階と、前
記開口部を埋め立てる金属層をＣＶＤ方法によりＣＶＤ
金属層を形成する段階と、前記ＣＶＤ金属層を熱処理し
その表面を平滑にする段階と、前記ＣＶＤ金属層上にス
パッタリング方法によりスパッターされた金属層を形成
することを特徴とする半導体装置の製造方法が提供され
る。
【００３３】前記ＣＶＤ金属層はＴＩＢＡ、トリメチル
アルミニウム（ＴＭＡ）、ＤＭＡＨ及びジイソブチルア
ルミニウムハイドライドＤＩＢＡＨ（Di-iso-butyl Alu
minum Hydride ）のような有機金属化合物をソースとし
て利用して形成させ得る。前記ＣＶＤ金属層を形成する
前に、前記ＣＶＤ金属層を均一に形成するために前記Ｃ
ＶＤ金属層の形成される部分に核生成活性層を形成す
る。前記熱処理工程は前記ＣＶＤ金属層を構成する金属
の溶融点以下の高温で真空を破らず、連続的に遂行する
ことが望ましい。例えば、前記熱処理工程は 0.6Tm〜Tm
（Tmは前記ＣＶＤ金属層を構成する金属の溶融点であ
る）の温度で遂行する。
アルミニウム（ＴＭＡ）、ＤＭＡＨ及びジイソブチルア
ルミニウムハイドライドＤＩＢＡＨ（Di-iso-butyl Alu
minum Hydride ）のような有機金属化合物をソースとし
て利用して形成させ得る。前記ＣＶＤ金属層を形成する
前に、前記ＣＶＤ金属層を均一に形成するために前記Ｃ
ＶＤ金属層の形成される部分に核生成活性層を形成す
る。前記熱処理工程は前記ＣＶＤ金属層を構成する金属
の溶融点以下の高温で真空を破らず、連続的に遂行する
ことが望ましい。例えば、前記熱処理工程は 0.6Tm〜Tm
（Tmは前記ＣＶＤ金属層を構成する金属の溶融点であ
る）の温度で遂行する。
【００３４】前記スパッターされた金属層を形成する前
に、前記表面の平滑なＣＶＤ金属層上に中間層を形成す
ることが望ましい。本発明の一例によれば、前記スパッ
ター金属層は低温でスパッターされるべき金属層の所定
厚さの一部分を先ず蒸着し第１スパッター金属層を形成
し、前記第１スパッター金属層を溶融点以下の高温で熱
処理した後、前記スパッターされた金属層が所定の厚さ
を有するように追加で金属を蒸着し第２金属層を形成し
て得られた複合層より構成される。
に、前記表面の平滑なＣＶＤ金属層上に中間層を形成す
ることが望ましい。本発明の一例によれば、前記スパッ
ター金属層は低温でスパッターされるべき金属層の所定
厚さの一部分を先ず蒸着し第１スパッター金属層を形成
し、前記第１スパッター金属層を溶融点以下の高温で熱
処理した後、前記スパッターされた金属層が所定の厚さ
を有するように追加で金属を蒸着し第２金属層を形成し
て得られた複合層より構成される。
【００３５】本発明は又、半導体基板上にＣＶＤ方法に
より金属を蒸着し金属層を形成する段階と、前記金属層
を前記金属層を構成する金属の溶融点以下の高温で熱処
理し前記金属層の表面を平滑化することを特徴とする半
導体装置の製造方法を提供する。又、本発明は半導体基
板上に開口部を有する絶縁膜を形成する段階と、前記開
口部のみを選択的に埋め立てるＣＶＤ金属プラグをＣＶ
Ｄ方法により形成する段階と、前記ＣＶＤ金属プラグを
熱処理しその表面を平滑にする段階と、前記ＣＶＤ金属
プラグ及び前記絶縁膜上にスパッタリング方法によりス
パッターされた金属層を形成することを特徴とする半導
体装置の製造方法を提供する。
より金属を蒸着し金属層を形成する段階と、前記金属層
を前記金属層を構成する金属の溶融点以下の高温で熱処
理し前記金属層の表面を平滑化することを特徴とする半
導体装置の製造方法を提供する。又、本発明は半導体基
板上に開口部を有する絶縁膜を形成する段階と、前記開
口部のみを選択的に埋め立てるＣＶＤ金属プラグをＣＶ
Ｄ方法により形成する段階と、前記ＣＶＤ金属プラグを
熱処理しその表面を平滑にする段階と、前記ＣＶＤ金属
プラグ及び前記絶縁膜上にスパッタリング方法によりス
パッターされた金属層を形成することを特徴とする半導
体装置の製造方法を提供する。
【００３６】又、本発明は不純物ドーピング領域を有す
る半導体基板上に絶縁膜を形成する段階と、前記絶縁膜
に前記半導体基板の不純物ドーピング領域を露出させる
接触口を形成する段階と、前記接触口の内面、前記半導
体基板の露出された表面及び前記絶縁膜上に拡散防止膜
を形成する段階と、前記拡散防止膜上に核生成活性層を
形成する段階と、前記核生成活性層上に前記接触口を埋
め立てる金属層をＣＶＤ方法によりＣＶＤ金属層を形成
する段階と、前記ＣＶＤ金属層を熱処理しその表面を平
滑にする段階と、前記表面の平滑なＣＶＤ金属層上に、
先ず方位が（１１１）である中間層を形成する段階と、
前記中間層上にスパッタリング方法によりスパッターさ
れた金属層を形成する段階を含むことを特徴とする半導
体装置の製造方法を提供する。
る半導体基板上に絶縁膜を形成する段階と、前記絶縁膜
に前記半導体基板の不純物ドーピング領域を露出させる
接触口を形成する段階と、前記接触口の内面、前記半導
体基板の露出された表面及び前記絶縁膜上に拡散防止膜
を形成する段階と、前記拡散防止膜上に核生成活性層を
形成する段階と、前記核生成活性層上に前記接触口を埋
め立てる金属層をＣＶＤ方法によりＣＶＤ金属層を形成
する段階と、前記ＣＶＤ金属層を熱処理しその表面を平
滑にする段階と、前記表面の平滑なＣＶＤ金属層上に、
先ず方位が（１１１）である中間層を形成する段階と、
前記中間層上にスパッタリング方法によりスパッターさ
れた金属層を形成する段階を含むことを特徴とする半導
体装置の製造方法を提供する。
【００３７】
【作用および発明の効果】本発明によれば、接触口はＣ
ＶＤ方法により金属で埋め立てられ、スパッタリング方
法等により信頼性のあるスパッターされた金属層が蒸着
され接触口を埋め立てハーフミクロン以下の大きさを有
する接触口を埋め立てる半導体装置の配線の形成が可能
である。配線層は次世代の半導体装置に使用され得る。
ＶＤ方法により金属で埋め立てられ、スパッタリング方
法等により信頼性のあるスパッターされた金属層が蒸着
され接触口を埋め立てハーフミクロン以下の大きさを有
する接触口を埋め立てる半導体装置の配線の形成が可能
である。配線層は次世代の半導体装置に使用され得る。
【００３８】
【実施例】以下、添付した図面に基づき本発明の実施例
を詳細に説明する。図４〜図７は本発明の半導体装置の
配線層の例を示す断面図である。図４は本発明の半導体
装置の配線層の一例を示す。図４で３１は半導体基板、
３２は前記半導体基板の表面部分に形成された不純物ド
ーピング領域、３３はＢＰＳＧで構成された絶縁膜と、
３５は接触口の内面、半導体基板の露出された表面及び
絶縁膜３３上に形成された拡散防止膜、３６は前記拡散
防止膜３５上に形成された核生成活性層、３７ａは前記
接触口を埋め立てその表面が平滑なＣＶＤ金属層、３８
は中間層、３９は前記中間層３８上に形成されている信
頼性のあるスパッター金属層、４０は反射防止膜を示
す。
を詳細に説明する。図４〜図７は本発明の半導体装置の
配線層の例を示す断面図である。図４は本発明の半導体
装置の配線層の一例を示す。図４で３１は半導体基板、
３２は前記半導体基板の表面部分に形成された不純物ド
ーピング領域、３３はＢＰＳＧで構成された絶縁膜と、
３５は接触口の内面、半導体基板の露出された表面及び
絶縁膜３３上に形成された拡散防止膜、３６は前記拡散
防止膜３５上に形成された核生成活性層、３７ａは前記
接触口を埋め立てその表面が平滑なＣＶＤ金属層、３８
は中間層、３９は前記中間層３８上に形成されている信
頼性のあるスパッター金属層、４０は反射防止膜を示
す。
【００３９】図５は本発明の半導体装置の配線層の第２
例を示す断面図である。図５で、５１は半導体基板、５
２は前記半導体基板の表面部分に形成された不純物ドー
ピング領域、５３はＢＰＳＧで構成された絶縁膜、５５
ａは接触口の内面及び半導体基板の露出された表面上に
形成された拡散防止膜、５７は前記拡散防止膜５５及び
前記絶縁膜５３上に形成された核生成活性層、５８ａは
前記接触口を埋め立てその表面が平滑なＣＶＤ金属層、
５９は中間層、６０は前記中間層５９上に形成されてい
る信頼性のあるスパッター金属層、６１は反射防止膜を
示す。
例を示す断面図である。図５で、５１は半導体基板、５
２は前記半導体基板の表面部分に形成された不純物ドー
ピング領域、５３はＢＰＳＧで構成された絶縁膜、５５
ａは接触口の内面及び半導体基板の露出された表面上に
形成された拡散防止膜、５７は前記拡散防止膜５５及び
前記絶縁膜５３上に形成された核生成活性層、５８ａは
前記接触口を埋め立てその表面が平滑なＣＶＤ金属層、
５９は中間層、６０は前記中間層５９上に形成されてい
る信頼性のあるスパッター金属層、６１は反射防止膜を
示す。
【００４０】図６は本発明の半導体装置の配線層の第３
例を示す断面図である。図６で、７１は半導体基板、７
２は前記半導体基板の表面部分に形成された不純物ドー
ピング領域、７３はＢＰＳＧで構成された絶縁膜、７５
ａは接触口の内面及び半導体基板の露出された表面上に
形成された拡散防止膜、７６ａは前記拡散防止膜７５ａ
上に形成された核生成活性層、７７ａは前記接触口を埋
め立てその表面が平滑なＣＶＤ金属プラグ、７８は前記
ＣＶＤ金属プラグ７７ａ及び絶縁膜７３上に形成された
中間層、７９は前記中間層７８上に形成されている信頼
性のあるスパッター金属層、８０は反射防止膜を示す。
例を示す断面図である。図６で、７１は半導体基板、７
２は前記半導体基板の表面部分に形成された不純物ドー
ピング領域、７３はＢＰＳＧで構成された絶縁膜、７５
ａは接触口の内面及び半導体基板の露出された表面上に
形成された拡散防止膜、７６ａは前記拡散防止膜７５ａ
上に形成された核生成活性層、７７ａは前記接触口を埋
め立てその表面が平滑なＣＶＤ金属プラグ、７８は前記
ＣＶＤ金属プラグ７７ａ及び絶縁膜７３上に形成された
中間層、７９は前記中間層７８上に形成されている信頼
性のあるスパッター金属層、８０は反射防止膜を示す。
【００４１】図７は本発明の半導体装置の配線層の又他
の一例を示す断面図である。図７で、９１は半導体基
板、９２は前記半導体基板の表面部分に形成された不純
物ドーピング領域、９３はＢＰＳＧで構成された絶縁
膜、９６ａは半導体基板の露出された表面上に形成され
た拡散防止膜、９７は前記拡散防止膜９６ａ、接触口の
内面及び前記絶縁膜９３上に形成された核生成活性層、
９８ａは前記接触口を埋め立てその表面が平滑なＣＶＤ
金属層、９９は中間層、１００は前記中間層９９上に形
成されている信頼性のあるスパッター金属層、１０１は
反射防止膜を示す。
の一例を示す断面図である。図７で、９１は半導体基
板、９２は前記半導体基板の表面部分に形成された不純
物ドーピング領域、９３はＢＰＳＧで構成された絶縁
膜、９６ａは半導体基板の露出された表面上に形成され
た拡散防止膜、９７は前記拡散防止膜９６ａ、接触口の
内面及び前記絶縁膜９３上に形成された核生成活性層、
９８ａは前記接触口を埋め立てその表面が平滑なＣＶＤ
金属層、９９は中間層、１００は前記中間層９９上に形
成されている信頼性のあるスパッター金属層、１０１は
反射防止膜を示す。
【００４２】以下、下記実施例を通じて前記図４〜図７
に示した本発明の配線層及びその形成方法に対しより具
体的に説明する。 （実施例１）図８〜図１２は本発明の方法による半導体
装置の配線層形成方法の一実施例を示すための概略図で
ある。
に示した本発明の配線層及びその形成方法に対しより具
体的に説明する。 （実施例１）図８〜図１２は本発明の方法による半導体
装置の配線層形成方法の一実施例を示すための概略図で
ある。
【００４３】図８は拡散防止膜３５の形成段階を示す。
具体的には不純物ドーピング領域３２が形成されている
半導体基板３１上に絶縁層３３を形成する。絶縁層３３
は含燐含硼素ガラス（ＢＰＳＧ）を使用し約 0.8〜 1.6
μm の厚さで形成する。次に前記絶縁層３３に開口部を
形成して半導体基板３１の不純物ドーピング領域３２の
表面一部を露出させる。ここで、開口部は半導体基板３
１の不純物ドーピング領域３２を露出させる接触口３４
である。形成された接触口３４の大きさ（口径）は 0.2
〜 0.6μm であり、アスペクト比は２〜６である。
具体的には不純物ドーピング領域３２が形成されている
半導体基板３１上に絶縁層３３を形成する。絶縁層３３
は含燐含硼素ガラス（ＢＰＳＧ）を使用し約 0.8〜 1.6
μm の厚さで形成する。次に前記絶縁層３３に開口部を
形成して半導体基板３１の不純物ドーピング領域３２の
表面一部を露出させる。ここで、開口部は半導体基板３
１の不純物ドーピング領域３２を露出させる接触口３４
である。形成された接触口３４の大きさ（口径）は 0.2
〜 0.6μm であり、アスペクト比は２〜６である。
【００４４】次に、絶縁層３３の全表面、接触口３４の
内面及び半導体基板３１の露出された表面上に拡散防止
膜３５を形成する。前記拡散防止膜３５は２層構成であ
って、アルゴン雰囲気でＤＣ（直流バイアス）マグネト
ロンスパッタリング方法によりチタニウムＴｉを約２０
０〜５００Åの厚さで蒸着し第１拡散防止膜を形成した
後、圧力が７mTorr であり、Ｎ2 の相対分圧が４０％で
あるアルゴン雰囲気下でスパッタリング方法によりチタ
ニウムナイトライドを約 300〜1,500 Åの厚さで蒸着し
第２拡散防止膜を形成する。この際基板の温度はＴｉを
蒸着する時やＴｉＮを蒸着する時両方とも２００℃であ
る。
内面及び半導体基板３１の露出された表面上に拡散防止
膜３５を形成する。前記拡散防止膜３５は２層構成であ
って、アルゴン雰囲気でＤＣ（直流バイアス）マグネト
ロンスパッタリング方法によりチタニウムＴｉを約２０
０〜５００Åの厚さで蒸着し第１拡散防止膜を形成した
後、圧力が７mTorr であり、Ｎ2 の相対分圧が４０％で
あるアルゴン雰囲気下でスパッタリング方法によりチタ
ニウムナイトライドを約 300〜1,500 Åの厚さで蒸着し
第２拡散防止膜を形成する。この際基板の温度はＴｉを
蒸着する時やＴｉＮを蒸着する時両方とも２００℃であ
る。
【００４５】次に、前記拡散防止膜３５を４５０〜５０
０℃の温度で、３０〜６０分間Ｎ2雰囲気でアニーリン
グする。この際、微量の酸素が混入され、拡散障壁層の
表面にTiO2、TiO 、Ti2O3 等のような酸化物層（図示せ
ず）が形成される。このような酸化物層の存在により拡
散防止膜とアルミニウム粒子間の湿潤性が不良になるの
で、後続くＣＶＤ方法によるアルミニウム蒸着工程で、
アルミニウム粒子の核形成を低下させる。
０℃の温度で、３０〜６０分間Ｎ2雰囲気でアニーリン
グする。この際、微量の酸素が混入され、拡散障壁層の
表面にTiO2、TiO 、Ti2O3 等のような酸化物層（図示せ
ず）が形成される。このような酸化物層の存在により拡
散防止膜とアルミニウム粒子間の湿潤性が不良になるの
で、後続くＣＶＤ方法によるアルミニウム蒸着工程で、
アルミニウム粒子の核形成を低下させる。
【００４６】図９は前記拡散防止膜３５上に核生成活性
層３６を形成する段階を示す。前記で得られた拡散防止
膜３５上に、Ｔｉ、Ｍｏ、Ｔａ、Ｚｒ等のような耐火金
属又はこれらの化合物の中いずれか一つ、望ましくはＴ
ｉを蒸着し核生成活性層を形成する。この核生成活性層
はTiCl4 雰囲気で前記拡散防止膜３５を露出させ遂行す
ることができるが、このような方法は塩素基が残留し腐
食問題を発生して望ましくない。この際、形成された核
生成活性層の厚さは約１００Åである。蒸着工程は低
速、好ましくは約１０Å／sec の速度で遂行するのが望
ましい。
層３６を形成する段階を示す。前記で得られた拡散防止
膜３５上に、Ｔｉ、Ｍｏ、Ｔａ、Ｚｒ等のような耐火金
属又はこれらの化合物の中いずれか一つ、望ましくはＴ
ｉを蒸着し核生成活性層を形成する。この核生成活性層
はTiCl4 雰囲気で前記拡散防止膜３５を露出させ遂行す
ることができるが、このような方法は塩素基が残留し腐
食問題を発生して望ましくない。この際、形成された核
生成活性層の厚さは約１００Åである。蒸着工程は低
速、好ましくは約１０Å／sec の速度で遂行するのが望
ましい。
【００４７】本発明の他の実施例によれば、前記核生成
活性層３６は表面部分に前記酸化物層の形成された前記
拡散防止膜３５の表面を水素終端させたり、その表面部
分を還元させ形成された水素処理層であり得る。このよ
うな拡散防止膜の水素終端又は水素還元処理は、前記で
得られた拡散防止膜３５を水素圧力 2.5mTorr 下で、水
素プラズマを発生させるＥＣＲ（Electron Cyclotron
Resonance ）装置を利用し、マイクロウェーブパワー１
kW、バイアス電圧０Ｖの状態で基板３１の温度は２５℃
で１０秒〜１分間遂行する（一方、前記水素処理方法を
利用し、スパッタリング方法により蒸着されたアルミニ
ウム層の粒子を大きく形成することにより、蒸着された
アルミニウムの熱処理の際のリフロー特性を改善させる
方法に対し、本発明者は米国特許出願第０８／１１５、
７３３号に出願したことがある。）。
活性層３６は表面部分に前記酸化物層の形成された前記
拡散防止膜３５の表面を水素終端させたり、その表面部
分を還元させ形成された水素処理層であり得る。このよ
うな拡散防止膜の水素終端又は水素還元処理は、前記で
得られた拡散防止膜３５を水素圧力 2.5mTorr 下で、水
素プラズマを発生させるＥＣＲ（Electron Cyclotron
Resonance ）装置を利用し、マイクロウェーブパワー１
kW、バイアス電圧０Ｖの状態で基板３１の温度は２５℃
で１０秒〜１分間遂行する（一方、前記水素処理方法を
利用し、スパッタリング方法により蒸着されたアルミニ
ウム層の粒子を大きく形成することにより、蒸着された
アルミニウムの熱処理の際のリフロー特性を改善させる
方法に対し、本発明者は米国特許出願第０８／１１５、
７３３号に出願したことがある。）。
【００４８】本発明の他の実施例によれば、前記核生成
活性層３６は前記拡散防止膜３５上に、シリコンをター
ゲットとして使用しシリコンをスパッタリングしたり、
シランSiH4のようなシリコン水素化物をフラッシングさ
せ酸化膜が形成されないように真空中で、連続的に蒸着
させて形成されたシリコン層であり得る。この際、前記
シリコンの代わりに、ターゲットとして銅を使用するこ
ともできる。又、前記核生成活性層として、銅層とシリ
コン層より構成された複合層を形成することもできる。
活性層３６は前記拡散防止膜３５上に、シリコンをター
ゲットとして使用しシリコンをスパッタリングしたり、
シランSiH4のようなシリコン水素化物をフラッシングさ
せ酸化膜が形成されないように真空中で、連続的に蒸着
させて形成されたシリコン層であり得る。この際、前記
シリコンの代わりに、ターゲットとして銅を使用するこ
ともできる。又、前記核生成活性層として、銅層とシリ
コン層より構成された複合層を形成することもできる。
【００４９】前記核生成活性層３６の表面には酸化物が
存しないのが望ましいので、前記核生成活性層３６の形
成は真空中で連続的に成されるべきであり、水素処理さ
せ水素終端させるのが最も好ましい。本発明の又他の実
施例によれば、前記核生成活性層３６として、前記拡散
防止膜３６の表面部分にシリル化工程を遂行しシリル化
層を形成する。ここで、前記シリル化工程はシリコン水
素化物を使用しSiH4又はSi2H6 プラズマやSi* 又は SiH
* ラジカルに露出させ遂行する。この際、シリコン水素
化物の分圧は 0.5〜１５mTorr であり、電力は１〜１０
ｋＷであり、基板の温度は常温〜２００℃である。又、
シリル化層形成の際に装置の初期真空度が５×１０-7To
rr以下になるようなレベルの排気を続ける。シリコン水
素化物はグロー放電の際又はスパッタリングの途中にSi
* 、H * 、 SiH* 又はSiH2 * 等のような反応性ラジカル
を生成させる。スパッタリング途中の水素は２次電子の
放出により半導体基板の損傷を防止し半導体素子の特性
や信頼性を向上させる。従って、シリル化処理の際に水
素を１μTorr〜５mTorr 位の分圧で別に添加するのが望
ましい。このようにシリル化層を形成させ核生成活性層
３６を形成することができ、Ａｌとシリコンの拡散経路
を遮断させ接合スパイキング発生を防止する。
存しないのが望ましいので、前記核生成活性層３６の形
成は真空中で連続的に成されるべきであり、水素処理さ
せ水素終端させるのが最も好ましい。本発明の又他の実
施例によれば、前記核生成活性層３６として、前記拡散
防止膜３６の表面部分にシリル化工程を遂行しシリル化
層を形成する。ここで、前記シリル化工程はシリコン水
素化物を使用しSiH4又はSi2H6 プラズマやSi* 又は SiH
* ラジカルに露出させ遂行する。この際、シリコン水素
化物の分圧は 0.5〜１５mTorr であり、電力は１〜１０
ｋＷであり、基板の温度は常温〜２００℃である。又、
シリル化層形成の際に装置の初期真空度が５×１０-7To
rr以下になるようなレベルの排気を続ける。シリコン水
素化物はグロー放電の際又はスパッタリングの途中にSi
* 、H * 、 SiH* 又はSiH2 * 等のような反応性ラジカル
を生成させる。スパッタリング途中の水素は２次電子の
放出により半導体基板の損傷を防止し半導体素子の特性
や信頼性を向上させる。従って、シリル化処理の際に水
素を１μTorr〜５mTorr 位の分圧で別に添加するのが望
ましい。このようにシリル化層を形成させ核生成活性層
３６を形成することができ、Ａｌとシリコンの拡散経路
を遮断させ接合スパイキング発生を防止する。
【００５０】図１０はＣＶＤ金属層３７の形成段階を示
す。前記核生成活性層３６を形成した後、真空を破ら
ず、基板３１を他の反応室に移送させた後、前記核生成
活性層３６上にＣＶＤ方法によりＡｌを蒸着し前記接触
口３４を埋め立てるＣＶＤ金属層３７を形成する。本実
施例で、アルミニウム蒸着は前記公知された通常のＣＶ
Ｄ方法により遂行できる。例えば、ＴＩＢＡ、ＴＭＡ、
ＤＭＡＨ等のような有機金属化合物をソースとして利用
して遂行する。
す。前記核生成活性層３６を形成した後、真空を破ら
ず、基板３１を他の反応室に移送させた後、前記核生成
活性層３６上にＣＶＤ方法によりＡｌを蒸着し前記接触
口３４を埋め立てるＣＶＤ金属層３７を形成する。本実
施例で、アルミニウム蒸着は前記公知された通常のＣＶ
Ｄ方法により遂行できる。例えば、ＴＩＢＡ、ＴＭＡ、
ＤＭＡＨ等のような有機金属化合物をソースとして利用
して遂行する。
【００５１】ＴＩＢＡを使用して蒸着する場合、コール
ドウォール（cold wall ）形の装置を使用し、ＴＩＢＡ
の流入の際気相温度は９０℃以下、望ましくは８４〜８
６℃を保ち、担体ガスとしてアルゴンのような不活性ガ
スを用いてバブリングさせ使用する。この際、アルゴン
ガスの流速は約７リットル／min であることが好ましい。Ｔ
ＩＢＡの熱分解の際に蒸着温度は約２５０℃位である
が、蒸着速度が大きくて望ましくない。蒸着速度は温度
が下がると減少するので、蒸着速度を低めるためにより
低い温度で遂行することもできる。前記条件で、蒸着速
度は約 1,000Å／min であり、接触口の大きさが 0.2μ
m の場合にはＴＩＢＡを利用し約１分間アルミニウムを
蒸着させ接触口を埋没させる。
ドウォール（cold wall ）形の装置を使用し、ＴＩＢＡ
の流入の際気相温度は９０℃以下、望ましくは８４〜８
６℃を保ち、担体ガスとしてアルゴンのような不活性ガ
スを用いてバブリングさせ使用する。この際、アルゴン
ガスの流速は約７リットル／min であることが好ましい。Ｔ
ＩＢＡの熱分解の際に蒸着温度は約２５０℃位である
が、蒸着速度が大きくて望ましくない。蒸着速度は温度
が下がると減少するので、蒸着速度を低めるためにより
低い温度で遂行することもできる。前記条件で、蒸着速
度は約 1,000Å／min であり、接触口の大きさが 0.2μ
m の場合にはＴＩＢＡを利用し約１分間アルミニウムを
蒸着させ接触口を埋没させる。
【００５２】本発明の他の実施例によれば、前記ＣＶＤ
金属層３７はＤＭＤＨ等のようなアルミニウム水素化物
を使用して蒸着させる。この際、前記アルミニウム水素
化物の熱分解を防止するために、低温で前記アルミニウ
ム水素化物を保管し、蒸着工程は５０℃以上の温度で遂
行する。不活性ガスであるアルゴンを利用しソースの気
相状態が調節でき、蒸着温度を低めるためには前述した
通り基板の温度を低めたり、又はソースの量を減少させ
る。アルミニウム水素化物を利用した蒸着方法は適切な
ソースを使用すれば蒸着温度が低められる。蒸着工程は
0.01〜１０Torrの圧力及び５０〜１５０℃の反応室で遂
行する。
金属層３７はＤＭＤＨ等のようなアルミニウム水素化物
を使用して蒸着させる。この際、前記アルミニウム水素
化物の熱分解を防止するために、低温で前記アルミニウ
ム水素化物を保管し、蒸着工程は５０℃以上の温度で遂
行する。不活性ガスであるアルゴンを利用しソースの気
相状態が調節でき、蒸着温度を低めるためには前述した
通り基板の温度を低めたり、又はソースの量を減少させ
る。アルミニウム水素化物を利用した蒸着方法は適切な
ソースを使用すれば蒸着温度が低められる。蒸着工程は
0.01〜１０Torrの圧力及び５０〜１５０℃の反応室で遂
行する。
【００５３】例えば、(Me3N)2AlH3 の気相状態で、８０
℃では(Me3N)2AlH3 の分圧が優勢であると知られてい
る。このような現象は(Me3N)2AlH3 分子からMe3Nの分解
が水素の損失より先立つからである。このような現象は
ＤＭＡＨの場合も同様に起こる。(Me3N)2AlH3 をソース
又は前駆体として使用する場合には８０℃以上の温度で
アルミニウムが蒸着される。従って、８０〜１５０℃の
低い温度でアルミニウムを蒸着する時、アルミニウム水
素化物を使用して蒸着する。この際、圧力は１０mTorr
〜１０Torrの範囲を保つ。アルミニウムの蒸着温度が１
８０℃の際は、蒸着速度は 0.6〜 1.0μm/min である。
蒸着速度を低めるためには温度を低め１５０℃の温度で
(Me3N)2AlH3 を熱分解して接触口を埋没させる。この
際、熱分解をより効果的に遂行するためにはプラズマを
印加し蒸着工程を遂行することもできる。ここで、Meは
メチル基を示している。
℃では(Me3N)2AlH3 の分圧が優勢であると知られてい
る。このような現象は(Me3N)2AlH3 分子からMe3Nの分解
が水素の損失より先立つからである。このような現象は
ＤＭＡＨの場合も同様に起こる。(Me3N)2AlH3 をソース
又は前駆体として使用する場合には８０℃以上の温度で
アルミニウムが蒸着される。従って、８０〜１５０℃の
低い温度でアルミニウムを蒸着する時、アルミニウム水
素化物を使用して蒸着する。この際、圧力は１０mTorr
〜１０Torrの範囲を保つ。アルミニウムの蒸着温度が１
８０℃の際は、蒸着速度は 0.6〜 1.0μm/min である。
蒸着速度を低めるためには温度を低め１５０℃の温度で
(Me3N)2AlH3 を熱分解して接触口を埋没させる。この
際、熱分解をより効果的に遂行するためにはプラズマを
印加し蒸着工程を遂行することもできる。ここで、Meは
メチル基を示している。
【００５４】しかし、このような方法で得られたＣＶＤ
金属層３７の表面は図３に示した通り平滑でない。従っ
て、そのまま後続くフォトリソグラフィー工程を遂行す
る場合にはアラインの際に精密度を高めることができ
ず、前記ＣＶＤ金属層３７は炭素のような残留不純物を
含んでおり、電子移動及びストレス移動の耐性が小さく
て信頼性が低い。
金属層３７の表面は図３に示した通り平滑でない。従っ
て、そのまま後続くフォトリソグラフィー工程を遂行す
る場合にはアラインの際に精密度を高めることができ
ず、前記ＣＶＤ金属層３７は炭素のような残留不純物を
含んでおり、電子移動及びストレス移動の耐性が小さく
て信頼性が低い。
【００５５】図１１は前記ＣＶＤ金属層３７を平滑化す
る段階を示す。前記ＣＶＤ金属層３７を形成した後、半
導体基板３１を真空を破ることなく他の室（chamber ）
に入れ、アルゴン伝導法を利用し、ＣＶＤ金属層３７を
溶融点以下の高い温度で、望ましくは 0.6Tm（Tmは前記
ＣＶＤ金属層３７を構成する金属の溶融点である）〜Tm
の温度、より具体的には約４６０℃（この際熱処理装置
の温度は約５００〜５５０℃である）で約１〜５分間、
好ましくは約２分間熱処理し、前記ＣＶＤ金属層３７の
表面を平滑にする。熱処理により前記ＣＶＤ金属層３７
は初期に形成された金属層のストレス弛緩により前記Ｃ
ＶＤ金属層３７を構成する金属原子はリフロー特性を有
し、金属原子の移動が誘発され、金属原子の移動はその
自由エネルギーを減少させ、よって表面積を減少させ、
前記ＣＶＤ金属層３７の表面が非常に平滑になる。又、
金属原子の移動が誘発されながら、膜内に含まれている
不純物が取り除かれる作用効果、即ち、ベーキングされ
る効果があり前記ＣＶＤ金属層３７の信頼性が向上され
る。この熱処理段階はＣＶＤ金属層３７の表面が酸化さ
れないように不活性ガス（例：N2、Ar）又は還元性ガス
（例：H2）雰囲気で遂行すうるのが望ましい。前記アル
ゴン伝導法の代わりに、ＲＴＡ（Rapid Thermal Anneal
ing ）法、ランプ加熱法等のような他の熱処理法を使用
し得る。これらの熱処理方法を単独又は他の方法と組み
合わせて使用できる。図１１で３７ａは表面が平滑なＣ
ＶＤ金属層を示す。
る段階を示す。前記ＣＶＤ金属層３７を形成した後、半
導体基板３１を真空を破ることなく他の室（chamber ）
に入れ、アルゴン伝導法を利用し、ＣＶＤ金属層３７を
溶融点以下の高い温度で、望ましくは 0.6Tm（Tmは前記
ＣＶＤ金属層３７を構成する金属の溶融点である）〜Tm
の温度、より具体的には約４６０℃（この際熱処理装置
の温度は約５００〜５５０℃である）で約１〜５分間、
好ましくは約２分間熱処理し、前記ＣＶＤ金属層３７の
表面を平滑にする。熱処理により前記ＣＶＤ金属層３７
は初期に形成された金属層のストレス弛緩により前記Ｃ
ＶＤ金属層３７を構成する金属原子はリフロー特性を有
し、金属原子の移動が誘発され、金属原子の移動はその
自由エネルギーを減少させ、よって表面積を減少させ、
前記ＣＶＤ金属層３７の表面が非常に平滑になる。又、
金属原子の移動が誘発されながら、膜内に含まれている
不純物が取り除かれる作用効果、即ち、ベーキングされ
る効果があり前記ＣＶＤ金属層３７の信頼性が向上され
る。この熱処理段階はＣＶＤ金属層３７の表面が酸化さ
れないように不活性ガス（例：N2、Ar）又は還元性ガス
（例：H2）雰囲気で遂行すうるのが望ましい。前記アル
ゴン伝導法の代わりに、ＲＴＡ（Rapid Thermal Anneal
ing ）法、ランプ加熱法等のような他の熱処理法を使用
し得る。これらの熱処理方法を単独又は他の方法と組み
合わせて使用できる。図１１で３７ａは表面が平滑なＣ
ＶＤ金属層を示す。
【００５６】図１２は中間層３８及びスパッターされた
金属層３９を形成する段階を示す。前記その表面が平滑
なＣＶＤ金属層３７ａ上に中間層３８としてＴｉ又はＴ
ｉＮをスパッタリング方法により２００Åの厚さで蒸着
して拡散防止膜を形成する。この際、蒸着温度は２００
℃である。次に、前記中間層３８上にアルミニウム又は
アルミニウム合金を 2,000〜 4,000Å、望ましくは3,00
0 Åの厚さで蒸着しスパッター金属層３９を形成する。
スパッター作業は、初期真空度５×１０-7Torr以下、望
ましくは５×１０-8Torr以下、プラズマ圧力は２Torr以
下で遂行する。
金属層３９を形成する段階を示す。前記その表面が平滑
なＣＶＤ金属層３７ａ上に中間層３８としてＴｉ又はＴ
ｉＮをスパッタリング方法により２００Åの厚さで蒸着
して拡散防止膜を形成する。この際、蒸着温度は２００
℃である。次に、前記中間層３８上にアルミニウム又は
アルミニウム合金を 2,000〜 4,000Å、望ましくは3,00
0 Åの厚さで蒸着しスパッター金属層３９を形成する。
スパッター作業は、初期真空度５×１０-7Torr以下、望
ましくは５×１０-8Torr以下、プラズマ圧力は２Torr以
下で遂行する。
【００５７】スパッター金属層３９はAl-1%Si-0.5%Cuを
ターゲットとして使用し３５０℃以下の温度でスパッタ
リングして形成する。又、形成される配線層の信頼性を
更に向上させるために、１５０℃以下の温度で、Al-1%S
i-0.5%Cuをターゲットとして用いてスパッタリングして
厚さ 500〜 1,500Å、望ましくは 1,000Åの第１金属層
を形成した後、得られた第１金属層を前述したＣＶＤ金
属層３７を熱処理する時と同一の方法で、前記合金の溶
融点以下の高温で、好ましくは 0.6Tm〜Tmの温度で真空
を破らず熱処理した後、追加で３５０℃以下の温度、望
ましくは温度を調節しない常温で連続的にスパッタリン
グし厚さ 1,500〜 2,500Å、望ましくは2,000Åの第２
金属層を形成し前記スパッター金属層３９を得る。この
際、前記第２金属層はＳｉ成分を含まないAl-0.5%Cu を
ターゲットとして使用して形成させ相異なる成分を有す
る第１金属層と第２金属層より構成された複合層を形成
し前記スパッター金属層３９が得られる。このような複
合層を形成することにより、Ｓｉ残砂の析出を防止でき
る。
ターゲットとして使用し３５０℃以下の温度でスパッタ
リングして形成する。又、形成される配線層の信頼性を
更に向上させるために、１５０℃以下の温度で、Al-1%S
i-0.5%Cuをターゲットとして用いてスパッタリングして
厚さ 500〜 1,500Å、望ましくは 1,000Åの第１金属層
を形成した後、得られた第１金属層を前述したＣＶＤ金
属層３７を熱処理する時と同一の方法で、前記合金の溶
融点以下の高温で、好ましくは 0.6Tm〜Tmの温度で真空
を破らず熱処理した後、追加で３５０℃以下の温度、望
ましくは温度を調節しない常温で連続的にスパッタリン
グし厚さ 1,500〜 2,500Å、望ましくは2,000Åの第２
金属層を形成し前記スパッター金属層３９を得る。この
際、前記第２金属層はＳｉ成分を含まないAl-0.5%Cu を
ターゲットとして使用して形成させ相異なる成分を有す
る第１金属層と第２金属層より構成された複合層を形成
し前記スパッター金属層３９が得られる。このような複
合層を形成することにより、Ｓｉ残砂の析出を防止でき
る。
【００５８】本発明の他の実施例によれば、Ｓｉ残砂の
析出を防止するために、前記スパッター金属層３９はAl
-0.5% 以下のSi-0.5%Cu をターゲットとして使用し単一
層を形成したり、１５０℃以下の温度でAl-0.5% 以下の
Si-0.5%Cu をターゲットとして使用しスパッタリングし
て第１金属層を形成した後、前記合金の溶融点以下の高
温で真空を破らず熱処理した後、追加で３５０℃以下の
温度でスパッタリングして第２金属層を形成し前記スパ
ッター金属層３９を得る。この際、前記合金の中に含ま
れたシリコンの含量は後続くパタニング工程後にＳｉ残
砂を析出しないように適切に調節する。この場合に、シ
リコンの含量は約 0.4% であるのが望ましい。
析出を防止するために、前記スパッター金属層３９はAl
-0.5% 以下のSi-0.5%Cu をターゲットとして使用し単一
層を形成したり、１５０℃以下の温度でAl-0.5% 以下の
Si-0.5%Cu をターゲットとして使用しスパッタリングし
て第１金属層を形成した後、前記合金の溶融点以下の高
温で真空を破らず熱処理した後、追加で３５０℃以下の
温度でスパッタリングして第２金属層を形成し前記スパ
ッター金属層３９を得る。この際、前記合金の中に含ま
れたシリコンの含量は後続くパタニング工程後にＳｉ残
砂を析出しないように適切に調節する。この場合に、シ
リコンの含量は約 0.4% であるのが望ましい。
【００５９】本発明の他の実施例によれば、前記中間層
３８を構成する拡散防止膜として、TiSi2 、TaSi2 、Mo
Si2 、WSi2等のような耐火金属シリサイドを使用し形成
させることもできる。このような場合に、前記スパッタ
ー金属層３９は純粋なアルミニウム又はAl-Cu 合金(Al-
0.5 Cu合金) 又はAl-Ti 合金のようにSi成分のないアル
ミニウム合金をターゲットとして使用して形成させる。
本発明の又他の実施例によれば、前記中間層３８とし
て、拡散防止膜の代わりに犠牲層であるシリコン層を形
成させることもできる。前記シリコン層はSiH4やSi2H6
を使用しＣＶＤ方法により約２０Åの厚さで形成させ
る。次に、前記スパッター金属層３９は純粋なアルミニ
ウム又はAl-Cu 合金(Al-0.5 Cu合金) 又はAl-Ti 合金の
ようにSi成分のないアルミニウム合金をターゲットとし
て使用して形成させる。
３８を構成する拡散防止膜として、TiSi2 、TaSi2 、Mo
Si2 、WSi2等のような耐火金属シリサイドを使用し形成
させることもできる。このような場合に、前記スパッタ
ー金属層３９は純粋なアルミニウム又はAl-Cu 合金(Al-
0.5 Cu合金) 又はAl-Ti 合金のようにSi成分のないアル
ミニウム合金をターゲットとして使用して形成させる。
本発明の又他の実施例によれば、前記中間層３８とし
て、拡散防止膜の代わりに犠牲層であるシリコン層を形
成させることもできる。前記シリコン層はSiH4やSi2H6
を使用しＣＶＤ方法により約２０Åの厚さで形成させ
る。次に、前記スパッター金属層３９は純粋なアルミニ
ウム又はAl-Cu 合金(Al-0.5 Cu合金) 又はAl-Ti 合金の
ようにSi成分のないアルミニウム合金をターゲットとし
て使用して形成させる。
【００６０】前記スパッター金属層３９は１５０℃以下
の低温で蒸着させる場合に、４mTorr 、望ましくは２mT
orr のAr雰囲気でスパッタリング法により１００〜１５
０Å／sec 、望ましくは１２０Å／sec の速度で蒸着す
る。この際、パワーは5 〜 7.2kWである。次に、後続く
フォトリソグラフィー工程を向上させるために前記スパ
ッター金属層３９の表面上にスパッタリング方法により
窒化チタニウムを２００〜５００Åの厚さで蒸着し反射
防止膜４０を形成する。反射防止膜４０を形成した後、
半導体装置の配線パターンのために所定のレジストパタ
ーン（図示せず）を反射防止膜上に通常のフォトリソグ
ラフィー工程により形成し、前記レジストパターンをエ
ッチングマスクとして使用し反射防止膜４０、スパッタ
ー金属層３９、中間層３８、ＣＶＤ金属層３７、核生成
活性層３６及び拡散防止膜３５を順次的にエッチングし
図４に示した本発明による配線層を完成する。
の低温で蒸着させる場合に、４mTorr 、望ましくは２mT
orr のAr雰囲気でスパッタリング法により１００〜１５
０Å／sec 、望ましくは１２０Å／sec の速度で蒸着す
る。この際、パワーは5 〜 7.2kWである。次に、後続く
フォトリソグラフィー工程を向上させるために前記スパ
ッター金属層３９の表面上にスパッタリング方法により
窒化チタニウムを２００〜５００Åの厚さで蒸着し反射
防止膜４０を形成する。反射防止膜４０を形成した後、
半導体装置の配線パターンのために所定のレジストパタ
ーン（図示せず）を反射防止膜上に通常のフォトリソグ
ラフィー工程により形成し、前記レジストパターンをエ
ッチングマスクとして使用し反射防止膜４０、スパッタ
ー金属層３９、中間層３８、ＣＶＤ金属層３７、核生成
活性層３６及び拡散防止膜３５を順次的にエッチングし
図４に示した本発明による配線層を完成する。
【００６１】（実施例２）図１３〜図１８は本発明の方
法による半導体装置の配線層形成方法の第２実施例を示
すための概略図である。本第２実施例は前記第１実施例
と蒸着方法及び熱処理概念は同一であるが、接触口での
拡散防止膜の形成工程を異にしたものである。
法による半導体装置の配線層形成方法の第２実施例を示
すための概略図である。本第２実施例は前記第１実施例
と蒸着方法及び熱処理概念は同一であるが、接触口での
拡散防止膜の形成工程を異にしたものである。
【００６２】図１３は拡散防止膜５５の形成段階を示
す。具体的には前記実施例１と同一の方法で不純物ドー
ピング領域５２が形成されている半導体基板５１上に絶
縁層５３を形成した後、前記絶縁層５３に半導体基板５
１の不純物ドーピング領域５２の表面一部を露出させる
開口部を形成する。ここで、開口部は前記実施例１の場
合と同様に、半導体基板５１の不純物ドーピング領域５
２を露出させる接触口５４である。形成された接触口５
４の大きさは 0.2μm 〜 0.6μm であり、アスペクト比
は２〜６である。次に、絶縁層５３の全表面、接触口５
４の内面及び半導体基板５１の露出された表面上に拡散
防止膜３５を形成する。
す。具体的には前記実施例１と同一の方法で不純物ドー
ピング領域５２が形成されている半導体基板５１上に絶
縁層５３を形成した後、前記絶縁層５３に半導体基板５
１の不純物ドーピング領域５２の表面一部を露出させる
開口部を形成する。ここで、開口部は前記実施例１の場
合と同様に、半導体基板５１の不純物ドーピング領域５
２を露出させる接触口５４である。形成された接触口５
４の大きさは 0.2μm 〜 0.6μm であり、アスペクト比
は２〜６である。次に、絶縁層５３の全表面、接触口５
４の内面及び半導体基板５１の露出された表面上に拡散
防止膜３５を形成する。
【００６３】拡散防止膜は通常スパッタリング方法によ
り形成される。通常のスパッタリング方法により、拡散
防止膜を形成させる場合に、高いアスペクト比により拡
散防止膜の接触口での段差被覆性が不良になり、これは
接触口での故障を誘発する。半導体装置が非常に高集積
化されるにつれ、高いアスペクト比を有し大きさがハー
フミクロン以下の接触口ではこのような現象が深刻であ
る。高いアスペクト比を有する接触口での拡散防止膜の
段差被覆性を増加させるために、本実施例ではTiのよう
な耐火金属又はTiN のような耐火金属化合物を半導体基
板に垂直入射角を有するようにスパッターされる。垂直
入射角を有するようにスパッタリングするためには、通
常のスパッタリング条件より一層低い圧力、例えば 0.5
mTorr 以下の圧力でスパッタリングしたり、垂直入射成
分のみの粒子を選択的に蒸着する装置であるコリメータ
ーを利用する。このような方法により、接触口５４の底
面の段差塗布性を増加させ得る。
り形成される。通常のスパッタリング方法により、拡散
防止膜を形成させる場合に、高いアスペクト比により拡
散防止膜の接触口での段差被覆性が不良になり、これは
接触口での故障を誘発する。半導体装置が非常に高集積
化されるにつれ、高いアスペクト比を有し大きさがハー
フミクロン以下の接触口ではこのような現象が深刻であ
る。高いアスペクト比を有する接触口での拡散防止膜の
段差被覆性を増加させるために、本実施例ではTiのよう
な耐火金属又はTiN のような耐火金属化合物を半導体基
板に垂直入射角を有するようにスパッターされる。垂直
入射角を有するようにスパッタリングするためには、通
常のスパッタリング条件より一層低い圧力、例えば 0.5
mTorr 以下の圧力でスパッタリングしたり、垂直入射成
分のみの粒子を選択的に蒸着する装置であるコリメータ
ーを利用する。このような方法により、接触口５４の底
面の段差塗布性を増加させ得る。
【００６４】コリメーターを利用する場合、材質がTiで
あり、蜂の巣の形を有する直径３／８〜２インチのコリ
メーターをスパッタリング室に装着し２mTorr 以下で、
スパッタリングする。本実施例ではTiを前記コリメータ
ーを利用して蒸着する。より具体的には、前記接触口５
４の大きさが 0.3μm の場合に、直径が３／８インチで
あり、アスペクト比が 1.0以上であるコリメーターを利
用し前記絶縁膜５３上での厚さが500〜1,000 Åになる
ようにTiを蒸着し接触口５４の下部での被覆率（蒸着の
厚さ）が２００〜５００ÅになるようにTi層を形成す
る。次に、NH3 のような窒化性の雰囲気で、ＲＴＡ装置
を利用し、約８００℃温度で３０秒間Ti層を熱処理しTi
層の下部にはTiSi2 層を形成させTi層の上部にはTiN 層
を形成させ拡散防止膜５５を得る。
あり、蜂の巣の形を有する直径３／８〜２インチのコリ
メーターをスパッタリング室に装着し２mTorr 以下で、
スパッタリングする。本実施例ではTiを前記コリメータ
ーを利用して蒸着する。より具体的には、前記接触口５
４の大きさが 0.3μm の場合に、直径が３／８インチで
あり、アスペクト比が 1.0以上であるコリメーターを利
用し前記絶縁膜５３上での厚さが500〜1,000 Åになる
ようにTiを蒸着し接触口５４の下部での被覆率（蒸着の
厚さ）が２００〜５００ÅになるようにTi層を形成す
る。次に、NH3 のような窒化性の雰囲気で、ＲＴＡ装置
を利用し、約８００℃温度で３０秒間Ti層を熱処理しTi
層の下部にはTiSi2 層を形成させTi層の上部にはTiN 層
を形成させ拡散防止膜５５を得る。
【００６５】次に、任意に前記形成された拡散防止膜５
５上にTiN のような耐火金属化合物を２００〜５００Å
の厚さで蒸着できる。図１４はフォトレジスト層５６を
形成する段階を示す。前記拡散防止膜５６の形成されて
いる結果物の全面にフォトレジストを 1.0〜 1.4μm の
厚さで形成する。
５上にTiN のような耐火金属化合物を２００〜５００Å
の厚さで蒸着できる。図１４はフォトレジスト層５６を
形成する段階を示す。前記拡散防止膜５６の形成されて
いる結果物の全面にフォトレジストを 1.0〜 1.4μm の
厚さで形成する。
【００６６】図１５は前記フォトレジストを利用し接触
口部分にのみ拡散防止膜を残す段階を示す。前記形成さ
れたフォトレジスト層５６を利用し結果物の全面にエッ
チバック又はポリシング工程を行い接触口５４部分にの
みフォトレジストを残す。次に、前記接触口５４の部分
に残っているフォトレジストを利用し接触口５４の内面
及び半導体基板５１の露出された表面部分を取り除いた
拡散防止膜５５、即ち絶縁膜５３上に形成された拡散防
止膜を取り除き接触口５４部分にのみ拡散防止膜５５が
存するようにする。図１５で、５５ａは接触口部分にの
み存する拡散防止膜を示す。次に、前記接触口５４部分
に残っているフォトレジストを取り除く。
口部分にのみ拡散防止膜を残す段階を示す。前記形成さ
れたフォトレジスト層５６を利用し結果物の全面にエッ
チバック又はポリシング工程を行い接触口５４部分にの
みフォトレジストを残す。次に、前記接触口５４の部分
に残っているフォトレジストを利用し接触口５４の内面
及び半導体基板５１の露出された表面部分を取り除いた
拡散防止膜５５、即ち絶縁膜５３上に形成された拡散防
止膜を取り除き接触口５４部分にのみ拡散防止膜５５が
存するようにする。図１５で、５５ａは接触口部分にの
み存する拡散防止膜を示す。次に、前記接触口５４部分
に残っているフォトレジストを取り除く。
【００６７】図１６は核生成活性層５７及びＣＶＤ金属
層５８の形成段階を示す。前記接触口５４に残っている
フォトレジストを取り除いた後、前記実施例１の場合と
同様に前記接触口に存する拡散防止膜５５ａ及び絶縁膜
５３上に核生成活性層５７を形成させる。ここで、核生
成活性層５７の形成工程は前記実施例１の方法と同一で
あるが、水素処理方法は除かれる。
層５８の形成段階を示す。前記接触口５４に残っている
フォトレジストを取り除いた後、前記実施例１の場合と
同様に前記接触口に存する拡散防止膜５５ａ及び絶縁膜
５３上に核生成活性層５７を形成させる。ここで、核生
成活性層５７の形成工程は前記実施例１の方法と同一で
あるが、水素処理方法は除かれる。
【００６８】次に、前記実施例１の場合と同一の方法
で、前記核生成活性層５７上にＣＶＤ金属層５８を形成
し接触口５４を埋め立てる。図１７は前記ＣＶＤ金属層
５８を平滑する段階を示す。前記ＣＶＤ金属層５８を形
成した後、前記実施例１の場合と同一の方法で、半導体
基板５１を真空を破ることなく他の室に入れ、アルゴン
伝導法を利用し、溶融点以下の高い温度で、望ましくは
0.6Tm〜Tmの温度で約１〜５分間、望ましくは約２分間
熱処理し、前記ＣＶＤ金属層５８の表面を平滑にする。
図１７で、５８ａは表面が平滑なＣＶＤ金属層を示す。
で、前記核生成活性層５７上にＣＶＤ金属層５８を形成
し接触口５４を埋め立てる。図１７は前記ＣＶＤ金属層
５８を平滑する段階を示す。前記ＣＶＤ金属層５８を形
成した後、前記実施例１の場合と同一の方法で、半導体
基板５１を真空を破ることなく他の室に入れ、アルゴン
伝導法を利用し、溶融点以下の高い温度で、望ましくは
0.6Tm〜Tmの温度で約１〜５分間、望ましくは約２分間
熱処理し、前記ＣＶＤ金属層５８の表面を平滑にする。
図１７で、５８ａは表面が平滑なＣＶＤ金属層を示す。
【００６９】図１８は中間層５９及びスパッターされた
金属層６０を形成する段階を示す。前記その表面が平滑
なＣＶＤ金属層５８ａ上に前記実施例１の場合と同一の
方法で、中間層５９及び電子移動及びストレス移動耐性
の優れたスパッター金属層６０を形成する。無論、中間
層を形成しなくても信頼性の優れたスパッター金属層６
０を形成させ得る。前記スパッター金属層の厚さは望ま
しくは 3,000Åである。
金属層６０を形成する段階を示す。前記その表面が平滑
なＣＶＤ金属層５８ａ上に前記実施例１の場合と同一の
方法で、中間層５９及び電子移動及びストレス移動耐性
の優れたスパッター金属層６０を形成する。無論、中間
層を形成しなくても信頼性の優れたスパッター金属層６
０を形成させ得る。前記スパッター金属層の厚さは望ま
しくは 3,000Åである。
【００７０】又、前記実施例１の場合と同一の方法で、
形成される配線層の信頼性を更に向上させるために、１
５０℃以下の温度でAl合金を使用し厚さ 1,000Åの第１
金属層を形成した後、 0.8Tm〜Tmの温度で真空を破らず
熱処理する。このように熱処理して得た金属層は（１１
１）配向性が増加され信頼性が増加される。アルミニウ
ムのような金属をスパッタリングする時、Ｘ線回折強度
の（１１１）面／（２００）面に対する値が増加するほ
ど、即ちＩ（１１１）／Ｉ（２００）の比が増加するほ
ど電子移動耐性が増加する。従って、前記のように熱処
理し下部スパッタリングの（１１１）配向性を増加させ
れば後に形成される半導体装置の金属配線の信頼性が増
加する。
形成される配線層の信頼性を更に向上させるために、１
５０℃以下の温度でAl合金を使用し厚さ 1,000Åの第１
金属層を形成した後、 0.8Tm〜Tmの温度で真空を破らず
熱処理する。このように熱処理して得た金属層は（１１
１）配向性が増加され信頼性が増加される。アルミニウ
ムのような金属をスパッタリングする時、Ｘ線回折強度
の（１１１）面／（２００）面に対する値が増加するほ
ど、即ちＩ（１１１）／Ｉ（２００）の比が増加するほ
ど電子移動耐性が増加する。従って、前記のように熱処
理し下部スパッタリングの（１１１）配向性を増加させ
れば後に形成される半導体装置の金属配線の信頼性が増
加する。
【００７１】又、選択的に優先方位（１１１）であるTi
N 層を蒸着し前記中間層５９を形成することもできる。
平坦化されたＣＶＤ金属層５８ａ上に、先ず優先方位
（１１１）であるTiN のような物質を蒸着した後、アル
ミニウムを蒸着すれば、（１１１）方位の増加された金
属層が得られる。次に、前記実施例１の場合と同一の方
法で、連続的にスパッタリングして厚さ 2,000Åの第２
金属層を形成し前記スパッター金属層３９を得る。
N 層を蒸着し前記中間層５９を形成することもできる。
平坦化されたＣＶＤ金属層５８ａ上に、先ず優先方位
（１１１）であるTiN のような物質を蒸着した後、アル
ミニウムを蒸着すれば、（１１１）方位の増加された金
属層が得られる。次に、前記実施例１の場合と同一の方
法で、連続的にスパッタリングして厚さ 2,000Åの第２
金属層を形成し前記スパッター金属層３９を得る。
【００７２】次に、後続くフォトリソグラフィー工程を
向上させるために前記実施例１の場合と同一の方法で、
前記スパッタリング金属層６０の表面上に窒化チタニウ
ムを２００〜５００Åの厚さで蒸着し反射防止膜６１を
形成した後、半導体装置の配線パターンのために所定の
レジストパターン（図示せず）を反射防止膜上に通常の
フォトリソグラフィー工程により形成し、前記レジスト
パターンをエッチングマスクとして使用し反射防止膜６
１、スパッター金属層６０、中間層５９、ＣＶＤ金属層
５８ａ及び核生成活性層５７を順次的にエッチングし図
５に示した本発明による配線層を完成する。
向上させるために前記実施例１の場合と同一の方法で、
前記スパッタリング金属層６０の表面上に窒化チタニウ
ムを２００〜５００Åの厚さで蒸着し反射防止膜６１を
形成した後、半導体装置の配線パターンのために所定の
レジストパターン（図示せず）を反射防止膜上に通常の
フォトリソグラフィー工程により形成し、前記レジスト
パターンをエッチングマスクとして使用し反射防止膜６
１、スパッター金属層６０、中間層５９、ＣＶＤ金属層
５８ａ及び核生成活性層５７を順次的にエッチングし図
５に示した本発明による配線層を完成する。
【００７３】（実施例３）図１９〜図２４は本発明の方
法による半導体装置の配線層形成方法の第３実施例を示
すための概略図である。本第３実施例も前記第１実施例
と蒸着方法及び熱処理概念は類似しているが、接触口で
の拡散防止膜及び核生成活性層の形成工程を異にしたも
のである。
法による半導体装置の配線層形成方法の第３実施例を示
すための概略図である。本第３実施例も前記第１実施例
と蒸着方法及び熱処理概念は類似しているが、接触口で
の拡散防止膜及び核生成活性層の形成工程を異にしたも
のである。
【００７４】図１９は拡散防止膜７５及び核生成活性層
７６の形成段階を示す。具体的には、前記実施例１及び
２の場合と同一の方法で不純物ドーピング領域７２の形
成されている半導体基板７１上に絶縁層７３を形成した
後、前記絶縁層７３に半導体基板７１の不純物ドーピン
グ領域７２の表面一部を露出させる開口部を形成する。
ここで、開口部は前記実施例１及び２と同様に、半導体
基板７１の不純物ドーピング領域７２を露出させる接触
口７４である。
７６の形成段階を示す。具体的には、前記実施例１及び
２の場合と同一の方法で不純物ドーピング領域７２の形
成されている半導体基板７１上に絶縁層７３を形成した
後、前記絶縁層７３に半導体基板７１の不純物ドーピン
グ領域７２の表面一部を露出させる開口部を形成する。
ここで、開口部は前記実施例１及び２と同様に、半導体
基板７１の不純物ドーピング領域７２を露出させる接触
口７４である。
【００７５】図２０はフォトレジスト層６９を形成する
段階を示す。前記拡散防止膜７５及び核生成活性層７６
の形成されている結果物の全面に、フォトレジストを
1.0〜1.4μm の厚さで形成する。図２１は前記フォトレ
ジストを利用し接触口の部分にのみ拡散防止膜及び核生
成活性層を残す段階を示す。前記形成されたフォトレジ
スト層６９を利用し、前記実施例２の場合と同じこと
に、結果物全面にエッチバック又はポリシング工程を行
い接触口７４部分にのみフォトレジストを残す。次に、
前記接触口７４部分に残っているフォトレジストを利用
し接触口７４の内面及び半導体基板７１の露出された表
面部分を除いた拡散防止膜７５及び核生成活性層７６
の、即ち絶縁膜７３上に形成された拡散防止膜及び核生
成活性層７６を取り除き接触口７４部分にのみ拡散防止
膜７５及び核生成活性層７６が存するようにする。図２
１で、７５ａ及び７６ａは接触口部分にのみ存する拡散
防止膜及び核生成活性層をそれぞれ示す。次に、前記接
触口７４部分に残っているフォトレジストを取り除く。
段階を示す。前記拡散防止膜７５及び核生成活性層７６
の形成されている結果物の全面に、フォトレジストを
1.0〜1.4μm の厚さで形成する。図２１は前記フォトレ
ジストを利用し接触口の部分にのみ拡散防止膜及び核生
成活性層を残す段階を示す。前記形成されたフォトレジ
スト層６９を利用し、前記実施例２の場合と同じこと
に、結果物全面にエッチバック又はポリシング工程を行
い接触口７４部分にのみフォトレジストを残す。次に、
前記接触口７４部分に残っているフォトレジストを利用
し接触口７４の内面及び半導体基板７１の露出された表
面部分を除いた拡散防止膜７５及び核生成活性層７６
の、即ち絶縁膜７３上に形成された拡散防止膜及び核生
成活性層７６を取り除き接触口７４部分にのみ拡散防止
膜７５及び核生成活性層７６が存するようにする。図２
１で、７５ａ及び７６ａは接触口部分にのみ存する拡散
防止膜及び核生成活性層をそれぞれ示す。次に、前記接
触口７４部分に残っているフォトレジストを取り除く。
【００７６】本発明の他の実施例によれば、接触口７４
部分にのみフォトレジストを残す工程は接触口７４形成
用のパターンが形成されているフォトマスクを利用し露
光及び現像し遂行することもできる。エッチバック工程
を遂行すれば、核生成活性層７６の表面上には酸化物が
存し核生成活性効果がなくなる。従って、核生成活性層
７６を接触口にのみ形成させるためには、エッチング後
に基板７１をＨ2 ＥＣＲプラズマ装置を利用し、水素ラ
ジカル又は水素プラズマに露出させて還元した後、真空
装置内に４００℃以上一定時間維持させれば絶縁膜の水
素終端効果が消えるようになり接触口７４部分にのみ核
生成活性層７６ａが存する。
部分にのみフォトレジストを残す工程は接触口７４形成
用のパターンが形成されているフォトマスクを利用し露
光及び現像し遂行することもできる。エッチバック工程
を遂行すれば、核生成活性層７６の表面上には酸化物が
存し核生成活性効果がなくなる。従って、核生成活性層
７６を接触口にのみ形成させるためには、エッチング後
に基板７１をＨ2 ＥＣＲプラズマ装置を利用し、水素ラ
ジカル又は水素プラズマに露出させて還元した後、真空
装置内に４００℃以上一定時間維持させれば絶縁膜の水
素終端効果が消えるようになり接触口７４部分にのみ核
生成活性層７６ａが存する。
【００７７】図２２はＣＶＤ金属プラグ７７を形成する
段階を示す。図２１段階の後に、前記実施例１及び２と
同一の方法でアルミニウム又はアルミニウム合金をＣＶ
Ｄ方法により蒸着させ接触口７４を埋没させる。前記実
施例１及び２では核生成活性層が絶縁膜上にも存したの
で、絶縁膜上にもＣＶＤ金属層が形成されたが、本実施
例では核生成活性層７６ａが接触口の部分にのみ存する
ので、接触口部分にだけアルミニウム又はアルミニウム
合金が蒸着され図２２に示した通りＣＶＤ金属プラグ７
７が得られる。
段階を示す。図２１段階の後に、前記実施例１及び２と
同一の方法でアルミニウム又はアルミニウム合金をＣＶ
Ｄ方法により蒸着させ接触口７４を埋没させる。前記実
施例１及び２では核生成活性層が絶縁膜上にも存したの
で、絶縁膜上にもＣＶＤ金属層が形成されたが、本実施
例では核生成活性層７６ａが接触口の部分にのみ存する
ので、接触口部分にだけアルミニウム又はアルミニウム
合金が蒸着され図２２に示した通りＣＶＤ金属プラグ７
７が得られる。
【００７８】このように得られたＣＶＤ金属プラグ７７
は前記実施例１又は２で熱処理段階前のＣＶＤ金属層と
同様にその表面が平滑でない。のみならず、接触口７４
部分に凹凸部が形成されることもできる。図２３は前記
ＣＶＤ金属プラグ７７の表面を平滑にする段階を示す。
前記ＣＶＤ金属プラグ７７を形成した後、前記実施例１
の場合と同一の方法で半導体基板７１を真空を破ること
なく他の室に入れアルゴン伝導法を利用し、溶融点以下
の高い温度で望ましくは 0.6Tm〜Tmの温度で約１〜５分
間、望ましくは約２分間熱処理し、前記ＣＶＤ金属プラ
グ７７の表面を平滑にする。図２３で、７７ａは表面の
平滑なＣＶＤ金属プラグを示す。
は前記実施例１又は２で熱処理段階前のＣＶＤ金属層と
同様にその表面が平滑でない。のみならず、接触口７４
部分に凹凸部が形成されることもできる。図２３は前記
ＣＶＤ金属プラグ７７の表面を平滑にする段階を示す。
前記ＣＶＤ金属プラグ７７を形成した後、前記実施例１
の場合と同一の方法で半導体基板７１を真空を破ること
なく他の室に入れアルゴン伝導法を利用し、溶融点以下
の高い温度で望ましくは 0.6Tm〜Tmの温度で約１〜５分
間、望ましくは約２分間熱処理し、前記ＣＶＤ金属プラ
グ７７の表面を平滑にする。図２３で、７７ａは表面の
平滑なＣＶＤ金属プラグを示す。
【００７９】図２４は中間層７８及びスパッターされた
金属層７９を形成する段階を示す。前記その表面が平滑
なＣＶＤ金属プラグ７７ａ及び絶縁膜７３上に、中間層
７８及び電子移動及びストレス移動耐性の優れたスパッ
ター金属層７９を形成する。より具体的に、アルミニウ
ム又はアルミニウム合金の金属配線の寿命を向上させた
り、スパッター金属層の下支膜を同一化するために、Ti
のような遷移金属を200〜 1,000Å位で蒸着させたり、T
iN のような遷移金属化合物を 200〜 1,000Å位で単独
又は組み合わせて蒸着する。蒸着方法は実施例１及び２
に述べられたことと同一である。
金属層７９を形成する段階を示す。前記その表面が平滑
なＣＶＤ金属プラグ７７ａ及び絶縁膜７３上に、中間層
７８及び電子移動及びストレス移動耐性の優れたスパッ
ター金属層７９を形成する。より具体的に、アルミニウ
ム又はアルミニウム合金の金属配線の寿命を向上させた
り、スパッター金属層の下支膜を同一化するために、Ti
のような遷移金属を200〜 1,000Å位で蒸着させたり、T
iN のような遷移金属化合物を 200〜 1,000Å位で単独
又は組み合わせて蒸着する。蒸着方法は実施例１及び２
に述べられたことと同一である。
【００８０】次に、前記中間層７８上にアルミニウム又
はアルミニウム合金を 3,000〜 5,000Å、望ましくは
4,000Åの厚さで蒸着しスパッター金属層７９を形成す
る。前記スパッター金属層７９は前記実施例１に述べら
れたことと同一の条件下で形成する。スパッター金属層
７９はAl-1%Si-0.5%Cuをターゲットとして使用し３５０
℃以下の温度でスパッタリングして形成したり、形成さ
れる配線層の信頼性を更に向上させるために、１５０℃
以下の温度でAl-1%Si-0.5%Cuをターゲットとして使用し
てスパッタリングし厚さ 1,000〜 2,000Åの第１金属層
を形成した後、得られた第１金属層を実施例１と同一の
方法で、前記合金の溶融点以下の高温で、望ましくは
0.8Tm〜Tmの温度で真空を破らず熱処理した後、追加で
３５０℃以下の温度、望ましくは温度を調節しない常温
で連続的にスパッタリングして厚さ 2,000〜 3,000Åの
第２金属層を形成し前記スパッター金属層７９を得る。
この際、前記第２金属層は前記実施例１の場合と同様
に、Si成分を含まないAl-0.5%Cu をターゲットとして使
用し形成させ、相異なる成分を有する第１金属層と第２
金属層より構成された複合層を形成し前記スパッター金
属層７９が得られる。
はアルミニウム合金を 3,000〜 5,000Å、望ましくは
4,000Åの厚さで蒸着しスパッター金属層７９を形成す
る。前記スパッター金属層７９は前記実施例１に述べら
れたことと同一の条件下で形成する。スパッター金属層
７９はAl-1%Si-0.5%Cuをターゲットとして使用し３５０
℃以下の温度でスパッタリングして形成したり、形成さ
れる配線層の信頼性を更に向上させるために、１５０℃
以下の温度でAl-1%Si-0.5%Cuをターゲットとして使用し
てスパッタリングし厚さ 1,000〜 2,000Åの第１金属層
を形成した後、得られた第１金属層を実施例１と同一の
方法で、前記合金の溶融点以下の高温で、望ましくは
0.8Tm〜Tmの温度で真空を破らず熱処理した後、追加で
３５０℃以下の温度、望ましくは温度を調節しない常温
で連続的にスパッタリングして厚さ 2,000〜 3,000Åの
第２金属層を形成し前記スパッター金属層７９を得る。
この際、前記第２金属層は前記実施例１の場合と同様
に、Si成分を含まないAl-0.5%Cu をターゲットとして使
用し形成させ、相異なる成分を有する第１金属層と第２
金属層より構成された複合層を形成し前記スパッター金
属層７９が得られる。
【００８１】又は、実施例１の場合と同じことに、前記
スパッター金属層７９はAl-0.5% 以下のSi-0.5%Cu をタ
ーゲットとして使用し単一層を形成することもできる。
次に、後続くフォトリソグラフィー工程を向上させるた
めに前記実施例１の場合と同一の方法で、前記スパッタ
ー金属層７９の表面上に窒化チタニウムを２００〜５０
０Åの厚さで蒸着し反射防止膜８０を形成した後、半導
体装置の配線パターンのために所定のレジストパターン
（図示せず）を反射防止膜上の通常のフォトリソグラフ
ィー工程により形成し、前記レジストパターンをエッチ
ングマスクとして使用し反射防止膜８０、スパッター金
属層７９及び中間層７８を順次的にエッチングし図６に
示した本発明による配線層を完成する。
スパッター金属層７９はAl-0.5% 以下のSi-0.5%Cu をタ
ーゲットとして使用し単一層を形成することもできる。
次に、後続くフォトリソグラフィー工程を向上させるた
めに前記実施例１の場合と同一の方法で、前記スパッタ
ー金属層７９の表面上に窒化チタニウムを２００〜５０
０Åの厚さで蒸着し反射防止膜８０を形成した後、半導
体装置の配線パターンのために所定のレジストパターン
（図示せず）を反射防止膜上の通常のフォトリソグラフ
ィー工程により形成し、前記レジストパターンをエッチ
ングマスクとして使用し反射防止膜８０、スパッター金
属層７９及び中間層７８を順次的にエッチングし図６に
示した本発明による配線層を完成する。
【００８２】（実施例４）図２５〜図３０は本発明の方
法による半導体装置の配線層形成方法の第４実施例を示
すための概略図である。図２５は接触口９５の形成段階
を示す。具体的には、前記実施例１の場合と同一の方法
で不純物ドーピング領域９２が形成されている半導体基
板９１上に絶縁層９３を形成した後、前記絶縁層９３に
半導体基板９１の不純物ドーピング領域９２の表面一部
を露出させる開口部を形成するためにフォトリソグラフ
ィー工程によりレジストパターン９４を形成する。ここ
で、開口部は前記実施例１と同じことに、半導体基板９
１の不純物ドーピング領域９２を露出させる接触口９５
である。形成された接触口９５の大きさは 0.2〜 0.6μ
m であり、アスペクト比は２〜６である。
法による半導体装置の配線層形成方法の第４実施例を示
すための概略図である。図２５は接触口９５の形成段階
を示す。具体的には、前記実施例１の場合と同一の方法
で不純物ドーピング領域９２が形成されている半導体基
板９１上に絶縁層９３を形成した後、前記絶縁層９３に
半導体基板９１の不純物ドーピング領域９２の表面一部
を露出させる開口部を形成するためにフォトリソグラフ
ィー工程によりレジストパターン９４を形成する。ここ
で、開口部は前記実施例１と同じことに、半導体基板９
１の不純物ドーピング領域９２を露出させる接触口９５
である。形成された接触口９５の大きさは 0.2〜 0.6μ
m であり、アスペクト比は２〜６である。
【００８３】図２６は拡散防止膜（９６及び９６ａ）の
形成段階を示す。前記フォトレジストパターン９４を取
り除かず、前記フォトレジストパターン９４の全表面及
び半導体基板９１の露出された表面上に拡散防止膜９６
及び９６ａを形成する。高いアスペクト比を有する接触
口での拡散防止膜の段差被覆性を増加させるために、本
実施例でも前記実施例１に述べられたように、Tiのよう
な耐火金属又は TiNのような耐火金属化合物を半導体基
板に垂直入射角を有するようにスパッターさせる。
形成段階を示す。前記フォトレジストパターン９４を取
り除かず、前記フォトレジストパターン９４の全表面及
び半導体基板９１の露出された表面上に拡散防止膜９６
及び９６ａを形成する。高いアスペクト比を有する接触
口での拡散防止膜の段差被覆性を増加させるために、本
実施例でも前記実施例１に述べられたように、Tiのよう
な耐火金属又は TiNのような耐火金属化合物を半導体基
板に垂直入射角を有するようにスパッターさせる。
【００８４】図２７は核生成活性層９７の形成段階を示
す。前記フォトレジストパターン９４と前記フォトレジ
ストパターン９４の上に形成された拡散防止膜９６を取
り除いた後、前記絶縁膜９３、接触口９５の底面即ち前
記露出された半導体基板９１の表面上に形成された拡散
防止膜９６ａ上及び接触口９５の内面に核生成活性層９
７を形成する。
す。前記フォトレジストパターン９４と前記フォトレジ
ストパターン９４の上に形成された拡散防止膜９６を取
り除いた後、前記絶縁膜９３、接触口９５の底面即ち前
記露出された半導体基板９１の表面上に形成された拡散
防止膜９６ａ上及び接触口９５の内面に核生成活性層９
７を形成する。
【００８５】前記核生成活性層９７は TiNを２００℃の
温度で、２mTorr の圧力で、１００〜５００Åの厚さ
で、蒸着させたり、Tiを蒸着した後、NH3 のような窒化
性の雰囲気で、ＲＴＡ装置を利用し約８００℃の温度で
３０秒間熱処理され得られる。図２８はＣＶＤ金属層５
８の形成段階を示す。図２７の段階後に、前記実施例１
の場合と同一の方法で、前記核生成活性層９７上にＣＶ
Ｄ金属層９８を形成し接触口９５を埋め立てる。
温度で、２mTorr の圧力で、１００〜５００Åの厚さ
で、蒸着させたり、Tiを蒸着した後、NH3 のような窒化
性の雰囲気で、ＲＴＡ装置を利用し約８００℃の温度で
３０秒間熱処理され得られる。図２８はＣＶＤ金属層５
８の形成段階を示す。図２７の段階後に、前記実施例１
の場合と同一の方法で、前記核生成活性層９７上にＣＶ
Ｄ金属層９８を形成し接触口９５を埋め立てる。
【００８６】図２９は前記ＣＶＤ金属層９８を平滑にす
る段階を示す。前記ＣＶＤ金属層９８を形成した後、前
記実施例１の場合と同一の方法で、半導体基板９１を真
空を破ることなく他の室に入れ、アルゴン伝導法を利用
し、溶融点以下の高い温度で、望ましくは 0.6Tm〜Tmの
温度で約１〜５分間、望ましくは約２分間熱処理し、前
記ＣＶＤ金属層９８の表面を平滑にする。図２２で、９
８ａは平滑なＣＶＤ金属層を示す。
る段階を示す。前記ＣＶＤ金属層９８を形成した後、前
記実施例１の場合と同一の方法で、半導体基板９１を真
空を破ることなく他の室に入れ、アルゴン伝導法を利用
し、溶融点以下の高い温度で、望ましくは 0.6Tm〜Tmの
温度で約１〜５分間、望ましくは約２分間熱処理し、前
記ＣＶＤ金属層９８の表面を平滑にする。図２２で、９
８ａは平滑なＣＶＤ金属層を示す。
【００８７】図３０は中間層９９及びスパッターされた
金属層１００を形成する段階を示す。前記その表面が平
滑なＣＶＤ金属層９８ａ上に前記実施例１の場合と同一
の方法で、中間層９９及び電子移動及びストレス移動耐
性の優れたスパッター金属層１００を形成する。次に、
後続くフォトリソグラフィー工程を向上させるために前
記実施例１の場合と同一の方法で、前記スパッター金属
層１００の表面上に窒化チタニウムを２００〜５００Å
の厚さで蒸着し反射防止膜１０１を形成した後、半導体
装置の配線パターンのために所定のレジストパターン
（図示せず）を反射防止膜上に通常のフォトリソグラフ
ィー工程により形成し、前記レジストパターンをエッチ
ングマスクとして使用し反射防止膜１０１、スパッター
金属層１００、中間層９９、平坦なＣＶＤ金属層９８ａ
及び核生成活性層９７を順次的にエッチングし図７に示
した本発明による配線層を完成する。
金属層１００を形成する段階を示す。前記その表面が平
滑なＣＶＤ金属層９８ａ上に前記実施例１の場合と同一
の方法で、中間層９９及び電子移動及びストレス移動耐
性の優れたスパッター金属層１００を形成する。次に、
後続くフォトリソグラフィー工程を向上させるために前
記実施例１の場合と同一の方法で、前記スパッター金属
層１００の表面上に窒化チタニウムを２００〜５００Å
の厚さで蒸着し反射防止膜１０１を形成した後、半導体
装置の配線パターンのために所定のレジストパターン
（図示せず）を反射防止膜上に通常のフォトリソグラフ
ィー工程により形成し、前記レジストパターンをエッチ
ングマスクとして使用し反射防止膜１０１、スパッター
金属層１００、中間層９９、平坦なＣＶＤ金属層９８ａ
及び核生成活性層９７を順次的にエッチングし図７に示
した本発明による配線層を完成する。
【００８８】前記本発明の半導体装置の配線層は 0.3μ
m 大きさの接触口又はブァイアの埋没が可能であり次世
代高集積半導体装置の金属配線が可能である。又、接触
口はＣＶＤ方法により埋没させた後、真空熱処理するこ
とにより、信頼性が向上され、ＣＶＤアルミニウム配線
層の表面が平滑に形成され後続くリソグラフィー工程が
容易に遂行され得る。又、前記ＣＶＤ金属層上に信頼性
の良い金属層を通常のスパッタリング方法によって形成
することにより全体的な半導体装置の金属層の信頼性が
保たれる。
m 大きさの接触口又はブァイアの埋没が可能であり次世
代高集積半導体装置の金属配線が可能である。又、接触
口はＣＶＤ方法により埋没させた後、真空熱処理するこ
とにより、信頼性が向上され、ＣＶＤアルミニウム配線
層の表面が平滑に形成され後続くリソグラフィー工程が
容易に遂行され得る。又、前記ＣＶＤ金属層上に信頼性
の良い金属層を通常のスパッタリング方法によって形成
することにより全体的な半導体装置の金属層の信頼性が
保たれる。
【００８９】又、前記表面が平滑なＣＶＤ金属層は真空
熱処理段階を通じてＣＶＤ金属層内に残存するガスや不
純物が排出されるベーキング効果を有する。従って、Ｃ
ＶＤ金属層の膜質が向上される。本発明によると、ＣＶ
Ｄ方法により、接触口を埋め立てる場合、半導体ウェハ
ーを大量で処理することができ、処理量が増加され半導
体装置の単価が低められる。
熱処理段階を通じてＣＶＤ金属層内に残存するガスや不
純物が排出されるベーキング効果を有する。従って、Ｃ
ＶＤ金属層の膜質が向上される。本発明によると、ＣＶ
Ｄ方法により、接触口を埋め立てる場合、半導体ウェハ
ーを大量で処理することができ、処理量が増加され半導
体装置の単価が低められる。
【００９０】又、真空熱処理方法によりボイドが形成さ
れず、接触口の完全な埋没が可能である。又、熱処理の
際核生成活性層として適切に選択し、アルミニウムと核
生成活性層の反応により接合スパイキングが防止できる
信頼性のある配線層の形成が可能である。
れず、接触口の完全な埋没が可能である。又、熱処理の
際核生成活性層として適切に選択し、アルミニウムと核
生成活性層の反応により接合スパイキングが防止できる
信頼性のある配線層の形成が可能である。
【００９１】本発明の配線層の形成方法は選択的エピタ
キシャル（epitaxial ）成長方法でないので、下支膜と
は関係なく配線層が形成できる。以上、本発明を実施例
を挙げ具体的に説明したが、本発明はこれに限らず、当
業者の通常の知識の範囲内でその変形や改良が可能であ
ることは無論のことである。
キシャル（epitaxial ）成長方法でないので、下支膜と
は関係なく配線層が形成できる。以上、本発明を実施例
を挙げ具体的に説明したが、本発明はこれに限らず、当
業者の通常の知識の範囲内でその変形や改良が可能であ
ることは無論のことである。
【図１】通常のスパッタリングの際に形成されるアルミ
ニウムに蒸着されたプロファイルを示す図である。
ニウムに蒸着されたプロファイルを示す図である。
【図２】従来のＣＶＤ方法によりAlを蒸着させ得られた
アルミニウム層のプロファイルを示す図である。
アルミニウム層のプロファイルを示す図である。
【図３】Al金属を蒸着した後真空熱処理したり高温スパ
ッタリング方法により接触口を埋没する場合に接触口に
存するボイドを示す図である。
ッタリング方法により接触口を埋没する場合に接触口に
存するボイドを示す図である。
【図４】本発明の半導体装置の配線層の例を示す断面図
である。
である。
【図５】本発明の半導体装置の配線層の例を示す断面図
である。
である。
【図６】本発明の半導体装置の配線層の例を示す断面図
である。
である。
【図７】本発明の半導体装置の配線層の例を示す断面図
である。
である。
【図８】本発明の方法による半導体装置の配線層形成方
法の第１実施例を示すための概略図である。
法の第１実施例を示すための概略図である。
【図９】本発明の方法による半導体装置の配線層形成方
法の第１実施例を示すための概略図である。
法の第１実施例を示すための概略図である。
【図１０】本発明の方法による半導体装置の配線層形成
方法の第１実施例を示すための概略図である。
方法の第１実施例を示すための概略図である。
【図１１】本発明の方法による半導体装置の配線層形成
方法の第１実施例を示すための概略図である。
方法の第１実施例を示すための概略図である。
【図１２】本発明の方法による半導体装置の配線層形成
方法の第１実施例を示すための概略図である。
方法の第１実施例を示すための概略図である。
【図１３】本発明の方法による半導体装置の配線層の形
成方法の第２実施例を示すための概略図である。
成方法の第２実施例を示すための概略図である。
【図１４】本発明の方法による半導体装置の配線層の形
成方法の第２実施例を示すための概略図である。
成方法の第２実施例を示すための概略図である。
【図１５】本発明の方法による半導体装置の配線層の形
成方法の第２実施例を示すための概略図である。
成方法の第２実施例を示すための概略図である。
【図１６】本発明の方法による半導体装置の配線層の形
成方法の第２実施例を示すための概略図である。
成方法の第２実施例を示すための概略図である。
【図１７】本発明の方法による半導体装置の配線層の形
成方法の第２実施例を示すための概略図である。
成方法の第２実施例を示すための概略図である。
【図１８】本発明の方法による半導体装置の配線層の形
成方法の第２実施例を示すための概略図である。
成方法の第２実施例を示すための概略図である。
【図１９】本発明の方法による半導体装置の配線層の形
成方法の第３実施例を示すための概略図である。
成方法の第３実施例を示すための概略図である。
【図２０】本発明の方法による半導体装置の配線層の形
成方法の第３実施例を示すための概略図である。
成方法の第３実施例を示すための概略図である。
【図２１】本発明の方法による半導体装置の配線層の形
成方法の第３実施例を示すための概略図である。
成方法の第３実施例を示すための概略図である。
【図２２】本発明の方法による半導体装置の配線層の形
成方法の第３実施例を示すための概略図である。
成方法の第３実施例を示すための概略図である。
【図２３】本発明の方法による半導体装置の配線層の形
成方法の第３実施例を示すための概略図である。
成方法の第３実施例を示すための概略図である。
【図２４】本発明の方法による半導体装置の配線層の形
成方法の第３実施例を示すための概略図である。
成方法の第３実施例を示すための概略図である。
【図２５】本発明の方法による半導体装置の配線層の形
成方法の第４実施例を示すための概略図である。
成方法の第４実施例を示すための概略図である。
【図２６】本発明の方法による半導体装置の配線層の形
成方法の第４実施例を示すための概略図である。
成方法の第４実施例を示すための概略図である。
【図２７】本発明の方法による半導体装置の配線層の形
成方法の第４実施例を示すための概略図である。
成方法の第４実施例を示すための概略図である。
【図２８】本発明の方法による半導体装置の配線層の形
成方法の第４実施例を示すための概略図である。
成方法の第４実施例を示すための概略図である。
【図２９】本発明の方法による半導体装置の配線層の形
成方法の第４実施例を示すための概略図である。
成方法の第４実施例を示すための概略図である。
【図３０】本発明の方法による半導体装置の配線層の形
成方法の第４実施例を示すための概略図である。
成方法の第４実施例を示すための概略図である。
Claims (32)
- 【請求項１】 半導体ウェハー上に形成されており凹部
を有する絶縁膜と、前記凹部を完全に埋め立て平滑な表
面を有するＣＶＤ金属層と、前記ＣＶＤ金属層上に形成
されており、スパッターされた金属層より構成されたこ
とを特徴とする配線とを含む半導体装置。 - 【請求項２】 前記凹部は半導体基板に形成された不純
物ドーピング領域を露出させる接触口又は半導体装置の
上部導電層と下部導電層の電気的接続のためのブァイア
であることを特徴とする請求項１記載の半導体装置。 - 【請求項３】 前記ＣＶＤ金属と前記絶縁膜との反応を
抑制するために、前記ＣＶＤ金属層の下部に形成された
拡散防止膜を更に含むことを特徴とする請求項１記載の
半導体装置。 - 【請求項４】 前記ＣＶＤ金属層の下部に形成されてい
る核生成活性層を更に含むことを特徴とする請求項１記
載の半導体装置。 - 【請求項５】 前記核生成層はシリコン、銅、又はこれ
らの組合で構成されたことを特徴とする請求項４記載の
半導体装置。 - 【請求項６】 前記核生成活性層は耐火金属又は耐火金
属化合物より構成されたことを特徴とする請求項４記載
の半導体装置。 - 【請求項７】 前記核生成活性層は水素処理層又はシリ
ル化層であることを特徴とする請求項４記載の半導体装
置。 - 【請求項８】 前記ＣＶＤ金属層とスパッターされた金
属層の間に形成された中間層を更に含むことを特徴とす
る請求項１記載の半導体装置。 - 【請求項９】 前記中間層は（１１１）配向性を有する
第３拡散防止膜であることを特徴とする請求項８記載の
半導体装置。 - 【請求項１０】 前記中間層はシリコン、耐火金属又は
耐火金属化合物より構成されたことを特徴とする請求項
８記載の半導体装置。 - 【請求項１１】 半導体基板上に形成されており開口部
を有する絶縁膜と、前記開口部を完全に埋め立て平坦な
表面を有するＣＶＤ金属プラグと、 前記ＣＶＤ金属プラグ及び前記絶縁膜層上に形成されて
おりスパッターされた金属層より構成された配線を含む
半導体装置。 - 【請求項１２】 前記開口部は半導体基板に形成された
不純物ドーピング領域を露出させる接触口又は半導体装
置の上部導電層と下部導電層の電気的接続のためのブァ
イアであることを特徴とする請求項１１記載の半導体装
置。 - 【請求項１３】 前記開口部の内面及び底面上に形成さ
れ、前記ＣＶＤ金属プラグの下部に形成された拡散防止
膜を更に含むことを特徴とする請求項１１記載の半導体
装置。 - 【請求項１４】 前記開口部の内面とＣＶＤ金属プラグ
の間に形成されている核生成活性層を更に含むことを特
徴とする請求項１１記載の半導体装置。 - 【請求項１５】 前記ＣＶＤ金属プラグ及び前記絶縁膜
とスパッターされた金属層の間に形成された中間層を更
に含むことを特徴とする請求項１１記載の半導体装置。 - 【請求項１６】 半導体基板上に開口部を有する絶縁膜
を形成する段階と、前記開口部を埋め立てる金属層をＣ
ＶＤ方法によりＣＶＤ金属層を形成する段階と、 前記ＣＶＤ金属層を熱処理しその表面を平滑にする段階
と、 前記ＣＶＤ金属層上にスパッタリング方法によりスパッ
ターされた金属層を形成する段階とを含むことを特徴と
する半導体装置の製造方法。 - 【請求項１７】 前記ＣＶＤ金属層はＴＩＢＡ、ＴＭ
Ａ、ＤＭＡＨ及びＤＩＢＡＨより構成された群から選択
された有機金属化合物をソースとして利用して形成させ
ることを特徴とする請求項１６記載の半導体装置の製造
方法。 - 【請求項１８】 前記ＣＶＤ金属層を形成する前に、前
記ＣＶＤ金属層と前記ＣＶＤ金属層と接触する半導体基
板又は絶縁膜との反応を抑制するために、前記開口部の
内面、底面及び前記絶縁膜上に拡散防止膜を形成する段
階を更に含むことを特徴とする請求項１６記載の半導体
装置の製造方法。 - 【請求項１９】 前記ＣＶＤ金属層を形成する前に、前
記ＣＶＤ金属層と前記ＣＶＤ金属層と接触する半導体基
板との反応を抑制するために、前記開口部の底面上に拡
散防止膜を形成する段階を更に含むことを特徴とする請
求項１６記載の半導体装置の製造方法。 - 【請求項２０】 前記ＣＶＤ金属層を形成する前に、前
記ＣＶＤ金属層と前記ＣＶＤ金属層と接触する半導体基
板又は絶縁膜との反応を抑制するために、前記開口部の
底面及び内面上に拡散防止膜を形成する段階を更に含む
ことを特徴とする請求項１６記載の半導体装置の製造方
法。 - 【請求項２１】 前記ＣＶＤ金属層を形成する前に、前
記ＣＶＤ金属層を均一に形成するために前記ＣＶＤ金属
層が形成される部分に核生成活性層を形成する段階を更
に含むことを特徴とする請求項１６記載の半導体装置の
製造方法。 - 【請求項２２】 前記核生成活性層はＴｉ、Ｍｏ、Ｔａ
及びＺｒより構成された群から選択された耐火金属又は
これらの化合物を蒸着して形成させることを特徴とする
請求項２１記載の半導体装置の製造方法。 - 【請求項２３】 前記核生成活性層は水素終端又は水素
処理して得られた水素処理層であることを特徴とする請
求項２１記載の半導体装置の製造方法。 - 【請求項２４】 前記核生成活性層はシリコンをスパッ
タリングしたりシリコン水素化物をフラッシングして得
られたシリコン層であることを特徴とする請求項２１記
載の半導体装置の製造方法。 - 【請求項２５】 前記核生成活性層はシリル化工程によ
り得られたシリル化層であることを特徴とする請求項２
１記載の半導体装置の製造方法。 - 【請求項２６】 前記熱処理工程は前記ＣＶＤ金属層を
構成する金属の溶融点以下の高温で真空を破らず、連続
的に遂行することを特徴とする請求項１６記載の半導体
装置の製造方法。 - 【請求項２７】 前記熱処理工程は 0.6Tm〜Tm（Tmは前
記ＣＶＤ金属層を構成する金属の溶融点である）の温度
で遂行することを特徴とする請求項２５記載の半導体装
置の製造方法。 - 【請求項２８】 前記スパッターされた金属層を形成す
る前に、前記表面の平滑なＣＶＤ金属層上に中間層を形
成する工程を更に含むことを特徴とする請求項１６記載
の半導体装置の製造方法。 - 【請求項２９】 前記中間層として優先方位が（１１
１）である TiNを蒸着させ形成することを特徴とする請
求項２８記載の半導体装置の製造方法。 - 【請求項３０】 前記スパッター金属層は低温でスパッ
ターされた金属層の所定厚さの一部分を先ず蒸着し第１
スパッター金属層を形成し、前記第１スパッター金属層
を溶融点以下の高温で熱処理した後、前記スパッターさ
れた金属層が所定の厚さを有するように追加で金属を蒸
着し第２金属層を形成して得られた複合層より構成され
ることを特徴とする請求項１６記載の半導体装置の製造
方法。 - 【請求項３１】 半導体基板上にＣＶＤ方法により金属
を蒸着し金属層を形成する段階と、 前記金属層を前記金属層を構成する金属の溶融点以下の
高温で熱処理し前記金属層の表面を平滑にする段階とを
含むことを特徴とする半導体装置の製造方法。 - 【請求項３２】 半導体基板上に開口部を有する絶縁膜
を形成する段階と、前記開口部のみを選択的に埋め立て
るＣＶＤ金属プラグをＣＶＤ方法により形成する段階
と、 前記ＣＶＤ金属プラグを熱処理しその表面を平滑にする
段階と、 前記ＣＶＤ金属プラグ及び前記絶縁膜上にスパッタリン
グ方法によりスパッターされた金属層を形成する段階と
を含むことを特徴とする半導体装置の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1992P26603 | 1992-12-30 | ||
| KR1019920026603A KR970001883B1 (ko) | 1992-12-30 | 1992-12-30 | 반도체장치 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06232077A true JPH06232077A (ja) | 1994-08-19 |
| JP3584054B2 JP3584054B2 (ja) | 2004-11-04 |
Family
ID=19347747
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33758593A Expired - Lifetime JP3584054B2 (ja) | 1992-12-30 | 1993-12-28 | 半導体装置及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (5) | US5572072A (ja) |
| JP (1) | JP3584054B2 (ja) |
| KR (1) | KR970001883B1 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2753304A1 (fr) * | 1996-09-07 | 1998-03-13 | United Microelectronics Corp | Procede de fabrication d'un bouchon conducteur |
| EP0831523A2 (en) * | 1996-09-23 | 1998-03-25 | Applied Materials, Inc. | Semi-selective chemical vapor deposition of conducting material |
| JP2001524754A (ja) * | 1997-11-26 | 2001-12-04 | アプライド マテリアルズ インコーポレイテッド | Ｃｖｄアルミニウム及びｐｖｄアルミニウム集積を用いた新しいホール充填技術 |
| US6797620B2 (en) | 2002-04-16 | 2004-09-28 | Applied Materials, Inc. | Method and apparatus for improved electroplating fill of an aperture |
Families Citing this family (84)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6051490A (en) * | 1991-11-29 | 2000-04-18 | Sony Corporation | Method of forming wirings |
| US5561082A (en) * | 1992-07-31 | 1996-10-01 | Kabushiki Kaisha Toshiba | Method for forming an electrode and/or wiring layer by reducing copper oxide or silver oxide |
| JP3491237B2 (ja) * | 1993-09-24 | 2004-01-26 | 日本テキサス・インスツルメンツ株式会社 | 半導体装置の積層導電膜構造 |
| JP3395299B2 (ja) * | 1993-11-08 | 2003-04-07 | ソニー株式会社 | 半導体装置の配線構造及び配線形成方法 |
| US6159854A (en) * | 1994-08-22 | 2000-12-12 | Fujitsu Limited | Process of growing conductive layer from gas phase |
| KR100413890B1 (ko) * | 1995-03-02 | 2004-03-19 | 동경 엘렉트론 주식회사 | 반도체장치의제조방법및제조장치 |
| US6348708B1 (en) * | 1995-04-10 | 2002-02-19 | Lg Semicon Co., Ltd. | Semiconductor device utilizing a rugged tungsten film |
| JPH09102541A (ja) * | 1995-10-05 | 1997-04-15 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| US6120844A (en) * | 1995-11-21 | 2000-09-19 | Applied Materials, Inc. | Deposition film orientation and reflectivity improvement using a self-aligning ultra-thin layer |
| KR100440418B1 (ko) * | 1995-12-12 | 2004-10-20 | 텍사스 인스트루먼츠 인코포레이티드 | 저압,저온의반도체갭충전처리방법 |
| US5773890A (en) * | 1995-12-28 | 1998-06-30 | Nippon Steel Corporation | Semiconductor device that prevents peeling of a titanium nitride film |
| JP3695606B2 (ja) * | 1996-04-01 | 2005-09-14 | 忠弘 大見 | 半導体装置及びその製造方法 |
| US6239492B1 (en) * | 1996-05-08 | 2001-05-29 | Micron Technology, Inc. | Semiconductor structure with a titanium aluminum nitride layer and method for fabricating same |
| US5663108A (en) * | 1996-06-13 | 1997-09-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Optimized metal pillar via process |
| US5990507A (en) * | 1996-07-09 | 1999-11-23 | Kabushiki Kaisha Toshiba | Semiconductor device having ferroelectric capacitor structures |
| TW314654B (en) * | 1996-09-07 | 1997-09-01 | United Microelectronics Corp | Manufacturing method of conductive plug |
| US5909637A (en) * | 1996-09-20 | 1999-06-01 | Sharp Microelectronics Technology, Inc. | Copper adhesion to a diffusion barrier surface and method for same |
| US5994218A (en) * | 1996-09-30 | 1999-11-30 | Kabushiki Kaisha Toshiba | Method of forming electrical connections for a semiconductor device |
| US6265781B1 (en) * | 1996-10-19 | 2001-07-24 | Micron Technology, Inc. | Methods and solutions for cleaning polished aluminum-containing layers, methods for making metallization structures, and the structures resulting from these methods |
| US6016012A (en) * | 1996-11-05 | 2000-01-18 | Cypress Semiconductor Corporation | Thin liner layer providing reduced via resistance |
| GB2319532B (en) * | 1996-11-22 | 2001-01-31 | Trikon Equip Ltd | Method and apparatus for treating a semiconductor wafer |
| US6071810A (en) * | 1996-12-24 | 2000-06-06 | Kabushiki Kaisha Toshiba | Method of filling contact holes and wiring grooves of a semiconductor device |
| KR100414746B1 (ko) * | 1996-12-31 | 2004-03-31 | 주식회사 하이닉스반도체 | 반도체소자의금속배선형성방법 |
| KR100227843B1 (ko) * | 1997-01-22 | 1999-11-01 | 윤종용 | 반도체 소자의 콘택 배선 방법 및 이를 이용한 커패시터 제조방법 |
| US5844318A (en) | 1997-02-18 | 1998-12-01 | Micron Technology, Inc. | Aluminum film for semiconductive devices |
| US6268661B1 (en) * | 1999-08-31 | 2001-07-31 | Nec Corporation | Semiconductor device and method of its fabrication |
| KR100243285B1 (ko) * | 1997-02-27 | 2000-02-01 | 윤종용 | 고유전 커패시터 및 그 제조방법 |
| JP3304807B2 (ja) * | 1997-03-13 | 2002-07-22 | 三菱電機株式会社 | 銅薄膜の成膜方法 |
| US5913146A (en) * | 1997-03-18 | 1999-06-15 | Lucent Technologies Inc. | Semiconductor device having aluminum contacts or vias and method of manufacture therefor |
| NL1005653C2 (nl) * | 1997-03-26 | 1998-09-29 | United Microelectronics Corp | Werkwijze voor het fabriceren van een geleidende contactpen. |
| US6395629B1 (en) * | 1997-04-16 | 2002-05-28 | Stmicroelectronics, Inc. | Interconnect method and structure for semiconductor devices |
| US6171957B1 (en) * | 1997-07-16 | 2001-01-09 | Mitsubishi Denki Kabushiki Kaisha | Manufacturing method of semiconductor device having high pressure reflow process |
| KR100269878B1 (ko) * | 1997-08-22 | 2000-12-01 | 윤종용 | 반도체소자의금속배선형성방법 |
| US6010960A (en) * | 1997-10-29 | 2000-01-04 | Advanced Micro Devices, Inc. | Method and system for providing an interconnect having reduced failure rates due to voids |
| JP3201321B2 (ja) * | 1997-11-10 | 2001-08-20 | 日本電気株式会社 | 配線用アルミニウム膜の形成方法 |
| US6228764B1 (en) * | 1997-11-12 | 2001-05-08 | Lg Semicon Co., Ltd. | Method of forming wiring in semiconductor device |
| KR100273989B1 (ko) * | 1997-11-25 | 2001-01-15 | 윤종용 | 반도체장치의콘택형성방법 |
| US6020266A (en) * | 1997-12-31 | 2000-02-01 | Intel Corporation | Single step electroplating process for interconnect via fill and metal line patterning |
| US6906421B1 (en) * | 1998-01-14 | 2005-06-14 | Cypress Semiconductor Corporation | Method of forming a low resistivity Ti-containing interconnect and semiconductor device comprising the same |
| US6376369B1 (en) | 1998-02-12 | 2002-04-23 | Micron Technology, Inc. | Robust pressure aluminum fill process |
| US6136690A (en) | 1998-02-13 | 2000-10-24 | Micron Technology, Inc. | In situ plasma pre-deposition wafer treatment in chemical vapor deposition technology for semiconductor integrated circuit applications |
| US6022800A (en) * | 1998-04-29 | 2000-02-08 | Worldwide Semiconductor Manufacturing Corporation | Method of forming barrier layer for tungsten plugs in interlayer dielectrics |
| US6547934B2 (en) | 1998-05-18 | 2003-04-15 | Applied Materials, Inc. | Reduction of metal oxide in a dual frequency etch chamber |
| JPH11340228A (ja) * | 1998-05-28 | 1999-12-10 | Fujitsu Ltd | Ａｌ合金配線を有する半導体装置 |
| US6297147B1 (en) * | 1998-06-05 | 2001-10-02 | Applied Materials, Inc. | Plasma treatment for ex-situ contact fill |
| JP3219056B2 (ja) * | 1998-08-12 | 2001-10-15 | 日本電気株式会社 | 有機絶縁膜の加工方法 |
| JP2000133712A (ja) * | 1998-08-18 | 2000-05-12 | Seiko Epson Corp | 半導体装置の製造方法 |
| US6277737B1 (en) * | 1998-09-02 | 2001-08-21 | Micron Technology, Inc. | Semiconductor processing methods and integrated circuitry |
| US6635562B2 (en) | 1998-09-15 | 2003-10-21 | Micron Technology, Inc. | Methods and solutions for cleaning polished aluminum-containing layers |
| US6255192B1 (en) * | 1998-09-29 | 2001-07-03 | Conexant Systems, Inc. | Methods for barrier layer formation |
| US7053002B2 (en) | 1998-12-04 | 2006-05-30 | Applied Materials, Inc | Plasma preclean with argon, helium, and hydrogen gases |
| US6372301B1 (en) * | 1998-12-22 | 2002-04-16 | Applied Materials, Inc. | Method of improving adhesion of diffusion layers on fluorinated silicon dioxide |
| JP3277909B2 (ja) * | 1999-02-08 | 2002-04-22 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| GB2349392B (en) * | 1999-04-20 | 2003-10-22 | Trikon Holdings Ltd | A method of depositing a layer |
| JP2000315687A (ja) * | 1999-04-30 | 2000-11-14 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US6821571B2 (en) | 1999-06-18 | 2004-11-23 | Applied Materials Inc. | Plasma treatment to enhance adhesion and to minimize oxidation of carbon-containing layers |
| EP1069213A3 (en) * | 1999-07-12 | 2004-01-28 | Applied Materials, Inc. | Optimal anneal technology for micro-voiding control and self-annealing management of electroplated copper |
| US6080657A (en) * | 1999-07-16 | 2000-06-27 | Taiwan Semiconductor Manufacturing Company | Method of reducing AlCu hillocks |
| US7211512B1 (en) | 2000-01-18 | 2007-05-01 | Micron Technology, Inc. | Selective electroless-plated copper metallization |
| US6416812B1 (en) * | 2000-06-29 | 2002-07-09 | International Business Machines Corporation | Method for depositing copper onto a barrier layer |
| US6794311B2 (en) | 2000-07-14 | 2004-09-21 | Applied Materials Inc. | Method and apparatus for treating low k dielectric layers to reduce diffusion |
| US6509274B1 (en) * | 2000-08-04 | 2003-01-21 | Applied Materials, Inc. | Method for forming aluminum lines over aluminum-filled vias in a semiconductor substrate |
| DE10040465A1 (de) * | 2000-08-18 | 2002-03-07 | Infineon Technologies Ag | Prozessführung für eine Metall/Metall-Kontaktherstellung |
| US6500757B1 (en) * | 2000-11-03 | 2002-12-31 | Advanced Micro Devices, Inc. | Method and apparatus for controlling grain growth roughening in conductive stacks |
| US6555909B1 (en) * | 2001-01-11 | 2003-04-29 | Advanced Micro Devices, Inc. | Seedless barrier layers in integrated circuits and a method of manufacture therefor |
| KR100455382B1 (ko) * | 2002-03-12 | 2004-11-06 | 삼성전자주식회사 | 듀얼 다마신 구조를 가지는 반도체 소자의 금속 배선 형성방법 |
| US20030224958A1 (en) * | 2002-05-29 | 2003-12-04 | Andreas Michael T. | Solutions for cleaning polished aluminum-containing layers |
| US7311946B2 (en) * | 2003-05-02 | 2007-12-25 | Air Products And Chemicals, Inc. | Methods for depositing metal films on diffusion barrier layers by CVD or ALD processes |
| KR20050011151A (ko) * | 2003-07-22 | 2005-01-29 | 삼성전자주식회사 | 금속을 포함하는 전극들로 이루어진 캐패시터를 갖는반도체 소자의 형성방법 |
| US7351656B2 (en) * | 2005-01-21 | 2008-04-01 | Kabushiki Kaihsa Toshiba | Semiconductor device having oxidized metal film and manufacture method of the same |
| US20070259457A1 (en) * | 2006-05-04 | 2007-11-08 | Texas Instruments | Optical endpoint detection of planarization |
| KR100818711B1 (ko) * | 2006-12-07 | 2008-04-01 | 주식회사 하이닉스반도체 | 반도체 소자의 소자분리막 형성방법 |
| KR100842914B1 (ko) * | 2006-12-28 | 2008-07-02 | 주식회사 하이닉스반도체 | 반도체 소자의 금속배선 형성방법 |
| KR100875169B1 (ko) * | 2007-07-26 | 2008-12-22 | 주식회사 동부하이텍 | 반도체 소자의 금속배선 형성방법 |
| JP2009104916A (ja) * | 2007-10-24 | 2009-05-14 | Canon Inc | 電子放出素子、電子源、画像表示装置および電子放出素子の製造方法 |
| US20090130466A1 (en) * | 2007-11-16 | 2009-05-21 | Air Products And Chemicals, Inc. | Deposition Of Metal Films On Diffusion Layers By Atomic Layer Deposition And Organometallic Precursor Complexes Therefor |
| US9024327B2 (en) * | 2007-12-14 | 2015-05-05 | Cree, Inc. | Metallization structure for high power microelectronic devices |
| KR20090069569A (ko) * | 2007-12-26 | 2009-07-01 | 주식회사 동부하이텍 | 반도체소자 및 그 제조방법 |
| JP5025679B2 (ja) * | 2009-03-27 | 2012-09-12 | 株式会社東芝 | 半導体装置 |
| US8975531B2 (en) | 2013-01-22 | 2015-03-10 | International Business Machines Corporation | Composite copper wire interconnect structures and methods of forming |
| CN106659464B (zh) * | 2014-04-18 | 2020-03-20 | 蝴蝶网络有限公司 | 互补金属氧化物半导体(cmos)晶片中的超声换能器及相关装置和方法 |
| CN107026113B (zh) * | 2016-02-02 | 2020-03-31 | 中芯国际集成电路制造(上海)有限公司 | 半导体装置的制造方法和系统 |
| US10727120B2 (en) * | 2018-08-23 | 2020-07-28 | Globalfoundries Inc. | Controlling back-end-of-line dimensions of semiconductor devices |
| CN110970364A (zh) * | 2018-09-29 | 2020-04-07 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
Family Cites Families (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61183942A (ja) * | 1985-02-08 | 1986-08-16 | Fujitsu Ltd | 半導体装置の製造方法 |
| US4673623A (en) * | 1985-05-06 | 1987-06-16 | The Board Of Trustees Of The Leland Stanford Junior University | Layered and homogeneous films of aluminum and aluminum/silicon with titanium and tungsten for multilevel interconnects |
| JPS62109341A (ja) * | 1985-11-07 | 1987-05-20 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JPS62132848A (ja) * | 1985-12-03 | 1987-06-16 | Takeda Chem Ind Ltd | ２，３−ジヒドロ−２−ジアゾ−３−オキソ安息香酸もしくはそのエステルならびにそれらの製造法 |
| JPS62132348A (ja) * | 1985-12-04 | 1987-06-15 | Sony Corp | 半導体装置の製造方法 |
| DE3682395D1 (de) * | 1986-03-27 | 1991-12-12 | Ibm | Verfahren zur herstellung von seitenstrukturen. |
| JPS6390153A (ja) * | 1986-10-03 | 1988-04-21 | Hitachi Ltd | 半導体装置の製造方法 |
| JPS6397762A (ja) * | 1986-10-15 | 1988-04-28 | 未来工業株式会社 | シート材、及びこのシート材を使用する方形枠形成方法 |
| JPS6399549A (ja) * | 1986-10-16 | 1988-04-30 | Nec Corp | メモリ集積回路装置 |
| JPS6399546A (ja) * | 1986-10-16 | 1988-04-30 | Hitachi Ltd | 半導体装置の製造方法 |
| US4924295A (en) * | 1986-11-28 | 1990-05-08 | Siemens Aktiengesellschaft | Integrated semi-conductor circuit comprising at least two metallization levels composed of aluminum or aluminum compounds and a method for the manufacture of same |
| US4884123A (en) * | 1987-02-19 | 1989-11-28 | Advanced Micro Devices, Inc. | Contact plug and interconnect employing a barrier lining and a backfilled conductor material |
| US4826754A (en) * | 1987-04-27 | 1989-05-02 | Microelectronics Center Of North Carolina | Method for anisotropically hardening a protective coating for integrated circuit manufacture |
| US4784973A (en) * | 1987-08-24 | 1988-11-15 | Inmos Corporation | Semiconductor contact silicide/nitride process with control for silicide thickness |
| US4910580A (en) * | 1987-08-27 | 1990-03-20 | Siemens Aktiengesellschaft | Method for manufacturing a low-impedance, planar metallization composed of aluminum or of an aluminum alloy |
| US4837183A (en) * | 1988-05-02 | 1989-06-06 | Motorola Inc. | Semiconductor device metallization process |
| JPH026052A (ja) * | 1988-06-21 | 1990-01-10 | Toshiba Corp | 通電加熱部材 |
| JP2751223B2 (ja) * | 1988-07-14 | 1998-05-18 | セイコーエプソン株式会社 | 半導体装置およびその製造方法 |
| JPH0666287B2 (ja) * | 1988-07-25 | 1994-08-24 | 富士通株式会社 | 半導体装置の製造方法 |
| US4998157A (en) * | 1988-08-06 | 1991-03-05 | Seiko Epson Corporation | Ohmic contact to silicon substrate |
| JPH02159065A (ja) * | 1988-12-13 | 1990-06-19 | Matsushita Electric Ind Co Ltd | コンタクト電極の形成方法 |
| US5254872A (en) * | 1989-03-14 | 1993-10-19 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
| JP2721023B2 (ja) * | 1989-09-26 | 1998-03-04 | キヤノン株式会社 | 堆積膜形成法 |
| US4970176A (en) * | 1989-09-29 | 1990-11-13 | Motorola, Inc. | Multiple step metallization process |
| EP0430403B1 (en) * | 1989-11-30 | 1998-01-07 | STMicroelectronics, Inc. | Method for fabricating interlevel contacts |
| US5279990A (en) * | 1990-03-02 | 1994-01-18 | Motorola, Inc. | Method of making a small geometry contact using sidewall spacers |
| JPH0437067A (ja) * | 1990-05-31 | 1992-02-07 | Canon Inc | 半導体素子用電極及び該電極を有する半導体装置及びその製造方法 |
| JPH0438875A (ja) * | 1990-06-04 | 1992-02-10 | Toshiba Corp | 半導体装置およびその製造方法 |
| JP3170791B2 (ja) * | 1990-09-11 | 2001-05-28 | ソニー株式会社 | Ａｌ系材料膜のエッチング方法 |
| JP2841976B2 (ja) * | 1990-11-28 | 1998-12-24 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| JP2660359B2 (ja) * | 1991-01-30 | 1997-10-08 | 三菱電機株式会社 | 半導体装置 |
| CA2061119C (en) * | 1991-04-19 | 1998-02-03 | Pei-Ing P. Lee | Method of depositing conductors in high aspect ratio apertures |
| US5124780A (en) * | 1991-06-10 | 1992-06-23 | Micron Technology, Inc. | Conductive contact plug and a method of forming a conductive contact plug in an integrated circuit using laser planarization |
| US5242860A (en) * | 1991-07-24 | 1993-09-07 | Applied Materials, Inc. | Method for the formation of tin barrier layer with preferential (111) crystallographic orientation |
| US5378660A (en) * | 1993-02-12 | 1995-01-03 | Applied Materials, Inc. | Barrier layers and aluminum contacts |
-
1992
- 1992-12-30 KR KR1019920026603A patent/KR970001883B1/ko not_active IP Right Cessation
-
1993
- 1993-12-28 JP JP33758593A patent/JP3584054B2/ja not_active Expired - Lifetime
-
1994
- 1994-11-16 US US08/341,982 patent/US5572072A/en not_active Expired - Lifetime
-
1995
- 1995-06-07 US US08/476,738 patent/US5572071A/en not_active Expired - Lifetime
- 1995-06-07 US US08/473,050 patent/US5569961A/en not_active Expired - Lifetime
- 1995-06-07 US US08/480,975 patent/US5567987A/en not_active Expired - Lifetime
-
1996
- 1996-04-01 US US08/625,114 patent/US5851917A/en not_active Expired - Lifetime
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2753304A1 (fr) * | 1996-09-07 | 1998-03-13 | United Microelectronics Corp | Procede de fabrication d'un bouchon conducteur |
| EP0831523A2 (en) * | 1996-09-23 | 1998-03-25 | Applied Materials, Inc. | Semi-selective chemical vapor deposition of conducting material |
| EP0831523A3 (en) * | 1996-09-23 | 1999-08-04 | Applied Materials, Inc. | Semi-selective chemical vapor deposition of conducting material |
| US6430458B1 (en) | 1996-09-23 | 2002-08-06 | Applied Materials, Inc. | Semi-selective chemical vapor deposition |
| JP2001524754A (ja) * | 1997-11-26 | 2001-12-04 | アプライド マテリアルズ インコーポレイテッド | Ｃｖｄアルミニウム及びｐｖｄアルミニウム集積を用いた新しいホール充填技術 |
| US6797620B2 (en) | 2002-04-16 | 2004-09-28 | Applied Materials, Inc. | Method and apparatus for improved electroplating fill of an aperture |
Also Published As
| Publication number | Publication date |
|---|---|
| US5569961A (en) | 1996-10-29 |
| KR940016626A (ko) | 1994-07-23 |
| US5851917A (en) | 1998-12-22 |
| KR970001883B1 (ko) | 1997-02-18 |
| US5572071A (en) | 1996-11-05 |
| US5567987A (en) | 1996-10-22 |
| JP3584054B2 (ja) | 2004-11-04 |
| US5572072A (en) | 1996-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3584054B2 (ja) | 半導体装置及びその製造方法 | |
| JP3963494B2 (ja) | 半導体装置およびその形成方法 | |
| JP3435194B2 (ja) | 半導体装置の配線層形成方法及び半導体装置 | |
| US5534463A (en) | Method for forming a wiring layer | |
| KR960010056B1 (ko) | 반도체장치 및 그 제조 방법 | |
| US5290731A (en) | Aluminum metallization method | |
| JP2721023B2 (ja) | 堆積膜形成法 | |
| US6743714B2 (en) | Low temperature integrated metallization process and apparatus | |
| JP3358328B2 (ja) | 高融点金属膜の成膜方法 | |
| US6066358A (en) | Blanket-selective chemical vapor deposition using an ultra-thin nucleation layer | |
| JPH07201984A (ja) | アルミニウムコンタクト形成方法 | |
| JPH0766205A (ja) | 集積回路の金属化方法 | |
| JPH0799170A (ja) | 半導体装置の金属層形成方法 | |
| US6713407B1 (en) | Method of forming a metal nitride layer over exposed copper | |
| JPH0897209A (ja) | 半導体装置およびその製造方法 | |
| JPH0963992A (ja) | 金属層形成方法及び配線形成方法 | |
| US6605531B1 (en) | Hole-filling technique using CVD aluminum and PVD aluminum integration | |
| JP2721013B2 (ja) | 堆積膜形成法 | |
| JP2781239B2 (ja) | 堆積膜形成法 | |
| JP2781219B2 (ja) | 堆積膜形成法 | |
| JP2945886B2 (ja) | 半導体集積回路装置用配線構造の製造法 | |
| JPH03111568A (ja) | 堆積膜形成法 | |
| JPH03111567A (ja) | 堆積膜形成法 | |
| JPH03110841A (ja) | 堆積膜形成法 | |
| JPH07130850A (ja) | 配線の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040109 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040409 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040713 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040802 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080806 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080806 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090806 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100806 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110806 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120806 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130806 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |