JPH0766205A - 集積回路の金属化方法 - Google Patents
集積回路の金属化方法Info
- Publication number
- JPH0766205A JPH0766205A JP6034491A JP3449194A JPH0766205A JP H0766205 A JPH0766205 A JP H0766205A JP 6034491 A JP6034491 A JP 6034491A JP 3449194 A JP3449194 A JP 3449194A JP H0766205 A JPH0766205 A JP H0766205A
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- layer
- sputtering
- cold
- hot
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001465 metallisation Methods 0.000 title claims abstract description 21
- 238000000034 method Methods 0.000 title claims description 60
- 229910052751 metal Inorganic materials 0.000 claims abstract description 85
- 239000002184 metal Substances 0.000 claims abstract description 85
- 238000004544 sputter deposition Methods 0.000 claims abstract description 46
- 230000004888 barrier function Effects 0.000 claims abstract description 34
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 12
- 239000004065 semiconductor Substances 0.000 claims abstract description 12
- 229910045601 alloy Inorganic materials 0.000 claims abstract description 6
- 239000000956 alloy Substances 0.000 claims abstract description 6
- 238000000151 deposition Methods 0.000 claims description 30
- 229910052782 aluminium Inorganic materials 0.000 claims description 22
- 230000008021 deposition Effects 0.000 claims description 22
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 19
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 18
- 229910052719 titanium Inorganic materials 0.000 claims description 18
- 239000010936 titanium Substances 0.000 claims description 18
- 239000011800 void material Substances 0.000 claims description 11
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 6
- 238000005275 alloying Methods 0.000 claims 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims 2
- 230000000149 penetrating effect Effects 0.000 claims 2
- 235000012239 silicon dioxide Nutrition 0.000 claims 1
- 239000000377 silicon dioxide Substances 0.000 claims 1
- 238000009413 insulation Methods 0.000 abstract 2
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 8
- 229910000838 Al alloy Inorganic materials 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- UQZIWOQVLUASCR-UHFFFAOYSA-N alumane;titanium Chemical compound [AlH3].[Ti] UQZIWOQVLUASCR-UHFFFAOYSA-N 0.000 description 4
- 229910052786 argon Inorganic materials 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 3
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 230000024121 nodulation Effects 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 229910001069 Ti alloy Inorganic materials 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 description 1
- 238000009736 wetting Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76855—After-treatment introducing at least one additional element into the layer
- H01L21/76858—After-treatment introducing at least one additional element into the layer by diffusing alloying elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
- H01L21/743—Making of internal connections, substrate contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
- H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Physical Vapour Deposition (AREA)
Abstract
(57)【要約】
【構成】 半導体基体１０の表面に絶縁層１２を形成
し、絶縁層１２を貫通して基体１０へ至る少なくとも１
個の接点開口を形成し、基体１０の表面上及び接点開口
内にバリヤー金属層１３、１４、１５を付着させ、バリ
ヤー金属の大部分を接点開口の側面よりむしろ開口の底
部に付着させ、バリヤー金属層１３、１４、１５上に金
属層１６を冷間スパッターリングし、冷間スパッタード
金属層１６上に金属層１８を熱間スパッターリングし、
冷間スパッターリングと熱間スパッターリングとの連続
操作によって、積層回路の金属化を完成させる。 【効果】 合金２２の形成により、空隙２２が除去され
る。
し、絶縁層１２を貫通して基体１０へ至る少なくとも１
個の接点開口を形成し、基体１０の表面上及び接点開口
内にバリヤー金属層１３、１４、１５を付着させ、バリ
ヤー金属の大部分を接点開口の側面よりむしろ開口の底
部に付着させ、バリヤー金属層１３、１４、１５上に金
属層１６を冷間スパッターリングし、冷間スパッタード
金属層１６上に金属層１８を熱間スパッターリングし、
冷間スパッターリングと熱間スパッターリングとの連続
操作によって、積層回路の金属化を完成させる。 【効果】 合金２２の形成により、空隙２２が除去され
る。
Description
【０００１】
【産業上の利用分野】本発明は集積回路デバイスの金属
化方法、特に詳しくは集積回路デバイスの製造に良好な
ステップ被覆を用いる金属化方法に関する。
化方法、特に詳しくは集積回路デバイスの製造に良好な
ステップ被覆を用いる金属化方法に関する。
【０００２】
【従来の技術】集積回路デバイスの製造では、金属層を
絶縁層内のバイア(via)を通して集積回路の下部導電層
に接触させる。この相互連結金属として、アルミニウム
がしばしば用いられる。しかし、アルミニウムの付着に
用いられるスパッターリングプロセスはしばしば、バイ
ア開口の不完全な充填を生ずる。バイア開口内の絶縁層
の表面に大きなアルミニウム粒子が形成されて、空隙を
生ずる傾向がある。
絶縁層内のバイア(via)を通して集積回路の下部導電層
に接触させる。この相互連結金属として、アルミニウム
がしばしば用いられる。しかし、アルミニウムの付着に
用いられるスパッターリングプロセスはしばしば、バイ
ア開口の不完全な充填を生ずる。バイア開口内の絶縁層
の表面に大きなアルミニウム粒子が形成されて、空隙を
生ずる傾向がある。
【０００３】種々な温度と付着速度を用いて、空隙問題
の克服が試みられている。アームストロング(Armstron
g)等への米国特許第４，９９４，１６２号及びチェン(C
hen)等への米国特許第５，１０８，９５１号がこのよう
な方法を述べている。
の克服が試みられている。アームストロング(Armstron
g)等への米国特許第４，９９４，１６２号及びチェン(C
hen)等への米国特許第５，１０８，９５１号がこのよう
な方法を述べている。
【０００４】
【発明が解決しようとする課題】本発明の主な目的は、
空隙形成を避ける、集積回路製造における金属化の有効
でかつ非常に生産的な(manufacturable)方法を提供する
ことである。
空隙形成を避ける、集積回路製造における金属化の有効
でかつ非常に生産的な(manufacturable)方法を提供する
ことである。
【０００５】
【課題を解決するための手段】本発明の目的に応じて、
集積回路の新規な金属化方法が達成される。この方法は
半導体基体領域と接触するための最初の金属化又は集積
回路内の相互連結のためのその後の金属化に用いること
ができる。半導体基体の表面上又は金属化層上に絶縁層
を形成する。絶縁層を貫通して半導体基体へ又は金属化
層へ至る少なくとも１個の接点開口を形成する。バリヤ
ー金属層を前記基体の表面上及び前記接点開口内に付着
させ、前記バリヤー金属の大部分を前記接点開口の側面
よりむしろ前記開口の底部に付着させる。バリヤー金属
上に金属層を冷間スパッターリングし、次に冷間スパッ
タード金属層上に金属層を熱間スパッターリングし、前
記冷間スパッターリングと前記熱間スパッターリングと
の連続操作によって前記集積回路の前記金属化を完成さ
せる。
集積回路の新規な金属化方法が達成される。この方法は
半導体基体領域と接触するための最初の金属化又は集積
回路内の相互連結のためのその後の金属化に用いること
ができる。半導体基体の表面上又は金属化層上に絶縁層
を形成する。絶縁層を貫通して半導体基体へ又は金属化
層へ至る少なくとも１個の接点開口を形成する。バリヤ
ー金属層を前記基体の表面上及び前記接点開口内に付着
させ、前記バリヤー金属の大部分を前記接点開口の側面
よりむしろ前記開口の底部に付着させる。バリヤー金属
上に金属層を冷間スパッターリングし、次に冷間スパッ
タード金属層上に金属層を熱間スパッターリングし、前
記冷間スパッターリングと前記熱間スパッターリングと
の連続操作によって前記集積回路の前記金属化を完成さ
せる。
【０００６】次に図１を参照すると、図１は部分的に完
成した集積回路の一部を示す。半導体基体１０は好まし
くは単結晶ケイ素から成る。好ましくはＴＥＯＳ酸化
物、ボロホスホシリケート(borophosphosilicate)ガラ
ス（ＢＰＳＧ）等から成る絶縁層１２は低圧化学蒸着
（ＬＰＣＶＤ）、大気圧化学蒸着（ＡＰＣＶＤ）又はプ
ラズマ強化化学蒸着（ＰＥＣＶＤ）によって約４，００
０〜１０，０００Åの厚さまで付着させる。
成した集積回路の一部を示す。半導体基体１０は好まし
くは単結晶ケイ素から成る。好ましくはＴＥＯＳ酸化
物、ボロホスホシリケート(borophosphosilicate)ガラ
ス（ＢＰＳＧ）等から成る絶縁層１２は低圧化学蒸着
（ＬＰＣＶＤ）、大気圧化学蒸着（ＡＰＣＶＤ）又はプ
ラズマ強化化学蒸着（ＰＥＣＶＤ）によって約４，００
０〜１０，０００Åの厚さまで付着させる。
【０００７】絶縁構造を貫通して半導体基体１０へ至る
接点開口のパターンを形成して、当業者によって充分に
理解されるように、そこにデバイス部分を形成する。通
常のリトグラフィー技術及びエッチング技術を用いて、
この開口パターンを形成する。簡単化のために、図には
単一開口を示し、半導体基体のデバイス部分は本発明に
関係しないので、図示しない。
接点開口のパターンを形成して、当業者によって充分に
理解されるように、そこにデバイス部分を形成する。通
常のリトグラフィー技術及びエッチング技術を用いて、
この開口パターンを形成する。簡単化のために、図には
単一開口を示し、半導体基体のデバイス部分は本発明に
関係しないので、図示しない。
【０００８】バリヤー金属層を基体の表面上及び接点開
口内にスパッターリングする。このスパッターリング中
にコリメーターを用いて、バリヤー金属の大部分が開口
の底部を被覆し、接点開口の側面には薄い層のみが形成
されるようにする。バリヤー金属層は多重層から形成さ
れることもできる。第１層１３はチタンから成り、約５
０〜３００Å厚さである。第２層１４は窒化チタン又は
チタンタングステンから成り、約３００〜２０００Å厚
さ、好ましくは７５０〜２０００Å厚さである。この第
２バリヤー金属層は接点漏れ(junction leakage)を防止
する。厚さ約３００〜８００Åのチタン最終層を付着さ
せて、バリヤー金属層を完成する。上部チタン層１５は
窒化チタン層とアルミニウム層との界面におけるケイ素
ノジュール(nodule)形成を克服する。ケイ素とチタンと
が結合して、ケイ素ノジュール形成の可能性を除去する
と思われる。
口内にスパッターリングする。このスパッターリング中
にコリメーターを用いて、バリヤー金属の大部分が開口
の底部を被覆し、接点開口の側面には薄い層のみが形成
されるようにする。バリヤー金属層は多重層から形成さ
れることもできる。第１層１３はチタンから成り、約５
０〜３００Å厚さである。第２層１４は窒化チタン又は
チタンタングステンから成り、約３００〜２０００Å厚
さ、好ましくは７５０〜２０００Å厚さである。この第
２バリヤー金属層は接点漏れ(junction leakage)を防止
する。厚さ約３００〜８００Åのチタン最終層を付着さ
せて、バリヤー金属層を完成する。上部チタン層１５は
窒化チタン層とアルミニウム層との界面におけるケイ素
ノジュール(nodule)形成を克服する。ケイ素とチタンと
が結合して、ケイ素ノジュール形成の可能性を除去する
と思われる。
【０００９】冷却期間後に、金属を付着させるが、これ
を次に説明する。次に図２を参照する。ここで、第１の
冷間スパッターリングを実施する。好ましい金属はアル
ミニウムである、又は例えばＡｌ１％Ｓｉ０．５％Ｃｕ
のようなアルミニウム合金が用いられる。代替え合金
は、Ａｌ ０．５％Ｃｕ、Ａｌ １％Ｃｕ、Ａｌ １％Ｓ
ｉ、Ａｌ ２％Ｓｉ等である。接点開口内に完全な連続
フィルムを保証するために、冷間付着速度は約１５０℃
未満の温度において約１５０Å／秒を越える、好ましく
は約１８０Å／秒を越える、できるだけ高い速度である
べきである。約２５℃未満において操作することが好ま
しい。温度が約１５０℃を越えて上昇する場合には、ア
ルミニウムが可動になり、小部分において核をなし、連
続フィルムを破壊させる。冷間スパッターリング付着中
にはアルゴンガスを殆ど又は全く用いない。
を次に説明する。次に図２を参照する。ここで、第１の
冷間スパッターリングを実施する。好ましい金属はアル
ミニウムである、又は例えばＡｌ１％Ｓｉ０．５％Ｃｕ
のようなアルミニウム合金が用いられる。代替え合金
は、Ａｌ ０．５％Ｃｕ、Ａｌ １％Ｃｕ、Ａｌ １％Ｓ
ｉ、Ａｌ ２％Ｓｉ等である。接点開口内に完全な連続
フィルムを保証するために、冷間付着速度は約１５０℃
未満の温度において約１５０Å／秒を越える、好ましく
は約１８０Å／秒を越える、できるだけ高い速度である
べきである。約２５℃未満において操作することが好ま
しい。温度が約１５０℃を越えて上昇する場合には、ア
ルミニウムが可動になり、小部分において核をなし、連
続フィルムを破壊させる。冷間スパッターリング付着中
にはアルゴンガスを殆ど又は全く用いない。
【００１０】冷間付着後直ちに、熱間付着１８（図３に
示す）を続ける。例えば、バリアン社(Varian Corporat
ion)、３０７５ハンセンウェイ（Ｈａｎｓｅｎ Ｗａ
ｙ）Ｍ／Ｓ Ｋ−２２７、パロアルト、カリフォルニア
９４３０３−１０２５によって製造されるＶａｒｉａｎ
Ｍ２０００／８スパッターリング系装置のような多重
室スパッター装置(multi-chamber)を用いて、スパッタ
ー装置へのウェファーの挿入とスパッター装置からのウ
ェファーの取り出しのために中断が生じないようにす
る。好ましいスパッターリング装置の熱間スパッターリ
ング工程中には加熱用ガスとしてアルゴンを用いる。室
を約５００〜５５０℃に加熱する。冷間スパッターリン
グ後に、ウェファーを既に加熱済みの熱間スパッターリ
ング室に入れ、直ちに熱間スパッターリングを開始す
る。或いは、冷間スパッターリングと熱間スパッターリ
ングとの両方のために１室のみを用いる。冷間スパッタ
ーリングのためにウェファーが冷却するように、裏側の
アルゴンガスを停止することができ、裏側のアルゴンガ
スを出して、熱間スパッターリングを進行させる。コリ
メーターは冷間スパッターリング工程中と熱間スパッタ
ーリング工程中には用いず、バリヤー金属形成工程中の
みに用いる。
示す）を続ける。例えば、バリアン社(Varian Corporat
ion)、３０７５ハンセンウェイ（Ｈａｎｓｅｎ Ｗａ
ｙ）Ｍ／Ｓ Ｋ−２２７、パロアルト、カリフォルニア
９４３０３−１０２５によって製造されるＶａｒｉａｎ
Ｍ２０００／８スパッターリング系装置のような多重
室スパッター装置(multi-chamber)を用いて、スパッタ
ー装置へのウェファーの挿入とスパッター装置からのウ
ェファーの取り出しのために中断が生じないようにす
る。好ましいスパッターリング装置の熱間スパッターリ
ング工程中には加熱用ガスとしてアルゴンを用いる。室
を約５００〜５５０℃に加熱する。冷間スパッターリン
グ後に、ウェファーを既に加熱済みの熱間スパッターリ
ング室に入れ、直ちに熱間スパッターリングを開始す
る。或いは、冷間スパッターリングと熱間スパッターリ
ングとの両方のために１室のみを用いる。冷間スパッタ
ーリングのためにウェファーが冷却するように、裏側の
アルゴンガスを停止することができ、裏側のアルゴンガ
スを出して、熱間スパッターリングを進行させる。コリ
メーターは冷間スパッターリング工程中と熱間スパッタ
ーリング工程中には用いず、バリヤー金属形成工程中の
みに用いる。
【００１１】熱間付着速度はできるだけ低くあるべきで
あり、約５０Å／秒未満、好ましくは２０Å／秒未満で
あるべきである。熱間スパッターリングの開始時には、
空隙２０が形成される。この低い付着速度は空隙２０
の、表面張力による除去を生ずる。
あり、約５０Å／秒未満、好ましくは２０Å／秒未満で
あるべきである。熱間スパッターリングの開始時には、
空隙２０が形成される。この低い付着速度は空隙２０
の、表面張力による除去を生ずる。
【００１２】次に図４を参照すると、冷間付着アルミニ
ウムとチタン層１４との間に合金２２が形成される。高
い表面エネルギーが小さい表面積を生ずる。チタンーア
ルミニウム合金２２の表面エネルギーはアルミニウム合
金１６，１８の表面エネルギーよりも大きい。それ故、
チタンーアルミニウム合金２２の表面積はプロセス中に
ますます小さくなり、最終工程で消失する；すなわち、
空隙２０が消失する。図４では、空隙２０の大きさは縮
小している。熱間付着中に温度が約５００℃より高温に
維持されなければならないことが重要である；さもなけ
れば、空隙が完全には除去されないことになる。次に図
５を参照すると、接点開口が完全に充填されており、空
隙は除去されている。生ずる金属化は３〜５μｍ程度の
アルミニウム粒度を有し、得られるデバイスに問題を生
じない。
ウムとチタン層１４との間に合金２２が形成される。高
い表面エネルギーが小さい表面積を生ずる。チタンーア
ルミニウム合金２２の表面エネルギーはアルミニウム合
金１６，１８の表面エネルギーよりも大きい。それ故、
チタンーアルミニウム合金２２の表面積はプロセス中に
ますます小さくなり、最終工程で消失する；すなわち、
空隙２０が消失する。図４では、空隙２０の大きさは縮
小している。熱間付着中に温度が約５００℃より高温に
維持されなければならないことが重要である；さもなけ
れば、空隙が完全には除去されないことになる。次に図
５を参照すると、接点開口が完全に充填されており、空
隙は除去されている。生ずる金属化は３〜５μｍ程度の
アルミニウム粒度を有し、得られるデバイスに問題を生
じない。
【００１３】
【実施例】下記実施例は本発明の重要な特徴を示し、本
発明の理解を助けるために記載するものであり、本発明
の要旨及び範囲を逸脱せずに、当業者によって変更が可
能である。
発明の理解を助けるために記載するものであり、本発明
の要旨及び範囲を逸脱せずに、当業者によって変更が可
能である。
【００１４】下記表は種々な特徴サイズ(feature size)
に必要な冷間及び熱間アルミニウムの厚さの範囲を示
す。
に必要な冷間及び熱間アルミニウムの厚さの範囲を示
す。
【００１５】 表１ 特徴サイズ 冷間Ａｌ厚さ 熱間Ａｌ厚さ（ミクロン） （Å） （Å） ０．８ ２０００−４０００ ２５００−７０００ ０．６ ２０００−４０００ ２５００−７０００ ０．５ ２０００−４０００ ２５００−７０００ ０．３ １５００−３０００ ２５００−７０００ 厚さはアスペクト比に依存する。例えば、０．６ミクロ
ンの特徴サイズでは、浅い接点が熱間アルミニウムの約
３０００Å厚さを必要とするが、非常に深い接点（例え
ば、１．６μｍ高さｘ０．４μｍ幅）は熱間アルミニウ
ムの約６０００Å厚さを必要とする。熱間付着プロセス
温度はアスペクト比にも依存するが、５００℃より高温
が好ましい。
ンの特徴サイズでは、浅い接点が熱間アルミニウムの約
３０００Å厚さを必要とするが、非常に深い接点（例え
ば、１．６μｍ高さｘ０．４μｍ幅）は熱間アルミニウ
ムの約６０００Å厚さを必要とする。熱間付着プロセス
温度はアスペクト比にも依存するが、５００℃より高温
が好ましい。
【００１６】図６〜８に示す、本発明の好ましい第２実
施態様では、金属化プロセスを用いて、マルチレベルの
相互連結を形成することができる；すなわち、相互連結
した第２レベル、第３レベル、等の金属を形成すること
ができる。次に図６を参照すると、第１実施態様のため
に、第１金属化が上述のように完成されている。第１金
属層１６，１８（それぞれ、冷間スパッタードアルミニ
ウムと熱間スパッタードアルミニウム）がパターン化さ
れ、第２絶縁層２６が基体の表面上に付着されている。
第２絶縁層２６を貫通して第１金属層１６，１８へ至る
接点又はバイア開口が形成されている。バリヤー金属層
２８が基体の表面上及び接点開口内にスパッター付着さ
れる。このバリヤー金属層は約５００〜２０００Åの厚
さに付着したチタンのみから成る。このバリヤー金属層
は接点開口内の露出した金属への新たな金属層の付着を
促進するための濡れ(wetting)に用いられる。この実施
態様ではコリメーターを用いることも、用いないことも
できる。チタンーアルミニウム合金形成のために、この
実施態様ではケイ素ノジュールの問題は存在しない。
施態様では、金属化プロセスを用いて、マルチレベルの
相互連結を形成することができる；すなわち、相互連結
した第２レベル、第３レベル、等の金属を形成すること
ができる。次に図６を参照すると、第１実施態様のため
に、第１金属化が上述のように完成されている。第１金
属層１６，１８（それぞれ、冷間スパッタードアルミニ
ウムと熱間スパッタードアルミニウム）がパターン化さ
れ、第２絶縁層２６が基体の表面上に付着されている。
第２絶縁層２６を貫通して第１金属層１６，１８へ至る
接点又はバイア開口が形成されている。バリヤー金属層
２８が基体の表面上及び接点開口内にスパッター付着さ
れる。このバリヤー金属層は約５００〜２０００Åの厚
さに付着したチタンのみから成る。このバリヤー金属層
は接点開口内の露出した金属への新たな金属層の付着を
促進するための濡れ(wetting)に用いられる。この実施
態様ではコリメーターを用いることも、用いないことも
できる。チタンーアルミニウム合金形成のために、この
実施態様ではケイ素ノジュールの問題は存在しない。
【００１７】次に図７を参照すると、第１実施態様に関
して上述したように、冷間スパッタードアルミニウム３
０は約１５０℃未満の温度、好ましくは約２５℃未満の
温度において付着される。高い付着速度は上述した通り
である。第１実施態様と同様にプロセスは熱間スパッタ
ードアルミニウム３２によって続き、チタン／冷間アル
ミニウム界面にアルミニウムーチタン合金３４が形成さ
れる。図８は完成した無空隙構造を示す。当業者によっ
て理解されるように、金属接点１６，１８に電気的に接
触するための接点又はバイア３０，３２は層１２上に存
在する１６，１８金属ラインの如何なる箇所にも形成す
ることができる。
して上述したように、冷間スパッタードアルミニウム３
０は約１５０℃未満の温度、好ましくは約２５℃未満の
温度において付着される。高い付着速度は上述した通り
である。第１実施態様と同様にプロセスは熱間スパッタ
ードアルミニウム３２によって続き、チタン／冷間アル
ミニウム界面にアルミニウムーチタン合金３４が形成さ
れる。図８は完成した無空隙構造を示す。当業者によっ
て理解されるように、金属接点１６，１８に電気的に接
触するための接点又はバイア３０，３２は層１２上に存
在する１６，１８金属ラインの如何なる箇所にも形成す
ることができる。
【００１８】本発明の金属化プロセスはあらゆるレベル
の金属化に用いることができ、接点開口、高いアスペク
ト比を有する接点開口をも空隙なしに充填する良好なス
テップ被覆を生ずる。
の金属化に用いることができ、接点開口、高いアスペク
ト比を有する接点開口をも空隙なしに充填する良好なス
テップ被覆を生ずる。
【００１９】
【発明の効果】本発明の方法は、集積回路製造における
金属化の際に、空隙形成を避けられる、有効でかつ非常
に生産的なものである。
金属化の際に、空隙形成を避けられる、有効でかつ非常
に生産的なものである。
【図１】本発明の好ましい１実施態様の断面略図。
【図２】本発明の好ましい１実施態様の断面略図。
【図３】本発明の好ましい１実施態様の断面略図。
【図４】本発明の好ましい１実施態様の断面略図。
【図５】本発明の好ましい１実施態様の断面略図。
【図６】本発明の好ましい第２実施態様の断面略図。
【図７】本発明の好ましい第２実施態様の断面略図。
【図８】本発明の好ましい第２実施態様の断面略図。
Claims (35)
- 【請求項１】 集積回路の金属化方法において、 半導体基体の表面に絶縁層を形成する工程と、 前記絶縁層を貫通して前記基体へ至る少なくとも１個の
接点開口を形成する工程と、 前記基体の表面上及び前記接点開口内にバリヤー金属層
を付着させ、前記バリヤー金属の大部分を前記接点開口
の側面よりむしろ前記開口の底部に付着させる工程と、 前記バリヤー金属層上に金属層を冷間スパッターリング
する工程と、 前記冷間スパッタード金属層上に金属層を熱間スパッタ
ーリングし、前記冷間スパッターリングと前記熱間スパ
ッターリングとの連続操作によって前記集積回路の前記
金属化を完成させる工程とを含む前記方法。 - 【請求項２】 前記絶縁層が約４０００〜１０，０００
Åの厚さに付着した二酸化ケイ素から成る請求項１記載
の方法。 - 【請求項３】 前記バリヤー金属層がチタン、窒化チタ
ン及びチタンの多重層から成り、この多重層のスパッタ
ーリングにコリメーターを用いて、前記多重層の大部分
を前記開口の側壁よりむしろ前記開口の底部に付着させ
る請求項１記載の方法。 - 【請求項４】 前記多重層の厚さがチタン約５０〜３０
０Åと、窒化チタン７５０〜２０００Åと、チタン３０
０〜８００Åである請求項３記載の方法。 - 【請求項５】 前記金属層がアルミニウムから成る請求
項１記載の方法。 - 【請求項６】 前記金属層の前記冷間スパッターリング
を約２０〜１５０℃の温度で実施する請求項１記載の方
法。 - 【請求項７】 前記接点開口内に完全な連続フィルムの
形成を保証するために、前記金属層の前記冷間スパッタ
ーリングを約１５０Å／秒を越える高い付着速度、好ま
しくは約１８０Å／秒を越える高い付着速度で実施する
請求項１記載の方法。 - 【請求項８】 前記金属層の前記熱間スパッターリング
を約５００〜５５０℃の温度で実施する請求項１記載の
方法。 - 【請求項９】 前記金属層の前記熱間スパッターリング
を約５０Å／秒未満、好ましくは約２０Å／秒未満の非
常に低い付着速度で実施する請求項１記載の方法。 - 【請求項１０】 非常に低い付着速度での前記金属層の
前記熱間スパッターリングが前記接点開口内に空隙形成
を生じない請求項９記載の方法。 - 【請求項１１】 非常に低い付着速度での前記金属層の
前記熱間スパッターリングが前記冷間スパッタード金属
層と前記バリヤー金属層との間で合金形成を生じ、前記
合金が前記接点開口内の空隙形成を阻止する請求項９記
載の方法。 - 【請求項１２】 集積回路の金属化方法において、 半導体基体の表面に第１絶縁層を形成する工程と、 前記絶縁層上に少なくとも第１金属化層を形成する工程
と、 前記第１金属化層の表面上に第２絶縁層を形成する工程
と、 前記第２絶縁層を貫通して前記第１金属化層へ至る少な
くとも１個の接点開口を形成する工程と、 前記基体の表面上及び前記接点開口内にバリヤー金属層
を付着させ、前記バリヤー金属の大部分を前記接点開口
の側面よりむしろ前記開口の底部に付着させる工程と、 前記バリヤー金属層上に金属層を冷間スパッターリング
する工程と、 前記冷間スパッタード金属層上に金属層を熱間スパッタ
ーリングし、前記冷間スパッターリングと前記熱間スパ
ッターリングとの連続操作によって前記集積回路の前記
金属化を完成させる工程とを含む前記方法。 - 【請求項１３】 前記バリヤー金属層がチタンから成
り、この層のスパッターリングにコリメーターを用い
て、前記層の大部分を前記開口の側壁よりむしろ前記開
口の底部に付着させる請求項１２記載の方法。 - 【請求項１４】 前記バリヤー層の厚さが約５００〜２
０００Åである請求項１２記載の方法。 - 【請求項１５】 前記金属層がアルミニウムから成る請
求項１２記載の方法。 - 【請求項１６】 前記金属層の前記冷間スパッターリン
グを約２０〜１５０℃の温度で実施する請求項１２記載
の方法。 - 【請求項１７】 前記接点開口内に完全な連続フィルム
の形成を保証するために、前記金属層の前記冷間スパッ
ターリングを約１５０Å／秒を越える高い付着速度で実
施する請求項１２記載の方法。 - 【請求項１８】 前記金属層の前記熱間スパッターリン
グを約５００〜５５０℃の温度で実施する請求項１２記
載の方法。 - 【請求項１９】 前記金属層の前記熱間スパッターリン
グを約５０Å／秒未満の低い付着速度で実施する請求項
１２記載の方法。 - 【請求項２０】 低い付着速度での前記金属層の前記熱
間スパッターリングが前記接点開口内に空隙形成を生じ
ない請求項１９記載の方法。 - 【請求項２１】 低い付着速度での前記金属層の前記熱
間スパッターリングが前記冷間スパッタード金属層と前
記バリヤー金属層との間で合金形成を生じ、前記合金が
前記接点開口内の空隙形成を阻止する請求項１９記載の
方法。 - 【請求項２２】 集積回路の金属化方法において、 半導体基体上の導電層上に絶縁層を形成する工程と、 前記絶縁層を貫通して前記導電層へ至る少なくとも１個
の接点開口を形成する工程と、 前記基体の表面上及び前記接点開口内にバリヤー金属層
を付着させ、前記バリヤー金属の大部分を前記接点開口
の側面よりむしろ前記開口の底部に付着させる工程と、 前記バリヤー金属層上に金属層を冷間スパッターリング
する工程と、 前記冷間スパッタード金属層上に金属層を熱間スパッタ
ーリングし、前記冷間スパッターリングと前記熱間スパ
ッターリングとの連続操作によって前記集積回路の前記
金属化を完成させる工程とを含む前記方法。 - 【請求項２３】 前記導電層が前記半導体基体である請
求項２２記載の方法。 - 【請求項２４】 前記バリヤー金属層がチタン、窒化チ
タン及びチタンの多重層から成り、この層のスパッター
リングにコリメーターを用いて、前記層の大部分を前記
開口の側壁よりむしろ前記開口の底部に付着させる請求
項２３記載の方法。 - 【請求項２５】 前記多重層の厚さがチタン約５０〜３
００Åと、窒化チタン７５０〜２０００Åと、チタン３
００〜８００Åである請求項２４記載の方法。 - 【請求項２６】 前記導電層が前記半導体基体上の第１
絶縁層上の少なくとも第１金属化層である請求項２２記
載の方法。 - 【請求項２７】 前記バリヤー金属層がチタンから成
り、この層のスパッターリングにコリメーターを用い
て、前記層の大部分を前記開口の側壁よりむしろ前記開
口の底部に付着させる請求項２６記載の方法。 - 【請求項２８】 前記バリヤー層の厚さがチタン約５０
０〜２０００Åである請求項２７記載の方法。 - 【請求項２９】 前記金属層がアルミニウムから成る請
求項２２記載の方法。 - 【請求項３０】 前記金属層の前記冷間スパッターリン
グを約２０〜１５０℃の温度で実施する請求項２２記載
の方法。 - 【請求項３１】 前記接点開口内に完全な連続フィルム
の形成を保証するために、前記金属層の前記冷間スパッ
ターリングを約１５０Å／秒を越える高い付着速度で実
施する請求項２２記載の方法。 - 【請求項３２】 前記金属層の前記熱間スパッターリン
グを約５００〜５５０℃の温度で実施する請求項２２記
載の方法。 - 【請求項３３】 前記金属層の前記熱間スパッターリン
グを約５０Å／秒未満の低い付着速度で実施する請求項
２２記載の方法。 - 【請求項３４】 低い付着速度での前記金属層の前記熱
間スパッターリングが前記接点開口内に空隙形成を生じ
ない請求項３３記載の方法。 - 【請求項３５】 低い付着速度での前記金属層の前記熱
間スパッターリングが前記冷間スパッタード金属層と前
記バリヤー金属層との間で合金形成を生じ、前記合金が
前記接点開口内の空隙形成を阻止する請求項３３記載の
方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US108224 | 1993-08-19 | ||
| US08/108,224 US5356836A (en) | 1993-08-19 | 1993-08-19 | Aluminum plug process |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0766205A true JPH0766205A (ja) | 1995-03-10 |
Family
ID=22320980
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6034491A Pending JPH0766205A (ja) | 1993-08-19 | 1994-03-04 | 集積回路の金属化方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5356836A (ja) |
| JP (1) | JPH0766205A (ja) |
| KR (1) | KR100291284B1 (ja) |
| DE (1) | DE4400726A1 (ja) |
| FR (1) | FR2709207B1 (ja) |
Families Citing this family (52)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2598335B2 (ja) * | 1990-08-28 | 1997-04-09 | 三菱電機株式会社 | 半導体集積回路装置の配線接続構造およびその製造方法 |
| EP0499433B1 (en) * | 1991-02-12 | 1998-04-15 | Matsushita Electronics Corporation | Semiconductor device with improved reliability wiring and method of its fabrication |
| JP3401843B2 (ja) * | 1993-06-21 | 2003-04-28 | ソニー株式会社 | 半導体装置における多層配線の形成方法 |
| US5747360A (en) * | 1993-09-17 | 1998-05-05 | Applied Materials, Inc. | Method of metalizing a semiconductor wafer |
| JPH07130852A (ja) * | 1993-11-02 | 1995-05-19 | Sony Corp | 金属配線材料の形成方法 |
| JP2797933B2 (ja) * | 1993-11-30 | 1998-09-17 | 日本電気株式会社 | 半導体装置の製造方法 |
| JPH07161813A (ja) * | 1993-12-08 | 1995-06-23 | Nec Corp | 半導体装置の製造方法 |
| US5585308A (en) * | 1993-12-23 | 1996-12-17 | Sgs-Thomson Microelectronics, Inc. | Method for improved pre-metal planarization |
| US5599749A (en) * | 1994-10-21 | 1997-02-04 | Yamaha Corporation | Manufacture of micro electron emitter |
| US5449639A (en) * | 1994-10-24 | 1995-09-12 | Taiwan Semiconductor Manufacturing Company Ltd. | Disposable metal anti-reflection coating process used together with metal dry/wet etch |
| US5523259A (en) * | 1994-12-05 | 1996-06-04 | At&T Corp. | Method of forming metal layers formed as a composite of sub-layers using Ti texture control layer |
| US5580823A (en) * | 1994-12-15 | 1996-12-03 | Motorola, Inc. | Process for fabricating a collimated metal layer and contact structure in a semiconductor device |
| US6285082B1 (en) * | 1995-01-03 | 2001-09-04 | International Business Machines Corporation | Soft metal conductor |
| JPH08191104A (ja) | 1995-01-11 | 1996-07-23 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| JP2953340B2 (ja) * | 1995-03-29 | 1999-09-27 | ヤマハ株式会社 | 配線形成法 |
| KR960042974A (ja) * | 1995-05-23 | 1996-12-21 | ||
| KR0179827B1 (ko) * | 1995-05-27 | 1999-04-15 | 문정환 | 반도체 소자의 배선 형성방법 |
| TW298674B (ja) * | 1995-07-07 | 1997-02-21 | At & T Corp | |
| US5604155A (en) * | 1995-07-17 | 1997-02-18 | Winbond Electronics Corp. | Al-based contact formation process using Ti glue layer to prevent nodule-induced bridging |
| SG42438A1 (en) * | 1995-09-27 | 1997-08-15 | Motorola Inc | Process for fabricating a CVD aluminium layer in a semiconductor device |
| US5633199A (en) * | 1995-11-02 | 1997-05-27 | Motorola Inc. | Process for fabricating a metallized interconnect structure in a semiconductor device |
| US5776831A (en) * | 1995-12-27 | 1998-07-07 | Lsi Logic Corporation | Method of forming a high electromigration resistant metallization system |
| US5804251A (en) * | 1995-12-29 | 1998-09-08 | Intel Corporation | Low temperature aluminum alloy plug technology |
| US5851923A (en) * | 1996-01-18 | 1998-12-22 | Micron Technology, Inc. | Integrated circuit and method for forming and integrated circuit |
| JP2891161B2 (ja) * | 1996-02-15 | 1999-05-17 | 日本電気株式会社 | 配線形成方法 |
| US5677238A (en) * | 1996-04-29 | 1997-10-14 | Chartered Semiconductor Manufacturing Pte Ltd | Semiconductor contact metallization |
| US6083823A (en) * | 1996-06-28 | 2000-07-04 | International Business Machines Corporation | Metal deposition process for metal lines over topography |
| US5883002A (en) * | 1996-08-29 | 1999-03-16 | Winbond Electronics Corp. | Method of forming contact profile by improving TEOS/BPSG selectivity for manufacturing a semiconductor device |
| US5985746A (en) * | 1996-11-21 | 1999-11-16 | Lsi Logic Corporation | Process for forming self-aligned conductive plugs in multiple insulation levels in integrated circuit structures and resulting product |
| JPH10172969A (ja) * | 1996-12-06 | 1998-06-26 | Nec Corp | 半導体装置の製造方法 |
| TW417178B (en) * | 1996-12-12 | 2001-01-01 | Asahi Chemical Ind | Method for making semiconductor device |
| US6395629B1 (en) | 1997-04-16 | 2002-05-28 | Stmicroelectronics, Inc. | Interconnect method and structure for semiconductor devices |
| KR100241506B1 (ko) * | 1997-06-23 | 2000-03-02 | 김영환 | 반도체 소자의 금속 배선 형성 방법 |
| US5994206A (en) * | 1997-10-06 | 1999-11-30 | Advanced Micro Devices, Inc. | Method of forming a high conductivity metal interconnect using metal gettering plug and system performing the method |
| US6365514B1 (en) | 1997-12-23 | 2002-04-02 | Intel Corporation | Two chamber metal reflow process |
| US6307267B1 (en) * | 1997-12-26 | 2001-10-23 | Kabushiki Kaisha Toshiba | Semiconductor device and manufacturing method thereof |
| US5994213A (en) * | 1998-02-09 | 1999-11-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Aluminum plug process |
| US6130156A (en) * | 1998-04-01 | 2000-10-10 | Texas Instruments Incorporated | Variable doping of metal plugs for enhanced reliability |
| KR20000004358A (ko) * | 1998-06-30 | 2000-01-25 | 김영환 | 반도체 소자의 배선 구조 |
| US6274486B1 (en) * | 1998-09-02 | 2001-08-14 | Micron Technology, Inc. | Metal contact and process |
| US6207568B1 (en) * | 1998-11-27 | 2001-03-27 | Taiwan Semiconductor Manufacturing Company | Ionized metal plasma (IMP) method for forming (111) oriented aluminum containing conductor layer |
| TW409356B (en) * | 1999-03-11 | 2000-10-21 | United Microelectronics Corp | Manufacture method of inner connects |
| US6627542B1 (en) * | 1999-07-12 | 2003-09-30 | Applied Materials, Inc. | Continuous, non-agglomerated adhesion of a seed layer to a barrier layer |
| US6080657A (en) * | 1999-07-16 | 2000-06-27 | Taiwan Semiconductor Manufacturing Company | Method of reducing AlCu hillocks |
| KR100434188B1 (ko) * | 2001-08-28 | 2004-06-04 | 삼성전자주식회사 | 장벽 금속층 적층 방법 |
| US6943105B2 (en) * | 2002-01-18 | 2005-09-13 | International Business Machines Corporation | Soft metal conductor and method of making |
| KR100455380B1 (ko) * | 2002-02-27 | 2004-11-06 | 삼성전자주식회사 | 다층 배선 구조를 구비한 반도체 소자 및 그 제조 방법 |
| US7056820B2 (en) * | 2003-11-20 | 2006-06-06 | International Business Machines Corporation | Bond pad |
| JP2011091242A (ja) * | 2009-10-23 | 2011-05-06 | Elpida Memory Inc | 半導体装置の製造方法 |
| US9941160B2 (en) * | 2013-07-25 | 2018-04-10 | Globalfoundries Singapore Pte. Ltd. | Integrated circuits having device contacts and methods for fabricating the same |
| KR101550526B1 (ko) * | 2014-02-21 | 2015-09-04 | 에스티에스반도체통신 주식회사 | 클러스터형 반도체 제조장치 및 이를 이용한 반도체 소자 제조방법 |
| JP2017183396A (ja) * | 2016-03-29 | 2017-10-05 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH069199B2 (ja) * | 1984-07-18 | 1994-02-02 | 株式会社日立製作所 | 配線構造体およびその製造方法 |
| US4960732A (en) * | 1987-02-19 | 1990-10-02 | Advanced Micro Devices, Inc. | Contact plug and interconnect employing a barrier lining and a backfilled conductor material |
| EP0319347B1 (en) * | 1987-12-04 | 1994-08-03 | Research Development Corporation of Japan | Vacuum depositing apparatus |
| JPH01160036A (ja) * | 1987-12-17 | 1989-06-22 | Oki Electric Ind Co Ltd | 半導体装置 |
| US4837183A (en) * | 1988-05-02 | 1989-06-06 | Motorola Inc. | Semiconductor device metallization process |
| FR2634317A1 (fr) * | 1988-07-12 | 1990-01-19 | Philips Nv | Procede pour fabriquer un dispositif semiconducteur ayant au moins un niveau de prise de contact a travers des ouvertures de contact de petites dimensions |
| US4994162A (en) * | 1989-09-29 | 1991-02-19 | Materials Research Corporation | Planarization method |
| DE69031903T2 (de) * | 1989-11-30 | 1998-04-16 | Sgs Thomson Microelectronics | Verfahren zum Herstellen von Zwischenschicht-Kontakten |
| US5108951A (en) * | 1990-11-05 | 1992-04-28 | Sgs-Thomson Microelectronics, Inc. | Method for forming a metal contact |
| KR100228259B1 (ko) * | 1990-10-24 | 1999-11-01 | 고지마 마따오 | 박막의 형성방법 및 반도체장치 |
| KR920010620A (ko) * | 1990-11-30 | 1992-06-26 | 원본미기재 | 다층 상호접속선을 위한 알루미늄 적층 접점/통로 형성방법 |
| JPH07109030B2 (ja) * | 1991-02-12 | 1995-11-22 | アプライド マテリアルズ インコーポレイテッド | 半導体ウェーハ上にアルミニウム層をスパッタする方法 |
| JP2725944B2 (ja) * | 1991-04-19 | 1998-03-11 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 金属層堆積方法 |
| EP0514103A1 (en) * | 1991-05-14 | 1992-11-19 | STMicroelectronics, Inc. | Barrier metal process for sub-micron contacts |
| US5240880A (en) * | 1992-05-05 | 1993-08-31 | Zilog, Inc. | Ti/TiN/Ti contact metallization |
-
1993
- 1993-08-19 US US08/108,224 patent/US5356836A/en not_active Expired - Lifetime
-
1994
- 1994-01-13 DE DE4400726A patent/DE4400726A1/de not_active Withdrawn
- 1994-02-28 FR FR9402273A patent/FR2709207B1/fr not_active Expired - Fee Related
- 1994-03-04 JP JP6034491A patent/JPH0766205A/ja active Pending
- 1994-04-28 KR KR1019940009138A patent/KR100291284B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| US5356836A (en) | 1994-10-18 |
| DE4400726A1 (de) | 1995-02-23 |
| KR100291284B1 (ko) | 2001-11-30 |
| FR2709207A1 (fr) | 1995-02-24 |
| KR950006997A (ko) | 1995-03-21 |
| FR2709207B1 (fr) | 1996-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0766205A (ja) | 集積回路の金属化方法 | |
| EP0552968B1 (en) | Semiconductor device including a wiring layer | |
| US5572072A (en) | Semiconductor device having a multi-layer metallization structure | |
| US5861344A (en) | Facet etch for improved step coverage of integrated circuit contacts | |
| JPH07201984A (ja) | アルミニウムコンタクト形成方法 | |
| JPH09172085A (ja) | 低温で基板のステップカバレージを改良する方法及び装置 | |
| JPH07335759A (ja) | 半導体装置およびその形成方法 | |
| JPH077077A (ja) | 半導体装置及びその製造方法 | |
| US5677238A (en) | Semiconductor contact metallization | |
| US5960314A (en) | Semiconductor processing method of providing an electrically conductive interconnecting plug between an elevationally conductive node and an elevationally outer electrically conductive node | |
| US5985751A (en) | Process for fabricating interconnection of semiconductor device | |
| JPH09326436A (ja) | 配線形成方法 | |
| JP3408463B2 (ja) | 半導体装置の製造方法 | |
| JPH0922907A (ja) | 埋め込み導電層の形成方法 | |
| US5702983A (en) | Method for manufacturing a semiconductor device with a metallic interconnection layer | |
| JPH07263589A (ja) | 多層配線構造およびその製造方法 | |
| JPH0212859A (ja) | 多層配線の形成方法 | |
| US5982039A (en) | Completely buried contact holes | |
| US6211075B1 (en) | Method of improving metal stack reliability | |
| JP2003133255A (ja) | 障壁金属層の積層方法 | |
| JP2001524754A (ja) | Ｃｖｄアルミニウム及びｐｖｄアルミニウム集積を用いた新しいホール充填技術 | |
| JP3890722B2 (ja) | 半導体装置の銅配線 | |
| JPH08274101A (ja) | 半導体装置の配線構造の形成方法 | |
| JPH09237830A (ja) | 半導体装置の製造方法 | |
| EP0543254B1 (en) | A method of forming high-stability metallic contacts in an integrated circuit with one or more metallized layers |