KR950006997A - 알루미늄금속층 배선방법 - Google Patents

알루미늄금속층 배선방법 Download PDF

Info

Publication number
KR950006997A
KR950006997A KR1019940009138A KR19940009138A KR950006997A KR 950006997 A KR950006997 A KR 950006997A KR 1019940009138 A KR1019940009138 A KR 1019940009138A KR 19940009138 A KR19940009138 A KR 19940009138A KR 950006997 A KR950006997 A KR 950006997A
Authority
KR
South Korea
Prior art keywords
layer
metal
sputtering
contact
metal layer
Prior art date
Application number
KR1019940009138A
Other languages
English (en)
Other versions
KR100291284B1 (ko
Inventor
첸 쿠앙-차오
흐시아 샤우-쌩
Original Assignee
데이비드 씨이. 흐싱
인더스트리얼 테크놀러쥐 리서어춰 인스티튜우트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 데이비드 씨이. 흐싱, 인더스트리얼 테크놀러쥐 리서어춰 인스티튜우트 filed Critical 데이비드 씨이. 흐싱
Publication of KR950006997A publication Critical patent/KR950006997A/ko
Application granted granted Critical
Publication of KR100291284B1 publication Critical patent/KR100291284B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76858—After-treatment introducing at least one additional element into the layer by diffusing alloying elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H01L21/743—Making of internal connections, substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

본 발명은 집적회로의 새로운 금속배선방법이다.
본 발명의 금속배선방법은 반도체기판영역의 접점에 제1의 금속배선 또는 집적 회로내에서 상호 연결하는 후속의 금속배선에 사용할 수 있다. 절연층은 반도체 기판의 표면위나 금속배선층 위에 형셩된다. 적어도 하나의 접점용 개구부는 절연층을 통하여 반도체 기판 또는 금속배선층까지 형성되어 있다. 금속공핍층은 반도체기판의 표면위에 적층되어 있고, 접점용 개구부 내에 적층된 대부분의 금속공핍층은 개구부의 측면 보다는 개구부의 저면에 적층되어 있다. 금속공핍층 위에 저온 스퍼터링의 금속층을 적층하고 그 다음 저온 스퍼터링의 금속층 위에 고온 스퍼터링 금속층을 적층하여 집적회로의 금속배선이 완료될 때까지 저온, 고온 스퍼터링을 계속 실시한다.

Description

알루미늄 금속층 배선방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제5도는 본 발명의 제1실시예의 단면도를 도식적으로 나타내고 있다.

Claims (35)

  1. 반도체기판(10)의 표면에 절연층(12)을 형성하고, 상기한 절연층을 통하여 상기한 반도체기판에 적어도 하나의 접점용 개구부를 형성하고, 상기한 반도체기판의 표면위에 금속공핍층(13,14,15)을 적층하고 상기한 접점용 개구부내의 대부분의 금속공핍층은 상기한 접점용 개구부의 측면보다 접점용 개구부의 저부에 적층되고, 상기한 금속공핍층 위에 금속층(16)을 저온 스퍼터링 하고, 상기한 저온 스퍼터링 금속층 위에 금속층(18)을 고온 스퍼터링하여 집적회로에 상기한 금속배선을 완성할 때까지 상기한 저온, 고온 스퍼터링을 연속 실시하는 것을 특징으로 하는 집적회로의 금속배선방법.
  2. 제1항에 있어서, 상기한 절연층(12)은 DR 4000∼10,000Å의 두께로 적층된 이산화실리콘(SiO2)로 구성되어 있는 것을 특징으로 하는 집적회로의 금속 배선방법.
  3. 제1항에 있어서, 상기한 금속공핍층(13,14,15)은 티타늄, 질화물티타늄 티타늄의 다층으로 구성되고, 상기 한 다층의 스퍼터링에 시준기를 사용함으로써 상기한 대부분의 다층은 상기한 접점용 개구부의 측벽보다는 상기한 접점용 개구부의 저부에 적층되는 것을 특징으로 하는 집적회로의 금속배선방법.
  4. 제3항에 있어서, 상기한 다층의 두께는 약 5∼300Å의 티타늄, 750∼2000Å의 질화물티타늄, 300∼800Å의 티타늄인 것을 특징으로 하는 집적회로의 금속배선방법.
  5. 제1항에 있어서, 상기한 금속층은 알루미늄으로 구성된 것을 특징으로 하는 집적회로의 금속배선방법.
  6. 제1항에 있어서, 상기한 저온 스퍼터링의 상기한 금속층(16)은 약 20∼150℃의 온도에서 실시되는 것을 특징으로 하는 집적회로의 금속배선방법.
  7. 제1항에 있어서, 상기한 저온 스퍼터링의 상기한 금속층(16)은 상기한 접점용 개구부내에서 층많고 연속적인 막을 형성하기 위하여 약 150Å/초 이상의 높은 능착비에서 더욱 바람직하게는 약 180Å/초 이삭의 높은 증착비에서 실시되는 것을 특징으로 하는 집적회로의 금속배선방법.
  8. 제1항에 있어서, 상기한 고온 스퍼터링의 상기한 금속층(18)은 약 500∼550Å의 온도에서 실시되는 것을 특징으로 하는 집적회로의 금속배선방법.
  9. 제1항에 있어서, 상기한 고온 스퍼터링은 상기한 금속층(18)은 약 50Å/초 이하의 매우 낮은 증착비에서 더욱 바람직하게는 20Å/초 이하의 매우 낮은 증착비에서 실시되는 것을 특징으로 하는 집적회로의 금속배선방법.
  10. 제9항에 있어서, 매우 낮은 증착비에서 상기한 고온 스퍼터링의 상기한 금속층(18)은 상기한 접점용 개구부내에서 공동을 형성하지 않는 것을 특징으로 하는 집적회로의 금속배선방법.
  11. 제9항에 있어서, 매우 낮은 증착비에서 상기한 고온 스퍼터링의 상기한 금속층(18)은 상기한 저온 스퍼터링의 금속층(16)과, 상기한 금속공핍층(15) 사이에서 합금층(22)을 형성하여, 상기한 합금층이 상기한 접점용 개구부내에서 공동 혀성을 방지하는 것을 특징으로 하는 집적회로의 금속배선방법.
  12. 반도체기판의 표면위에 제1의 절연층(12)을 형성하고, 상기한 제1의 절연층위에 적어도 제1의 금속배선층(13,14,15)을 형성하고, 상기한 제1의 금속배선층의 표면위에 제2의 절연층(26)을 형성하고, 상기한 제2의 절연층으로부터 상기한 제1의 금속배선층에 이르는 적어도 하나의 접점용 개구부를 형성하고, 상기한 반도체기판의 표면 위에 금속공핍층(28)을 적층하고 상기한 접전용 개구부내의 대부분의 금속공핍층은 상기한 접점용 개구부의 측면보다 접점용 개구부의 저부에 적층되고, 상기한 금속공핍층 위에 금속층(30)을 저온 스퍼터링 하고, 상기 저온 스퍼터링 금속층 위에 금속층(32)을 고온 스퍼터링하여 집적회로에 상기한 금속배선을 완성할 때까지 상기한 저온, 고온 스퍼터링을 연속 실시하는 것을 특징으로 하는 집적회로의 금속배선방법.
  13. 제12항에 있어서, 상기한 금속공핍층(28)은 티타늄으로 구성되고, 상기한 금속층의 스퍼터링에 시준기를 사용하므로 상기한 대부분의 금속층은 상기한개구부의 측벽보다는 상기한 접점용 개구부의 저부에 적층되는 것을 특징으로 하는 접점 회로의 금속배선방법.
  14. 제12항에 있어서, 상기한 금속공핍층(28)의 두께는 약 500∼2000Å인 것을 특징으로 하는 집적회로의 금속배선방법.
  15. 제12항에 있어서, 상기한 금속층(28)은 알루미늄으로 구성되는 것을 특징으로 하는 집적회로의 금속배선방법.
  16. 제12항에 있어서, 상기한 저온 스퍼터링의 상기한 금속층(30)은 약 20∼150℃의 온도에서 실시되는 것을 특징으로 하는 집적회로의 금속배선방법.
  17. 제12항에 있어서, 상기한 저온 스퍼터링의 상기한 금속층(30)은 상기한 접점용 개구부내에서 충만하고 연속적인 막을 형성하기 위하여 약 150Å/초 이상의 높은 증착비에서 실시되는 것을 특징으로 하는 집적회로의 금속배선방법.
  18. 제12항에 있어서, 상기한 고온 스퍼터링의 상기한 금속층(32)은 약 500∼550℃의 온도에서 실시되는 것을 특징으로 하는 집적회로의 금속배선방법.
  19. 제12항에 있어서, 상기한 고온 스퍼터링의 상기한 금속층(32)은 약 50Å/초 이하의 매우 낮은 증착비에서 실시되는 것을 특징으로 하는 집적회로의 금속배선방법.
  20. 제19항에 있어서, 낮은 증착비에서 상기한 고온 스퍼터링의 상기한 금속층(32)은 상기한 접점용 개구부내에서 공동을 형성하지 않는 것을 특징으로 하는 집적회로의 금속배선방법.
  21. 제19항에 있어서, 낮은 증착비에서 상기한 고온 스퍼터링의 상기한 금속층(32)은 상기한 저온 스퍼터링의 금속층(30)과, 상기한 금속공핍층(28) 사이에서 합금층(34)을 형성하여, 상기한 합금층이 상기한 접점용 개구부내에서 공동 형성을 방지하는 것을 특징으로 하는 집적회로의 금속배선방법.
  22. 반도체기판의 도전층 위에 절연층(26)을 형성하고, 상기한 절연층으로부터 상기한 도전층으로 적어도 하나의 접점용 개구부를 형성하고, 상기한 반도체기판의 표면위에 금속공핍층(28)을 적충하고, 상기한 접점용 개구부내의 대부분의 금속공립층은 상기한 접점용 개구부의 측면보다 접점용 개구부의 저부에 적층되고, 상기한 금속공핍층위에 금속층(30)을 저온 스퍼터링하고, 상기한 저온 스퍼터링 금속층 위에 금속층(32)을 고온 스퍼터링하여 집적회로에 상기한 금속배선을 완성할 때까지 상기한 저온, 고온 스퍼터링을 연속 실시하는 것을 특징으로 하는 집적회로의 금속배선방법.
  23. 제22항에 있어서, 상기한 도전층(26)이 상기한 반도체 기판인 것을 특징으로 하는 집적 회로의 금속배선방법.
  24. 제23항에 있어서, 상기한 금속공핍층(28)은 티타늄, 질화물티타늄, 티타늄의 다층으로 구성되고, 상기한 다층의 스퍼터링에 시준기를 사용하므로, 상기한 대부문의 다층은 상기한 접점용 개구부의 측벽보다는 상기한 접점용 개구부의 저부에 적층되는 것을 특징으로 하는 집적회로의 금속배선방법.
  25. 제24항에 있어서, 상기한 다층(28)의 두께는 약 50∼300Å의 티타늄, 750∼2000Å의 질화물티타늄, 300∼800Å의 티타늄인 것을 특징으로 하는 집적회로의 금속배선방법.
  26. 제22항에 있어서, 상기한 도전층은 상기한 반도체기판위의 제1의 절연층 위에 적어도 제1의 금속배선층인 것을 특징으로 하는 집적회로의 금속배선방법.
  27. 제26항에 있어서, 상기한 금속공핍층(28)은 티타늄으로 구성되고, 상기한 층의 스퍼터링에 시준기를 사용하므로, 대부분의 상기한 층은 상기한 접점용 개구부의 측벽보다는 상기한 접점용 개구부의 하부에 적층되는 것을 특징으로 하는 집적 회의 금속배선방법.
  28. 제27항에 있어서, 상기한 금속공핍층(28)의 두께는 약 500∼2000Å인 것을 특징으로 하는 집적회로의 금속배선방법.
  29. 제22항에 있어서, 상기한 금속층은 알루미늄으로 구성되는 것을 특징으로 하는 집적회로의 금속배선방법.
  30. 제22항에 있어서, 저온 스퍼터링의 상기한 금속층(30)은 약 20∼150℃의 온도에서 실시되는 것을 특징으로 하는 집적회로의 금속배선방법.
  31. 제22항에 있어서, 상기한 저온 스퍼터링의 상기한 금속층(30)은 상기한 접점용 개구부내에서 충만하고 연속적인 막을 보증하기 위하여 약 150Å/초 이상의 높은 증착비에서 실시되는 것을 특징으로 하는 집적회로의 금속배선방법.
  32. 제22항에 있어서, 상기한 고온 스퍼터링의 상기한 금속층(32)은 약 500∼550℃의 온도에서 실시되는 것을 특징으로 하는 집적회로의 금속배선방법.
  33. 제22항에 있어서, 상기한 고온 스퍼터링의 상기한 금속층(32)은 약 50Å/초 이하의 낮은 증착비에서 실시되는 것을 특징으로 하는 집적회로의 금속배선방법.
  34. 제33항에 있어서, 낮은 증착비에서 상기한 고온 스퍼터링의 상기한 금속층(32)은 상기한 접점용 개구부내에서 공동을 형성하지 않는 것을 특징으로 하는 집적회로의 금속배선방법.
  35. 제33항에 있어서, 매우 낮은 증착비에서 상기한 고온 스퍼터링의 상기한 금속층(32)은 상기한 저온 스퍼터링의 금속층(30)과, 상기한 금속공핍층(28) 사이에서 합금층(34)을 형성하여, 상기한 합금층이 상기한 접점용 개구부내에서 공동 형성을 방지하는 것을 특징으로 하는 집적회로의 금속배선방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940009138A 1993-08-19 1994-04-28 알루미늄금속층배선방법 KR100291284B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/108,224 1993-08-19
US08/108,224 US5356836A (en) 1993-08-19 1993-08-19 Aluminum plug process
US8/108,224 1993-08-19

Publications (2)

Publication Number Publication Date
KR950006997A true KR950006997A (ko) 1995-03-21
KR100291284B1 KR100291284B1 (ko) 2001-11-30

Family

ID=22320980

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940009138A KR100291284B1 (ko) 1993-08-19 1994-04-28 알루미늄금속층배선방법

Country Status (5)

Country Link
US (1) US5356836A (ko)
JP (1) JPH0766205A (ko)
KR (1) KR100291284B1 (ko)
DE (1) DE4400726A1 (ko)
FR (1) FR2709207B1 (ko)

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2598335B2 (ja) * 1990-08-28 1997-04-09 三菱電機株式会社 半導体集積回路装置の配線接続構造およびその製造方法
DE69225082T2 (de) * 1991-02-12 1998-08-20 Matsushita Electronics Corp Halbleiter-Vorrichtung mit Verdrahtung der verbesserten Zuverlässigkeit und Verfahren zu ihner Herstellung
JP3401843B2 (ja) * 1993-06-21 2003-04-28 ソニー株式会社 半導体装置における多層配線の形成方法
US5747360A (en) * 1993-09-17 1998-05-05 Applied Materials, Inc. Method of metalizing a semiconductor wafer
JPH07130852A (ja) * 1993-11-02 1995-05-19 Sony Corp 金属配線材料の形成方法
JP2797933B2 (ja) * 1993-11-30 1998-09-17 日本電気株式会社 半導体装置の製造方法
JPH07161813A (ja) * 1993-12-08 1995-06-23 Nec Corp 半導体装置の製造方法
US5585308A (en) * 1993-12-23 1996-12-17 Sgs-Thomson Microelectronics, Inc. Method for improved pre-metal planarization
US5599749A (en) * 1994-10-21 1997-02-04 Yamaha Corporation Manufacture of micro electron emitter
US5449639A (en) * 1994-10-24 1995-09-12 Taiwan Semiconductor Manufacturing Company Ltd. Disposable metal anti-reflection coating process used together with metal dry/wet etch
US5523259A (en) * 1994-12-05 1996-06-04 At&T Corp. Method of forming metal layers formed as a composite of sub-layers using Ti texture control layer
US5580823A (en) * 1994-12-15 1996-12-03 Motorola, Inc. Process for fabricating a collimated metal layer and contact structure in a semiconductor device
US6285082B1 (en) * 1995-01-03 2001-09-04 International Business Machines Corporation Soft metal conductor
JPH08191104A (ja) * 1995-01-11 1996-07-23 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP2953340B2 (ja) * 1995-03-29 1999-09-27 ヤマハ株式会社 配線形成法
EP0793268A3 (en) * 1995-05-23 1999-03-03 Texas Instruments Incorporated Process for filling a cavity in a semiconductor device
KR0179827B1 (ko) * 1995-05-27 1999-04-15 문정환 반도체 소자의 배선 형성방법
TW298674B (ko) * 1995-07-07 1997-02-21 At & T Corp
US5604155A (en) * 1995-07-17 1997-02-18 Winbond Electronics Corp. Al-based contact formation process using Ti glue layer to prevent nodule-induced bridging
SG42438A1 (en) * 1995-09-27 1997-08-15 Motorola Inc Process for fabricating a CVD aluminium layer in a semiconductor device
US5633199A (en) * 1995-11-02 1997-05-27 Motorola Inc. Process for fabricating a metallized interconnect structure in a semiconductor device
US5776831A (en) * 1995-12-27 1998-07-07 Lsi Logic Corporation Method of forming a high electromigration resistant metallization system
US5804251A (en) * 1995-12-29 1998-09-08 Intel Corporation Low temperature aluminum alloy plug technology
US5851923A (en) * 1996-01-18 1998-12-22 Micron Technology, Inc. Integrated circuit and method for forming and integrated circuit
JP2891161B2 (ja) * 1996-02-15 1999-05-17 日本電気株式会社 配線形成方法
US5677238A (en) * 1996-04-29 1997-10-14 Chartered Semiconductor Manufacturing Pte Ltd Semiconductor contact metallization
US6083823A (en) * 1996-06-28 2000-07-04 International Business Machines Corporation Metal deposition process for metal lines over topography
US5883002A (en) * 1996-08-29 1999-03-16 Winbond Electronics Corp. Method of forming contact profile by improving TEOS/BPSG selectivity for manufacturing a semiconductor device
US5985746A (en) * 1996-11-21 1999-11-16 Lsi Logic Corporation Process for forming self-aligned conductive plugs in multiple insulation levels in integrated circuit structures and resulting product
JPH10172969A (ja) * 1996-12-06 1998-06-26 Nec Corp 半導体装置の製造方法
ATE340411T1 (de) * 1996-12-12 2006-10-15 Asahi Chemical Ind Verfahren zur herstellung einer halbleitervorrichtung
US6395629B1 (en) * 1997-04-16 2002-05-28 Stmicroelectronics, Inc. Interconnect method and structure for semiconductor devices
KR100241506B1 (ko) * 1997-06-23 2000-03-02 김영환 반도체 소자의 금속 배선 형성 방법
US5994206A (en) * 1997-10-06 1999-11-30 Advanced Micro Devices, Inc. Method of forming a high conductivity metal interconnect using metal gettering plug and system performing the method
US6365514B1 (en) 1997-12-23 2002-04-02 Intel Corporation Two chamber metal reflow process
TW411529B (en) * 1997-12-26 2000-11-11 Toshiba Corp Semiconductor device and its manufacturing method
US5994213A (en) * 1998-02-09 1999-11-30 Taiwan Semiconductor Manufacturing Company, Ltd. Aluminum plug process
US6130156A (en) * 1998-04-01 2000-10-10 Texas Instruments Incorporated Variable doping of metal plugs for enhanced reliability
KR20000004358A (ko) * 1998-06-30 2000-01-25 김영환 반도체 소자의 배선 구조
US6274486B1 (en) * 1998-09-02 2001-08-14 Micron Technology, Inc. Metal contact and process
US6207568B1 (en) * 1998-11-27 2001-03-27 Taiwan Semiconductor Manufacturing Company Ionized metal plasma (IMP) method for forming (111) oriented aluminum containing conductor layer
TW409356B (en) * 1999-03-11 2000-10-21 United Microelectronics Corp Manufacture method of inner connects
US6627542B1 (en) * 1999-07-12 2003-09-30 Applied Materials, Inc. Continuous, non-agglomerated adhesion of a seed layer to a barrier layer
US6080657A (en) * 1999-07-16 2000-06-27 Taiwan Semiconductor Manufacturing Company Method of reducing AlCu hillocks
KR100434188B1 (ko) * 2001-08-28 2004-06-04 삼성전자주식회사 장벽 금속층 적층 방법
US6943105B2 (en) * 2002-01-18 2005-09-13 International Business Machines Corporation Soft metal conductor and method of making
KR100455380B1 (ko) * 2002-02-27 2004-11-06 삼성전자주식회사 다층 배선 구조를 구비한 반도체 소자 및 그 제조 방법
US7056820B2 (en) * 2003-11-20 2006-06-06 International Business Machines Corporation Bond pad
JP2011091242A (ja) * 2009-10-23 2011-05-06 Elpida Memory Inc 半導体装置の製造方法
US9941160B2 (en) * 2013-07-25 2018-04-10 Globalfoundries Singapore Pte. Ltd. Integrated circuits having device contacts and methods for fabricating the same
KR101550526B1 (ko) * 2014-02-21 2015-09-04 에스티에스반도체통신 주식회사 클러스터형 반도체 제조장치 및 이를 이용한 반도체 소자 제조방법
JP2017183396A (ja) * 2016-03-29 2017-10-05 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH069199B2 (ja) * 1984-07-18 1994-02-02 株式会社日立製作所 配線構造体およびその製造方法
US4960732A (en) * 1987-02-19 1990-10-02 Advanced Micro Devices, Inc. Contact plug and interconnect employing a barrier lining and a backfilled conductor material
US5007372A (en) * 1987-12-04 1991-04-16 Research Development Corporation Vacuum depositing apparatus
JPH01160036A (ja) * 1987-12-17 1989-06-22 Oki Electric Ind Co Ltd 半導体装置
US4837183A (en) * 1988-05-02 1989-06-06 Motorola Inc. Semiconductor device metallization process
FR2634317A1 (fr) * 1988-07-12 1990-01-19 Philips Nv Procede pour fabriquer un dispositif semiconducteur ayant au moins un niveau de prise de contact a travers des ouvertures de contact de petites dimensions
US4994162A (en) * 1989-09-29 1991-02-19 Materials Research Corporation Planarization method
DE69031903T2 (de) * 1989-11-30 1998-04-16 Sgs Thomson Microelectronics Verfahren zum Herstellen von Zwischenschicht-Kontakten
US5108951A (en) * 1990-11-05 1992-04-28 Sgs-Thomson Microelectronics, Inc. Method for forming a metal contact
KR100228259B1 (ko) * 1990-10-24 1999-11-01 고지마 마따오 박막의 형성방법 및 반도체장치
KR920010620A (ko) * 1990-11-30 1992-06-26 원본미기재 다층 상호접속선을 위한 알루미늄 적층 접점/통로 형성방법
JPH07109030B2 (ja) * 1991-02-12 1995-11-22 アプライド マテリアルズ インコーポレイテッド 半導体ウェーハ上にアルミニウム層をスパッタする方法
JP2725944B2 (ja) * 1991-04-19 1998-03-11 インターナショナル・ビジネス・マシーンズ・コーポレイション 金属層堆積方法
EP0514103A1 (en) * 1991-05-14 1992-11-19 STMicroelectronics, Inc. Barrier metal process for sub-micron contacts
US5240880A (en) * 1992-05-05 1993-08-31 Zilog, Inc. Ti/TiN/Ti contact metallization

Also Published As

Publication number Publication date
JPH0766205A (ja) 1995-03-10
KR100291284B1 (ko) 2001-11-30
FR2709207B1 (fr) 1996-10-25
DE4400726A1 (de) 1995-02-23
FR2709207A1 (fr) 1995-02-24
US5356836A (en) 1994-10-18

Similar Documents

Publication Publication Date Title
KR950006997A (ko) 알루미늄금속층 배선방법
US4648175A (en) Use of selectively deposited tungsten for contact formation and shunting metallization
US5747360A (en) Method of metalizing a semiconductor wafer
US5798301A (en) Method of manufacturing metal interconnect structure for an integrated circuit with improved electromigration reliability
JPS6039866A (ja) 集積半導体回路
JPH03220751A (ja) インターレベル・コンタクトを製造する方法、および半導体構造
JPH05504867A (ja) 集積回路の製造にモリブデン・プラグを使用するプロセス強化
US5846877A (en) Method for fabricating an Al-Ge alloy wiring of semiconductor device
US5963830A (en) Method of forming a TiN/W barrier layer for a hot Al plug
JPS63229852A (ja) 半導体装置
KR970052237A (ko) 반도체소자의 콘택 형성방법
US6054771A (en) Interconnection system in a semiconductor device
JP3249071B2 (ja) 半導体装置の製造方法
KR960005871A (ko) 반도체 소자의 다층금속 배선형성방법
JPH02186634A (ja) 集積回路装置の製造方法
JPH02199827A (ja) 配線形成方法
KR100515076B1 (ko) 반도체 소자의 확산방지막 형성 방법
KR980005554A (ko) 반도체 소자의 금속 배선 형성방법
JPH0442952A (ja) 半導体装置の電極配線およびその形成方法
JP2797367B2 (ja) 半導体集積回路装置の製造方法
KR0147598B1 (ko) 적층형태의 콘택을 갖는 반도체 장치의 배선층 형성방법
KR960039204A (ko) 금속막 배선 형성방법
KR0148294B1 (ko) 반도체 장치의 금속 배선 방법
KR100265837B1 (ko) 반도체장치의장벽금속막형성방법
KR940001396B1 (ko) 반도체장치의 다층배선 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130226

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20140225

Year of fee payment: 14

EXPY Expiration of term