JPH11340228A - Ａｌ合金配線を有する半導体装置 - Google Patents
Ａｌ合金配線を有する半導体装置Info
- Publication number
- JPH11340228A JPH11340228A JP10148010A JP14801098A JPH11340228A JP H11340228 A JPH11340228 A JP H11340228A JP 10148010 A JP10148010 A JP 10148010A JP 14801098 A JP14801098 A JP 14801098A JP H11340228 A JPH11340228 A JP H11340228A
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring
- alloy
- tan
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
- H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 エレクトロマイグレーション耐性の高いＡｌ
合金配線を有する半導体装置を提供する。 【解決手段】 半導体基板の上に層間絶縁膜が形成され
ている。層間絶縁膜の一部の領域上に配線が形成されて
いる。この配線は、２層以上の積層構造を有する。下層
に、α相のＴａからなる第１の導電層を有し、上層に、
Ａｌ合金からなる第２の導電層を有する。
合金配線を有する半導体装置を提供する。 【解決手段】 半導体基板の上に層間絶縁膜が形成され
ている。層間絶縁膜の一部の領域上に配線が形成されて
いる。この配線は、２層以上の積層構造を有する。下層
に、α相のＴａからなる第１の導電層を有し、上層に、
Ａｌ合金からなる第２の導電層を有する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置に関
し、特にＡｌ合金配線を有する半導体装置に関する。
し、特にＡｌ合金配線を有する半導体装置に関する。
【０００２】
【従来の技術】近年の半導体装置の動作速度の高速化、
大集積化の要求に伴い、金属配線の配線抵抗及び配線容
量の低減、並びにエレクトロマイグレーション耐性の向
上が望まれている。この要求を満たすために、ＴｉやＴ
ｉＮ膜とＡｌ合金膜とを積層した配線が用いられてい
る。
大集積化の要求に伴い、金属配線の配線抵抗及び配線容
量の低減、並びにエレクトロマイグレーション耐性の向
上が望まれている。この要求を満たすために、ＴｉやＴ
ｉＮ膜とＡｌ合金膜とを積層した配線が用いられてい
る。
【０００３】Ａｌ合金膜の（１１１）面の配向性が強く
なるほど、そのエレクトロマイグレーション耐性が高く
なることが知られている（Ｓ．バイジャ等、シン ソリ
ッドフィルムズ、７５（１９８１）、２５３〜２５９
(S.Vaidya and A.K.Sinha,Thin Solid Films,75(1981)2
53-259)）。Ａｌ合金膜の（１１１）面の配向性を高め
る試みとして、Ａｌ合金膜をＴａ−Ａｌ合金からなる高
融点金属膜の上に積層する方法が提案されている（Ｈ．
トヨダ等、プロシーディングス オブ ３２インターナ
ショナル リライアビリティ フィジクス シンポジウ
ム，１７８（１９９４） (H.Toyoda et al. Proceedin
gs of 32nd International Reliability Physics Sympo
sium, 178(1994) ）。トヨダ等の文献によると、Ｔａ−
Ａｌ合金膜上のＡｌ合金膜のＸ線ディフラクトパターン
の（１１１）面に対応するピークの高さが、ＴｉＮ／Ｔ
ｉ膜上のそれの約４倍になる。
なるほど、そのエレクトロマイグレーション耐性が高く
なることが知られている（Ｓ．バイジャ等、シン ソリ
ッドフィルムズ、７５（１９８１）、２５３〜２５９
(S.Vaidya and A.K.Sinha,Thin Solid Films,75(1981)2
53-259)）。Ａｌ合金膜の（１１１）面の配向性を高め
る試みとして、Ａｌ合金膜をＴａ−Ａｌ合金からなる高
融点金属膜の上に積層する方法が提案されている（Ｈ．
トヨダ等、プロシーディングス オブ ３２インターナ
ショナル リライアビリティ フィジクス シンポジウ
ム，１７８（１９９４） (H.Toyoda et al. Proceedin
gs of 32nd International Reliability Physics Sympo
sium, 178(1994) ）。トヨダ等の文献によると、Ｔａ−
Ａｌ合金膜上のＡｌ合金膜のＸ線ディフラクトパターン
の（１１１）面に対応するピークの高さが、ＴｉＮ／Ｔ
ｉ膜上のそれの約４倍になる。
【０００４】
【発明が解決しようとする課題】近年、配線容量の低減
等のために、Ａｌ合金配線の膜厚を薄くする傾向にあ
る。配線の厚さを薄くすると、その内部を流れる電流密
度が増大し、エレクトロマイグレーションが生じやすく
なる。このため、よりエレクトロマイグレーション耐性
の高い配線構造が望まれている。
等のために、Ａｌ合金配線の膜厚を薄くする傾向にあ
る。配線の厚さを薄くすると、その内部を流れる電流密
度が増大し、エレクトロマイグレーションが生じやすく
なる。このため、よりエレクトロマイグレーション耐性
の高い配線構造が望まれている。
【０００５】本発明の目的は、エレクトロマイグレーシ
ョン耐性の高いＡｌ合金配線を有する半導体装置を提供
することである。
ョン耐性の高いＡｌ合金配線を有する半導体装置を提供
することである。
【０００６】
【課題を解決するための手段】本発明の一観点による
と、半導体基板と、前記基板の上に形成された絶縁膜
と、前記絶縁膜の表面の一部の領域上に形成され、α相
のＴａからなる第１の導電層及びその上に配置されたＡ
ｌ合金からなる第２の導電層を含んで構成される配線と
を有する半導体装置が提供される。
と、半導体基板と、前記基板の上に形成された絶縁膜
と、前記絶縁膜の表面の一部の領域上に形成され、α相
のＴａからなる第１の導電層及びその上に配置されたＡ
ｌ合金からなる第２の導電層を含んで構成される配線と
を有する半導体装置が提供される。
【０００７】α相のＴａからなる第１の導電層の上にＡ
ｌ合金からなる第２の導電層を形成すると、その（１１
１）面の配向性が強くなる。このため、配線のエレクト
ロマイグレーション耐性を高めることができる。
ｌ合金からなる第２の導電層を形成すると、その（１１
１）面の配向性が強くなる。このため、配線のエレクト
ロマイグレーション耐性を高めることができる。
【０００８】
【発明の実施の形態】本発明の実施例を説明する前に、
各種下層金属膜の上に成長させたＡｌ合金膜の配向性を
評価した結果を説明する。下層金属膜として、ＴｉＮ
（上層）／Ｔｉ（下層）積層構造、β相のＴａ膜、α相
のＴａ膜、及びα相のＴａ／ＴａＮ積層構造の４種類を
準備した。評価したＡｌ合金膜は、０．５重量％のＣｕ
を含むものである。α相のＴａの結晶構造は体心立方構
造であり、立方晶系に属する。β相のＴａは正方晶系に
属する。なお、下地基板として、シリコン基板上に厚さ
１００ｎｍのＳｉＯ2 膜を成長させたものを用いた。
各種下層金属膜の上に成長させたＡｌ合金膜の配向性を
評価した結果を説明する。下層金属膜として、ＴｉＮ
（上層）／Ｔｉ（下層）積層構造、β相のＴａ膜、α相
のＴａ膜、及びα相のＴａ／ＴａＮ積層構造の４種類を
準備した。評価したＡｌ合金膜は、０．５重量％のＣｕ
を含むものである。α相のＴａの結晶構造は体心立方構
造であり、立方晶系に属する。β相のＴａは正方晶系に
属する。なお、下地基板として、シリコン基板上に厚さ
１００ｎｍのＳｉＯ2 膜を成長させたものを用いた。
【０００９】ＴｉＮ／Ｔｉ積層構造のＴｉ膜の厚さは２
０ｎｍ、ＴｉＮ膜の厚さは５０ｎｍとした。Ｔｉ膜の堆
積は、Ｔｉターゲット及びＡｒガスを用いたＤＣスパッ
タリングにより行った。スパッタリング条件は、ガス圧
３ｍＴｏｒｒ、スパッタ電力６ｋＷである。ＴｉＮ膜の
堆積は、Ｔｉターゲット及びＡｒ、Ｎ2 の混合ガスを用
いた反応性ＤＣスパッタリングにより行った。スパッタ
リング条件は、ガス圧３ｍＴｏｒｒ、ＡｒとＮ2 の流量
比１：４、スパッタ電力１２ｋＷである。
０ｎｍ、ＴｉＮ膜の厚さは５０ｎｍとした。Ｔｉ膜の堆
積は、Ｔｉターゲット及びＡｒガスを用いたＤＣスパッ
タリングにより行った。スパッタリング条件は、ガス圧
３ｍＴｏｒｒ、スパッタ電力６ｋＷである。ＴｉＮ膜の
堆積は、Ｔｉターゲット及びＡｒ、Ｎ2 の混合ガスを用
いた反応性ＤＣスパッタリングにより行った。スパッタ
リング条件は、ガス圧３ｍＴｏｒｒ、ＡｒとＮ2 の流量
比１：４、スパッタ電力１２ｋＷである。
【００１０】β相のＴａ膜の厚さは２０ｎｍとした。β
相のＴａ膜の堆積は、Ｔａターゲット及びＡｒガスを用
いたＤＣスパッタリングにより行った。スパッタリング
条件は、ガス圧３ｍＴｏｒｒ、スパッタ電力４ｋＷであ
る。
相のＴａ膜の堆積は、Ｔａターゲット及びＡｒガスを用
いたＤＣスパッタリングにより行った。スパッタリング
条件は、ガス圧３ｍＴｏｒｒ、スパッタ電力４ｋＷであ
る。
【００１１】α相のＴａ膜の厚さも２０ｎｍとした。α
相のＴａ膜は、Ｔａターゲット及びＡｒとＮ2 の混合ガ
スを用いたＤＣスパッタリングを５秒間行うことにより
微量の窒素が添加されたＴａ膜を堆積し、その後Ａｒガ
スのみを用いたＤＣスパッタリングによりＴａ膜を堆積
して形成した。微量の窒素が添加されたＴａ膜上にＴａ
膜を堆積すると、α相のＴａ膜が得られる（特公平８−
１９５１６）。このＴａ膜がα相であることは、シート
抵抗とＸ線回折パターンにより検証した。最初の５秒間
のスパッタリングの条件は、ガス圧３ｍＴｏｒｒ、スパ
ッタ電力２ｋＷ、ＡｒとＮ2 ガスの流量比４：１であ
る。その後のスパッタリング条件は、ガス圧３ｍＴｏｒ
ｒ、スパッタ電力４ｋＷである。
相のＴａ膜は、Ｔａターゲット及びＡｒとＮ2 の混合ガ
スを用いたＤＣスパッタリングを５秒間行うことにより
微量の窒素が添加されたＴａ膜を堆積し、その後Ａｒガ
スのみを用いたＤＣスパッタリングによりＴａ膜を堆積
して形成した。微量の窒素が添加されたＴａ膜上にＴａ
膜を堆積すると、α相のＴａ膜が得られる（特公平８−
１９５１６）。このＴａ膜がα相であることは、シート
抵抗とＸ線回折パターンにより検証した。最初の５秒間
のスパッタリングの条件は、ガス圧３ｍＴｏｒｒ、スパ
ッタ電力２ｋＷ、ＡｒとＮ2 ガスの流量比４：１であ
る。その後のスパッタリング条件は、ガス圧３ｍＴｏｒ
ｒ、スパッタ電力４ｋＷである。
【００１２】α相のＴａ／ＴａＮ積層構造のＴａＮ膜の
厚さは１０ｎｍ、α相のＴａ膜の厚さは２０ｎｍとし
た。ＴａＮ膜の堆積は、Ｔａターゲット及びＡｒとＮ2
の混合ガスを用いた反応性ＤＣスパッタリングにより行
った。スパッタリング条件は、ガス圧３ｍＴｏｒｒ、Ａ
ｒとＮ2 の流量比１：４、スパッタ電力４ｋＷである。
α相のＴａ膜の堆積は、Ｔａターゲット及びＡｒガスを
用いたＤＣスパッタリングにより行った。スパッタリン
グ条件は、ガス圧３ｍＴｏｒｒ、スパッタ電力４ｋＷで
ある。
厚さは１０ｎｍ、α相のＴａ膜の厚さは２０ｎｍとし
た。ＴａＮ膜の堆積は、Ｔａターゲット及びＡｒとＮ2
の混合ガスを用いた反応性ＤＣスパッタリングにより行
った。スパッタリング条件は、ガス圧３ｍＴｏｒｒ、Ａ
ｒとＮ2 の流量比１：４、スパッタ電力４ｋＷである。
α相のＴａ膜の堆積は、Ｔａターゲット及びＡｒガスを
用いたＤＣスパッタリングにより行った。スパッタリン
グ条件は、ガス圧３ｍＴｏｒｒ、スパッタ電力４ｋＷで
ある。
【００１３】Ａｌ合金膜の厚さは４００ｎｍとした。Ａ
ｌ合金膜の堆積は、０．５重量％のＣｕを含むＡｌ合金
ターゲット及びＡｒガスを用いたＤＣスパッタリングに
より行った。スパッタリング条件は、ガス圧３ｍＴｏｒ
ｒ、スパッタ電力１２ｋＷである。下層金属膜とＡｌ合
金膜の堆積には、真空搬送を行うマルチチャンバシステ
ムを用いた。
ｌ合金膜の堆積は、０．５重量％のＣｕを含むＡｌ合金
ターゲット及びＡｒガスを用いたＤＣスパッタリングに
より行った。スパッタリング条件は、ガス圧３ｍＴｏｒ
ｒ、スパッタ電力１２ｋＷである。下層金属膜とＡｌ合
金膜の堆積には、真空搬送を行うマルチチャンバシステ
ムを用いた。
【００１４】図１は、Ａｌ合金膜のＸ線回折によるＡｌ
の（１１１）面の配向性を示す。縦軸はＡｌの（１１
１）面に対応するピークの高さを相対目盛りで表す。な
お、下層金属膜としてＴｉＮ／Ｔｉ膜を用いた場合のピ
ークの高さを１とした。
の（１１１）面の配向性を示す。縦軸はＡｌの（１１
１）面に対応するピークの高さを相対目盛りで表す。な
お、下層金属膜としてＴｉＮ／Ｔｉ膜を用いた場合のピ
ークの高さを１とした。
【００１５】下層金属膜としてβ相のＴａ膜を用いた場
合には、Ａｌの（１１１）面配向強度が、ＴｉＮ／Ｔｉ
積層構造を用いた場合の１／２以下になっている。これ
に対し、下層金属膜としてα相のＴａ膜、及びα相のＴ
ａ／ＴａＮ積層構造を用いた場合には、Ａｌの（１１
１）面配向強度が、それぞれＴｉＮ／Ｔｉ積層構造を用
いた場合の１９倍及び３８倍になった。
合には、Ａｌの（１１１）面配向強度が、ＴｉＮ／Ｔｉ
積層構造を用いた場合の１／２以下になっている。これ
に対し、下層金属膜としてα相のＴａ膜、及びα相のＴ
ａ／ＴａＮ積層構造を用いた場合には、Ａｌの（１１
１）面配向強度が、それぞれＴｉＮ／Ｔｉ積層構造を用
いた場合の１９倍及び３８倍になった。
【００１６】この評価結果から、Ａｌ合金膜の下層に、
α相のＴａ膜若しくはα層のＴａ／ＴａＮ積層構造を配
置することにより、Ａｌ合金膜の（１１１）面の配向性
が強くなることがわかる。このＡｌ合金膜を用いて形成
した配線は、高いエレクトロマイグレーション耐性を有
すると思われる。
α相のＴａ膜若しくはα層のＴａ／ＴａＮ積層構造を配
置することにより、Ａｌ合金膜の（１１１）面の配向性
が強くなることがわかる。このＡｌ合金膜を用いて形成
した配線は、高いエレクトロマイグレーション耐性を有
すると思われる。
【００１７】図２を参照して、本発明の第１の実施例に
よるＡｌ合金配線の形成方法について説明する。
よるＡｌ合金配線の形成方法について説明する。
【００１８】図２（Ａ）に示すように、シリコン基板１
の表面上にＣＶＤにより厚さ８００ｎｍのＳｉＯ2 膜２
を形成する。ＳｉＯ2 膜２の上に、厚さ１０ｎｍのＴａ
Ｎ膜３、厚さ２０ｎｍのα相のＴａ膜４、厚さ４００ｎ
ｍのＡｌ合金膜５、及び厚さ５０ｎｍのＴａＮ膜６を形
成する。ＴａＮ膜３、α相のＴａ膜４、及びＡｌ合金膜
５の形成は、図１で説明した成膜方法と同様である。な
お、ＴａＮ膜３の厚さを１〜２０ｎｍとしてもよい。ま
た、α相のＴａ膜４の厚さを５〜３０ｎｍとしてもよ
い。
の表面上にＣＶＤにより厚さ８００ｎｍのＳｉＯ2 膜２
を形成する。ＳｉＯ2 膜２の上に、厚さ１０ｎｍのＴａ
Ｎ膜３、厚さ２０ｎｍのα相のＴａ膜４、厚さ４００ｎ
ｍのＡｌ合金膜５、及び厚さ５０ｎｍのＴａＮ膜６を形
成する。ＴａＮ膜３、α相のＴａ膜４、及びＡｌ合金膜
５の形成は、図１で説明した成膜方法と同様である。な
お、ＴａＮ膜３の厚さを１〜２０ｎｍとしてもよい。ま
た、α相のＴａ膜４の厚さを５〜３０ｎｍとしてもよ
い。
【００１９】Ａｌ合金膜５の上のＴａＮ膜６は、フォト
リソグラフィ工程における露光時に反射防止膜として働
く。ＴａＮ膜６の形成方法は、その下のＴａＮ膜４の形
成方法と同様である。
リソグラフィ工程における露光時に反射防止膜として働
く。ＴａＮ膜６の形成方法は、その下のＴａＮ膜４の形
成方法と同様である。
【００２０】図２（Ｂ）に示すように、ＴａＮ膜６から
ＴａＮ膜３までの積層構造をパターニングして配線１０
を残す。Ａｌ合金膜５のパターニングは、Ｃｌ2 とＢＣ
ｌ3を用いた反応性イオンエッチング（ＲＩＥ）により
行う。ＴａＮ膜３、６、及びＴａ膜４のパターニング
は、Ａｒイオンを用いたミリングにより行う。
ＴａＮ膜３までの積層構造をパターニングして配線１０
を残す。Ａｌ合金膜５のパターニングは、Ｃｌ2 とＢＣ
ｌ3を用いた反応性イオンエッチング（ＲＩＥ）により
行う。ＴａＮ膜３、６、及びＴａ膜４のパターニング
は、Ａｒイオンを用いたミリングにより行う。
【００２１】図２（Ｂ）の構成では、ＴａＮ膜３及びα
相のＴａ膜４の上にＡｌ合金膜５が形成されているた
め、図１に示したように、Ａｌ合金膜５の（１１１）面
の配向性が強くなる。従って、エレクトロマイグレーシ
ョン耐性の高い配線１０を得ることができる。
相のＴａ膜４の上にＡｌ合金膜５が形成されているた
め、図１に示したように、Ａｌ合金膜５の（１１１）面
の配向性が強くなる。従って、エレクトロマイグレーシ
ョン耐性の高い配線１０を得ることができる。
【００２２】第１の実施例では、Ａｌ合金膜５の下にＴ
ａＮ膜３とα相のＴａ膜４との２層を配置した。図１に
示すように、Ａｌ合金膜の下にＴａＮ膜を配置せず、α
相のＴａ膜のみを配置した場合にも、Ａｌ合金膜の（１
１１）面の配向性を高めることができる。第１の実施例
においても、図２（Ａ）及び図２（Ｂ）のＴａＮ膜３を
配置せず、ＳｉＯ2 膜２の上にα相のＴａ膜４を直接形
成してもよい。
ａＮ膜３とα相のＴａ膜４との２層を配置した。図１に
示すように、Ａｌ合金膜の下にＴａＮ膜を配置せず、α
相のＴａ膜のみを配置した場合にも、Ａｌ合金膜の（１
１１）面の配向性を高めることができる。第１の実施例
においても、図２（Ａ）及び図２（Ｂ）のＴａＮ膜３を
配置せず、ＳｉＯ2 膜２の上にα相のＴａ膜４を直接形
成してもよい。
【００２３】次に、図３を参照して、本発明の第２の実
施例によるＡｌ合金配線の形成方法について説明する。
施例によるＡｌ合金配線の形成方法について説明する。
【００２４】図３（Ａ）に示すように、シリコン基板２
１の表面上に、ＣＶＤにより厚さ８００ｎｍのＳｉＯ2
膜２２を形成する。ＳｉＯ2 膜２２に、ＣＦ4 とＣＨＦ
3 を用いたＲＩＥにより深さ４２０ｎｍの溝を形成す
る。
１の表面上に、ＣＶＤにより厚さ８００ｎｍのＳｉＯ2
膜２２を形成する。ＳｉＯ2 膜２２に、ＣＦ4 とＣＨＦ
3 を用いたＲＩＥにより深さ４２０ｎｍの溝を形成す
る。
【００２５】図３（Ｂ）に示すように、溝２３の内面を
含むＳｉＯ2 膜２２の表面上に、ＴａＮ膜２４、α相の
Ｔａ膜２５、及びＡｌ合金膜２６を形成する。これらの
膜の形成は、第１の実施例の図２（Ａ）に示したＴａＮ
膜３、α相のＴａ膜４、及びＡｌ合金膜５の形成方法と
同様である。化学機械研磨（ＣＭＰ）により、Ａｌ合金
膜２６、Ｔａ膜２５、及びＴａＮ膜２４を研磨する。Ｓ
ｉＯ2 膜２２の上面が露出した時点で研磨を停止する。
含むＳｉＯ2 膜２２の表面上に、ＴａＮ膜２４、α相の
Ｔａ膜２５、及びＡｌ合金膜２６を形成する。これらの
膜の形成は、第１の実施例の図２（Ａ）に示したＴａＮ
膜３、α相のＴａ膜４、及びＡｌ合金膜５の形成方法と
同様である。化学機械研磨（ＣＭＰ）により、Ａｌ合金
膜２６、Ｔａ膜２５、及びＴａＮ膜２４を研磨する。Ｓ
ｉＯ2 膜２２の上面が露出した時点で研磨を停止する。
【００２６】図３（Ｃ）に示すように、溝２３の内部
に、ＴａＮ膜２４、Ｔａ膜２５、Ａｌ合金膜２６からな
る配線３０が残る。第２の実施例の場合には、Ａｌ合金
膜２６の配向性が溝２３の側面の影響を受けるため、第
１の実施例の場合に比べて（１１１）面の配向性が弱く
なると考えられる。しかし、α相のＴａ膜２５を配置す
ることにより、ＴｉＮ／Ｔｉ膜上にＡｌ合金膜を形成す
る場合に比べて、Ａｌ合金膜２６の（１１１）面の配向
性が強くなり、高いエレクトロマイグレーション耐性を
得られると考えられる。
に、ＴａＮ膜２４、Ｔａ膜２５、Ａｌ合金膜２６からな
る配線３０が残る。第２の実施例の場合には、Ａｌ合金
膜２６の配向性が溝２３の側面の影響を受けるため、第
１の実施例の場合に比べて（１１１）面の配向性が弱く
なると考えられる。しかし、α相のＴａ膜２５を配置す
ることにより、ＴｉＮ／Ｔｉ膜上にＡｌ合金膜を形成す
る場合に比べて、Ａｌ合金膜２６の（１１１）面の配向
性が強くなり、高いエレクトロマイグレーション耐性を
得られると考えられる。
【００２７】次に、図４及び図５を参照して、第３の実
施例について説明する。第３の実施例は、上記第１の実
施例を半導体基板上の半導体素子の配線に適用したもの
である。
施例について説明する。第３の実施例は、上記第１の実
施例を半導体基板上の半導体素子の配線に適用したもの
である。
【００２８】図４（Ａ）に示すように、シリコン基板４
０の表面にフィールド酸化膜４１が形成され、フィール
ド酸化膜４１によって画定された活性領域内に、ＭＯＳ
ＦＥＴ４２が形成されている。ＭＯＳＦＥＴ４２を覆う
ように基板上にＳｉＯ2 からなる層間絶縁膜４３が形成
されている。ＭＯＳＦＥＴ４２のソース／ドレイン領域
に対応する領域に、層間絶縁膜４３を貫通するコンタク
トホール４４が形成されている。
０の表面にフィールド酸化膜４１が形成され、フィール
ド酸化膜４１によって画定された活性領域内に、ＭＯＳ
ＦＥＴ４２が形成されている。ＭＯＳＦＥＴ４２を覆う
ように基板上にＳｉＯ2 からなる層間絶縁膜４３が形成
されている。ＭＯＳＦＥＴ４２のソース／ドレイン領域
に対応する領域に、層間絶縁膜４３を貫通するコンタク
トホール４４が形成されている。
【００２９】図４（Ｂ）に示すように、コンタクトホー
ル４４の内面及び層間絶縁膜４３の表面上に、ＴａＮ膜
４５及びα相のＴａ膜４６を形成する。コンタクトホー
ル４４内を埋め尽くすように、Ｔａ膜４６の表面上にＡ
ｌ合金膜４７を形成する。ＴａＮ膜４５、Ｔａ膜４６、
Ａｌ合金膜４７の形成は、第１の実施例の図２（Ａ）の
場合と同様の方法で行う。なお、図２（Ａ）に示すよう
に、Ａｌ合金膜４７の上に、ＴａＮからなる反射防止膜
を形成してもよい。
ル４４の内面及び層間絶縁膜４３の表面上に、ＴａＮ膜
４５及びα相のＴａ膜４６を形成する。コンタクトホー
ル４４内を埋め尽くすように、Ｔａ膜４６の表面上にＡ
ｌ合金膜４７を形成する。ＴａＮ膜４５、Ｔａ膜４６、
Ａｌ合金膜４７の形成は、第１の実施例の図２（Ａ）の
場合と同様の方法で行う。なお、図２（Ａ）に示すよう
に、Ａｌ合金膜４７の上に、ＴａＮからなる反射防止膜
を形成してもよい。
【００３０】図４（Ｃ）に示すように、ＴａＮ膜４５か
らＡｌ合金膜４７までの３層をパターニングし、ＭＯＳ
ＦＥＴ４２のソース／ドレイン領域のそれぞれに接続さ
れた配線４８Ａ及び４８Ｂを残す。これらの層のパター
ニングは、第１の実施例の図２（Ｂ）の場合と同様の方
法で行う。
らＡｌ合金膜４７までの３層をパターニングし、ＭＯＳ
ＦＥＴ４２のソース／ドレイン領域のそれぞれに接続さ
れた配線４８Ａ及び４８Ｂを残す。これらの層のパター
ニングは、第１の実施例の図２（Ｂ）の場合と同様の方
法で行う。
【００３１】図５（Ａ）に示すように、層間絶縁膜４３
の上に、２層目の層間絶縁膜５０を形成する。配線４８
Ｂの表面の一部を露出させるように、層間絶縁膜５０を
貫通するコンタクトホール５１を形成する。
の上に、２層目の層間絶縁膜５０を形成する。配線４８
Ｂの表面の一部を露出させるように、層間絶縁膜５０を
貫通するコンタクトホール５１を形成する。
【００３２】図５（Ｂ）に示すように、コンタクトホー
ル５１の内面及び層間絶縁膜５０の表面を覆うように、
ＴａＮ膜５２及びα相のＴａ膜５３を形成する。コンタ
クトホール５１内を埋め尽くすように、Ｔａ膜５３の表
面上にＡｌ合金膜５４を形成する。ＴａＮ膜５２、Ｔａ
膜５３、Ａｌ合金膜５４の形成は、第１の実施例の図２
（Ａ）の場合と同様の方法で行う。
ル５１の内面及び層間絶縁膜５０の表面を覆うように、
ＴａＮ膜５２及びα相のＴａ膜５３を形成する。コンタ
クトホール５１内を埋め尽くすように、Ｔａ膜５３の表
面上にＡｌ合金膜５４を形成する。ＴａＮ膜５２、Ｔａ
膜５３、Ａｌ合金膜５４の形成は、第１の実施例の図２
（Ａ）の場合と同様の方法で行う。
【００３３】図５（Ｃ）に示すように、ＴａＮ膜５２か
らＡｌ合金膜５４までの３層をパターニングし、２層目
の配線５５を残す。これらの層のパターニングは、第１
の実施例の図２（Ｂ）の場合と同様の方法で行う。配線
５５は、図５（Ｃ）に示されない他の半導体素子に接続
されている。
らＡｌ合金膜５４までの３層をパターニングし、２層目
の配線５５を残す。これらの層のパターニングは、第１
の実施例の図２（Ｂ）の場合と同様の方法で行う。配線
５５は、図５（Ｃ）に示されない他の半導体素子に接続
されている。
【００３４】第３の実施例の場合にも、配線４８Ａ、４
８Ｂ、及び５５のエレクトロマイグレーション耐性を高
めることができる。また、これらの配線が高いエレクト
ロマイグレーション耐性を有するため、配線を薄くする
ことが可能になる。配線を薄くすると、同一配線層内の
相互に隣接する配線、例えば配線４８Ａと４８Ｂ間の寄
生容量を低減することができる。
８Ｂ、及び５５のエレクトロマイグレーション耐性を高
めることができる。また、これらの配線が高いエレクト
ロマイグレーション耐性を有するため、配線を薄くする
ことが可能になる。配線を薄くすると、同一配線層内の
相互に隣接する配線、例えば配線４８Ａと４８Ｂ間の寄
生容量を低減することができる。
【００３５】以上実施例に沿って本発明を説明したが、
本発明はこれらに制限されるものではない。例えば、種
々の変更、改良、組み合わせ等が可能なことは当業者に
自明であろう。
本発明はこれらに制限されるものではない。例えば、種
々の変更、改良、組み合わせ等が可能なことは当業者に
自明であろう。
【００３６】
【発明の効果】以上説明したように、本発明によれば、
Ａｌ合金膜の下地をα相のＴａ膜とすることにより、Ａ
ｌ合金膜の（１１１）面の配向性を高め、配線のエレク
トロマイグレーション耐性を高めることができる。
Ａｌ合金膜の下地をα相のＴａ膜とすることにより、Ａ
ｌ合金膜の（１１１）面の配向性を高め、配線のエレク
トロマイグレーション耐性を高めることができる。
【図１】下層金属層に、ＴｉＮ／Ｔｉ、β相のＴａ、α
相のＴａ、α相のＴａ／ＴａＮを用いた場合のＡｌ合金
膜の（１１１）面の配向性を示すグラフである。
相のＴａ、α相のＴａ／ＴａＮを用いた場合のＡｌ合金
膜の（１１１）面の配向性を示すグラフである。
【図２】本発明の第１の実施例による配線構造の製造方
法を説明するための配線層の断面図である。
法を説明するための配線層の断面図である。
【図３】本発明の第２の実施例による配線構造の製造方
法を説明するための配線層の断面図である。
法を説明するための配線層の断面図である。
【図４】本発明の第３の実施例による半導体装置の製造
方法を説明するための基板の断面図（その１）である。
方法を説明するための基板の断面図（その１）である。
【図５】本発明の第３の実施例による半導体装置の製造
方法を説明するための基板の断面図（その２）である。
方法を説明するための基板の断面図（その２）である。
１、２１、４０ シリコン基板 ２、２２ ＳｉＯ2 膜 ３、６、２４、４５、５２ ＴａＮ膜 ４、２５、４６、５３ α相のＴａ膜 ５、２６、４７、５４ Ａｌ合金膜 １０、３０、４８Ａ、４８Ｂ、５５ 配線 ２３ 溝 ４１ フィールド酸化膜 ４２ ＭＯＳＦＥＴ ４３、５０ 層間絶縁膜 ４４、５１ コンタクトホール
Claims (5)
- 【請求項１】 半導体基板と、 前記基板の上に形成された絶縁膜と、 前記絶縁膜の表面の一部の領域上に形成され、α相のＴ
ａからなる第１の導電層及びその上に配置されたＡｌ合
金からなる第２の導電層を含んで構成される配線とを有
する半導体装置。 - 【請求項２】 さらに、 前記半導体基板の表面上に形成された半導体素子と、 前記絶縁膜を貫通し、前記半導体素子の一部分を底面に
持つコンタクトホールと、 前記コンタクトホール内を埋め、前記半導体装置の一部
分に接続された導電性部材とを有し、 前記配線が前記導電性部材を介して前記半導体装置の一
部分に電気的に接続されている請求項１に記載の半導体
装置。 - 【請求項３】 前記配線が、さらに、前記第１の導電層
の下に配置されたＴａＮ膜を含む請求項１または２に記
載の半導体装置。 - 【請求項４】 前記導電性部材が、 前記コンタクトホールの内面上に配置され、前記第１の
導電層と同一の材料で形成された第１の部分と、 該第１の部分の表面を覆い、前記コンタクトホール内を
埋め込み、前記第２の導電層と同一の材料で形成された
第２の部分とを含む請求項１〜３のいずれかに記載の半
導体装置。 - 【請求項５】 さらに、 前記基板と前記絶縁膜との間に配置された他の絶縁膜
と、 前記他の絶縁膜と前記絶縁膜との間に配置された他の配
線と、 前記他の絶縁膜に形成され、前記他の配線の一部分を底
面に持つコンタクトホールとを有し、 前記配線が前記コンタクトホールを介して前記他の配線
に接続されている請求項１〜４のいずれかに記載の半導
体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10148010A JPH11340228A (ja) | 1998-05-28 | 1998-05-28 | Ａｌ合金配線を有する半導体装置 |
| US09/227,263 US6232664B1 (en) | 1998-05-28 | 1999-01-08 | Semiconductor device having A1 alloy wiring |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10148010A JPH11340228A (ja) | 1998-05-28 | 1998-05-28 | Ａｌ合金配線を有する半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11340228A true JPH11340228A (ja) | 1999-12-10 |
Family
ID=15443095
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10148010A Withdrawn JPH11340228A (ja) | 1998-05-28 | 1998-05-28 | Ａｌ合金配線を有する半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6232664B1 (ja) |
| JP (1) | JPH11340228A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6339258B1 (en) * | 1999-07-02 | 2002-01-15 | International Business Machines Corporation | Low resistivity tantalum |
| KR100465761B1 (ko) * | 2002-06-17 | 2005-01-13 | 삼성전자주식회사 | 탄탈륨 질화막을 포함하는 반도체 배선 구조 및 그 형성방법 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW518680B (en) * | 2001-06-13 | 2003-01-21 | Matsushita Electric Ind Co Ltd | Semiconductor device and method for fabricating the same |
| US7227266B2 (en) * | 2004-11-09 | 2007-06-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Interconnect structure to reduce stress induced voiding effect |
| JP6169500B2 (ja) * | 2014-01-31 | 2017-07-26 | 東京エレクトロン株式会社 | 無電解めっき方法、無電解めっき装置および記憶媒体 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6373660A (ja) * | 1986-09-17 | 1988-04-04 | Fujitsu Ltd | 半導体装置 |
| US4933743A (en) * | 1989-03-11 | 1990-06-12 | Fairchild Semiconductor Corporation | High performance interconnect system for an integrated circuit |
| JPH03248568A (ja) | 1990-02-27 | 1991-11-06 | Fuji Xerox Co Ltd | 薄膜半導体装置 |
| JP2900522B2 (ja) | 1990-05-31 | 1999-06-02 | 富士通株式会社 | 半導体装置 |
| JP2598335B2 (ja) * | 1990-08-28 | 1997-04-09 | 三菱電機株式会社 | 半導体集積回路装置の配線接続構造およびその製造方法 |
| JPH0819516B2 (ja) * | 1990-10-26 | 1996-02-28 | インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン | 薄膜状のアルファＴａを形成するための方法および構造 |
| US5221449A (en) * | 1990-10-26 | 1993-06-22 | International Business Machines Corporation | Method of making Alpha-Ta thin films |
| JP3559290B2 (ja) | 1991-04-18 | 2004-08-25 | シャープ株式会社 | 金属薄膜及びその製造方法 |
| JP2811126B2 (ja) * | 1991-05-02 | 1998-10-15 | 三菱電機株式会社 | 半導体集積回路装置の配線接続構造およびその製造方法 |
| KR970001883B1 (ko) * | 1992-12-30 | 1997-02-18 | 삼성전자 주식회사 | 반도체장치 및 그 제조방법 |
| JPH07240533A (ja) | 1994-02-28 | 1995-09-12 | Fujitsu Ltd | 放射線検出装置 |
| JP3026721B2 (ja) | 1994-07-07 | 2000-03-27 | 旭光学工業株式会社 | 簡易型内視鏡装置 |
| JPH1064907A (ja) * | 1996-08-13 | 1998-03-06 | Toshiba Corp | 電気的固体装置及びその製造方法 |
| US5858873A (en) * | 1997-03-12 | 1999-01-12 | Lucent Technologies Inc. | Integrated circuit having amorphous silicide layer in contacts and vias and method of manufacture thereof |
| US6057237A (en) * | 1997-04-29 | 2000-05-02 | Applied Materials, Inc. | Tantalum-containing barrier layers for copper |
-
1998
- 1998-05-28 JP JP10148010A patent/JPH11340228A/ja not_active Withdrawn
-
1999
- 1999-01-08 US US09/227,263 patent/US6232664B1/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6339258B1 (en) * | 1999-07-02 | 2002-01-15 | International Business Machines Corporation | Low resistivity tantalum |
| KR100465761B1 (ko) * | 2002-06-17 | 2005-01-13 | 삼성전자주식회사 | 탄탈륨 질화막을 포함하는 반도체 배선 구조 및 그 형성방법 |
| US6876078B2 (en) | 2002-06-17 | 2005-04-05 | Samsung Electronics Co., Ltd. | Semiconductor interconnection structure with TaN and method of forming the same |
Also Published As
| Publication number | Publication date |
|---|---|
| US6232664B1 (en) | 2001-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3927771B2 (ja) | マイクロ電子構造体を形成させる方法 | |
| US5536672A (en) | Fabrication of ferroelectric capacitor and memory cell | |
| US7528493B2 (en) | Interconnect structure and method of fabrication of same | |
| TWI334220B (en) | Mim capacitor integrated into the damascens structure and method of making thereof | |
| US6762120B2 (en) | Semiconductor device and method for fabricating the same | |
| US5795833A (en) | Method for fabricating passivation layers over metal lines | |
| JP2576820B2 (ja) | コンタクト・プラグの製造方法 | |
| JP2962475B2 (ja) | 集積回路強誘電体デバイスのための二層メタライゼーション方法 | |
| US6060378A (en) | Semiconductor bonding pad for better reliability | |
| JP3012187B2 (ja) | 半導体装置の製造方法 | |
| JP3602024B2 (ja) | 半導体装置及びその製造方法 | |
| JPH11340228A (ja) | Ａｌ合金配線を有する半導体装置 | |
| JP4546962B2 (ja) | 基板上に多機能誘電体層を形成する方法 | |
| JP3525788B2 (ja) | 半導体装置の製造方法 | |
| KR20010094954A (ko) | 반도체 디바이스내 캐패시터 및 이의 제조 방법 | |
| JP3375460B2 (ja) | 半導体装置 | |
| JPH04127454A (ja) | 半導体装置 | |
| JPH05121727A (ja) | 半導体装置及びその製造方法 | |
| JP4108189B2 (ja) | 配線構造、及びその形成方法 | |
| US20050020059A1 (en) | Method for forming aluminum-containing interconnect | |
| JPH05347359A (ja) | 集積回路上の多レベルメタライゼーション構造およびその形成方法 | |
| JP3029507B2 (ja) | 半導体装置の配線層接続構造 | |
| US6313535B1 (en) | Wiring layer of a semiconductor integrated circuit | |
| JPH11214513A (ja) | 集積回路の配線構造と配線形成法 | |
| JP2005353663A (ja) | 半導体装置の製造方法及び半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050802 |