JP2000315687A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2000315687A JP2000315687A JP11124002A JP12400299A JP2000315687A JP 2000315687 A JP2000315687 A JP 2000315687A JP 11124002 A JP11124002 A JP 11124002A JP 12400299 A JP12400299 A JP 12400299A JP 2000315687 A JP2000315687 A JP 2000315687A
- Authority
- JP
- Japan
- Prior art keywords
- conductive layer
- semiconductor device
- forming
- layer
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 146
- 238000004519 manufacturing process Methods 0.000 title claims description 53
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 100
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 100
- 239000000758 substrate Substances 0.000 claims abstract description 57
- 239000013078 crystal Substances 0.000 claims abstract description 47
- 238000013459 approach Methods 0.000 claims abstract 2
- 238000000034 method Methods 0.000 claims description 41
- 230000004888 barrier function Effects 0.000 claims description 22
- 239000010409 thin film Substances 0.000 claims description 15
- 238000004544 sputter deposition Methods 0.000 claims description 11
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 10
- 239000010936 titanium Substances 0.000 claims description 10
- 229910052719 titanium Inorganic materials 0.000 claims description 10
- 230000007423 decrease Effects 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 9
- 238000012545 processing Methods 0.000 claims description 9
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- 238000000992 sputter etching Methods 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 14
- 239000010703 silicon Substances 0.000 abstract description 14
- 229910052710 silicon Inorganic materials 0.000 abstract description 14
- 238000009413 insulation Methods 0.000 abstract description 11
- 239000010408 film Substances 0.000 description 148
- 239000010410 layer Substances 0.000 description 144
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 27
- 238000005530 etching Methods 0.000 description 14
- 239000011229 interlayer Substances 0.000 description 13
- 239000004020 conductor Substances 0.000 description 12
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 230000002950 deficient Effects 0.000 description 3
- 229910052786 argon Inorganic materials 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000000994 depressogenic effect Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
- H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/32051—Deposition of metallic or metal-silicide layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/978—Semiconductor device manufacturing: process forming tapered edges on substrate or adjacent layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 絶縁層の絶縁性が低下せずかつ接触不良の発
生しない信頼性の高い半導体装置を提供する。 【解決手段】 半導体装置は、シリコン基板１と、シリ
コン基板１の上に形成され、多結晶を含む低温アルミニ
ウム膜４および高温アルミニウム膜５を備える。高温ア
ルミニウム膜５の表面では、結晶粒界により開口部７が
形成されている。開口部を形成する側壁７ａおよび７ｂ
間の距離がシリコン基板１に近づくにつれて小さくなる
ように側壁７ａおよび７ｂが形成されている。
生しない信頼性の高い半導体装置を提供する。 【解決手段】 半導体装置は、シリコン基板１と、シリ
コン基板１の上に形成され、多結晶を含む低温アルミニ
ウム膜４および高温アルミニウム膜５を備える。高温ア
ルミニウム膜５の表面では、結晶粒界により開口部７が
形成されている。開口部を形成する側壁７ａおよび７ｂ
間の距離がシリコン基板１に近づくにつれて小さくなる
ように側壁７ａおよび７ｂが形成されている。
Description
【０００１】
【発明の属する技術分野】この発明は、半導体装置およ
びその製造方法に関し、特に、配線層としての導電層を
有する半導体装置およびその製造方法に関するものであ
る。
びその製造方法に関し、特に、配線層としての導電層を
有する半導体装置およびその製造方法に関するものであ
る。
【０００２】
【従来の技術】従来、半導体装置の配線層の材質として
は、アルミニウムが用いられている。このアルミニウム
を用いた配線の製造方法で生じる問題について以下に説
明する。
は、アルミニウムが用いられている。このアルミニウム
を用いた配線の製造方法で生じる問題について以下に説
明する。
【０００３】図１８〜図２２は、従来の製造方法で生じ
る問題点を説明するための断面図である。
る問題点を説明するための断面図である。
【０００４】図１８を参照して、シリコン基板１０１上
に層間絶縁膜１０２を形成する。層間絶縁膜１０２上に
バリア層としてのチタンナイトライド膜１０３を形成す
る。チタンナイトライド膜１０３上に温度４００℃程度
の高温でスパッタリングにより高温アルミニウム膜１０
５を形成する。
に層間絶縁膜１０２を形成する。層間絶縁膜１０２上に
バリア層としてのチタンナイトライド膜１０３を形成す
る。チタンナイトライド膜１０３上に温度４００℃程度
の高温でスパッタリングにより高温アルミニウム膜１０
５を形成する。
【０００５】このように高温でアルミニウム膜を形成す
るのは、この高温アルミニウム膜１０５の平坦性を向上
させるためである。このように高温で形成された高温ア
ルミニウム膜１０５の結晶粒径は、低温で形成されたア
ルミニウム膜に比べて大きい。そのため、高温アルミニ
ウム膜１０５が冷却されると結晶の収縮などにより、結
晶粒界による陥没部１０６が形成される。
るのは、この高温アルミニウム膜１０５の平坦性を向上
させるためである。このように高温で形成された高温ア
ルミニウム膜１０５の結晶粒径は、低温で形成されたア
ルミニウム膜に比べて大きい。そのため、高温アルミニ
ウム膜１０５が冷却されると結晶の収縮などにより、結
晶粒界による陥没部１０６が形成される。
【０００６】図１９を参照して、高温アルミニウム膜１
０５の表面上にチタンナイトライドからなる反射防止膜
１０９を形成する。このとき、陥没部１０６の隅部１０
６ａでは、反射防止膜１０９の厚さが特に薄くなる。
０５の表面上にチタンナイトライドからなる反射防止膜
１０９を形成する。このとき、陥没部１０６の隅部１０
６ａでは、反射防止膜１０９の厚さが特に薄くなる。
【０００７】図２０を参照して、反射防止膜１０９上に
レジストを塗布する。レジストを露光した後、現像液に
より現像してレジストパターン１１０を形成する。この
時、陥没部１０６の隅部１０６ａでは反射防止膜１０９
の厚さが薄いため、現像液が反射防止膜１０９の一部を
溶かし、さらに高温アルミニウム膜１０５の一部も溶か
す。そのため、陥没部１０６の開口が広がり開口部１０
７が形成される。開口部１０７の開口径は反射防止膜１
０９の開口径よりも大きくなっている。
レジストを塗布する。レジストを露光した後、現像液に
より現像してレジストパターン１１０を形成する。この
時、陥没部１０６の隅部１０６ａでは反射防止膜１０９
の厚さが薄いため、現像液が反射防止膜１０９の一部を
溶かし、さらに高温アルミニウム膜１０５の一部も溶か
す。そのため、陥没部１０６の開口が広がり開口部１０
７が形成される。開口部１０７の開口径は反射防止膜１
０９の開口径よりも大きくなっている。
【０００８】図２１を参照して、レジストパターン１１
０をマスクとして反射防止膜１０９と高温アルミニウム
膜１０５のエッチングを開始する。このとき、高温アル
ミニウム膜１０５とエッチャントが反応して形成された
エッチング残留物１１１が開口部１０７の部分のうち反
射防止膜１０９で覆われた部分に堆積する。このエッチ
ング残留物１１１は比較的エッチングされにくい。
０をマスクとして反射防止膜１０９と高温アルミニウム
膜１０５のエッチングを開始する。このとき、高温アル
ミニウム膜１０５とエッチャントが反応して形成された
エッチング残留物１１１が開口部１０７の部分のうち反
射防止膜１０９で覆われた部分に堆積する。このエッチ
ング残留物１１１は比較的エッチングされにくい。
【０００９】図２２を参照して、さらにエッチングを進
行させると、このエッチング残留物１１１がマスクとな
り、その下の高温アルミニウム膜１０５とチタンナイト
ライド膜１０３とが残存する。その結果、配線層１１２
および１１３が形成されると同時に、本来は導電性の物
質が形成されない部分に導電性の部分を含む残留物１２
１および１２２が存在することになる。
行させると、このエッチング残留物１１１がマスクとな
り、その下の高温アルミニウム膜１０５とチタンナイト
ライド膜１０３とが残存する。その結果、配線層１１２
および１１３が形成されると同時に、本来は導電性の物
質が形成されない部分に導電性の部分を含む残留物１２
１および１２２が存在することになる。
【００１０】
【発明が解決しようとする課題】この残留物１２１およ
び１２２上に層間絶縁膜を形成すれば、層間絶縁膜の絶
縁不良が生じ、半導体装置の信頼性が低下する。
び１２２上に層間絶縁膜を形成すれば、層間絶縁膜の絶
縁不良が生じ、半導体装置の信頼性が低下する。
【００１１】そこで、この発明は、上述のような問題点
を解決するためになされたものであり、この発明の１つ
の局面に従った目的は、絶縁不良が生じず、信頼性の高
い半導体装置を提供することである。
を解決するためになされたものであり、この発明の１つ
の局面に従った目的は、絶縁不良が生じず、信頼性の高
い半導体装置を提供することである。
【００１２】また、この発明の別の局面に従った目的
は、下の層との密着性が高く接続不良が生じない半導体
装置を提供することである。
は、下の層との密着性が高く接続不良が生じない半導体
装置を提供することである。
【００１３】
【課題を解決するための手段】この発明の１つの局面に
従った半導体装置は、半導体基板と、半導体基板の上に
形成され、多結晶を含む導電層とを備える。導電層の表
面では、結晶粒界により凹部が形成されている。凹部を
形成する側壁間の距離が半導体基板に近づくにつれて小
さくなるように側壁は形成されている。
従った半導体装置は、半導体基板と、半導体基板の上に
形成され、多結晶を含む導電層とを備える。導電層の表
面では、結晶粒界により凹部が形成されている。凹部を
形成する側壁間の距離が半導体基板に近づくにつれて小
さくなるように側壁は形成されている。
【００１４】このように構成された半導体装置において
は、凹部を形成する側壁間の距離が半導体基板に近づく
につれて小さくなるため、導電層の凹部には、エッチン
グにより生じる残留物が溜まる空間がなく、予期しない
部分に導電性の物質が残存することがない。その結果、
絶縁不良が生じず信頼性の高い半導体装置を提供でき
る。
は、凹部を形成する側壁間の距離が半導体基板に近づく
につれて小さくなるため、導電層の凹部には、エッチン
グにより生じる残留物が溜まる空間がなく、予期しない
部分に導電性の物質が残存することがない。その結果、
絶縁不良が生じず信頼性の高い半導体装置を提供でき
る。
【００１５】また好ましくは、導電層は、第１の導電層
と、第２の導電層とを含む。第１の導電層は半導体基板
の上に形成され、第１の平均結晶粒径の多結晶を含む。
第２の導電層は第１の導電層の上に形成され、第１の平
均結晶粒径よりも大きい第２の平均結晶粒径の多結晶を
含み、凹部を有する。
と、第２の導電層とを含む。第１の導電層は半導体基板
の上に形成され、第１の平均結晶粒径の多結晶を含む。
第２の導電層は第１の導電層の上に形成され、第１の平
均結晶粒径よりも大きい第２の平均結晶粒径の多結晶を
含み、凹部を有する。
【００１６】この場合、第１の平均結晶粒径は第２の平
均結晶粒径に比べて相対的に小さいため、第１の平均結
晶粒径の第１の導電層が下の層との密着性が向上する。
そのため、接続不良が生じることがなく、信頼性の高い
半導体装置を提供できる。
均結晶粒径に比べて相対的に小さいため、第１の平均結
晶粒径の第１の導電層が下の層との密着性が向上する。
そのため、接続不良が生じることがなく、信頼性の高い
半導体装置を提供できる。
【００１７】また好ましくは、半導体装置は、導電層の
上に形成され、導電層と材質が異なる薄膜層をさらに備
える。
上に形成され、導電層と材質が異なる薄膜層をさらに備
える。
【００１８】また好ましくは、薄膜層は、チタンまたは
窒化珪素を含む。この場合、薄膜層をバリア層または反
射防止層として使用することができる。
窒化珪素を含む。この場合、薄膜層をバリア層または反
射防止層として使用することができる。
【００１９】さらに好ましくは、導電層はアルミニウム
を含む。また好ましくは、半導体装置は、半導体基板の
上に形成された絶縁層と、絶縁層の上に形成されたバリ
ア層とをさらに備える。導電層はバリア層の上に形成さ
れている。
を含む。また好ましくは、半導体装置は、半導体基板の
上に形成された絶縁層と、絶縁層の上に形成されたバリ
ア層とをさらに備える。導電層はバリア層の上に形成さ
れている。
【００２０】この場合、導電層の下にバリア層が形成さ
れるため、導電層を構成する原子の拡散を防止すること
ができる。
れるため、導電層を構成する原子の拡散を防止すること
ができる。
【００２１】この発明の別の局面に従った半導体装置
は、第１の導電層と、第２の導電層と、第３の導電層と
を備える。第１の導電層は、半導体基板の上に形成さ
れ、第１の平均結晶粒径の多結晶を含む。第２の導電層
は、第１の導電層の上に形成され、第１の平均結晶粒径
よりも大きい第２の平均結晶粒径の多結晶を含む。第３
の導電層は、第２の導電層の上に形成され、第２の平均
結晶粒径よりも小さい第３の平均結晶粒径の多結晶を含
む。
は、第１の導電層と、第２の導電層と、第３の導電層と
を備える。第１の導電層は、半導体基板の上に形成さ
れ、第１の平均結晶粒径の多結晶を含む。第２の導電層
は、第１の導電層の上に形成され、第１の平均結晶粒径
よりも大きい第２の平均結晶粒径の多結晶を含む。第３
の導電層は、第２の導電層の上に形成され、第２の平均
結晶粒径よりも小さい第３の平均結晶粒径の多結晶を含
む。
【００２２】このように構成された半導体装置において
は、第２の導電層の上に形成される第３の導電層の平均
結晶粒径が小さいため、第３の導電層において結晶粒界
による凹部の発生を抑制することができる。そのため、
第３の導電層にはエッチングにより生じる残留物が溜ま
る空間をもたらす凹部が生じないので、予期しない部分
に導電性物質が残存することを防止することができる。
その結果、絶縁不良が生じず、信頼性の高い半導体装置
を提供することができる。
は、第２の導電層の上に形成される第３の導電層の平均
結晶粒径が小さいため、第３の導電層において結晶粒界
による凹部の発生を抑制することができる。そのため、
第３の導電層にはエッチングにより生じる残留物が溜ま
る空間をもたらす凹部が生じないので、予期しない部分
に導電性物質が残存することを防止することができる。
その結果、絶縁不良が生じず、信頼性の高い半導体装置
を提供することができる。
【００２３】また、半導体基板の上に形成される第１の
導電層の第１の平均結晶粒径が相対的に小さいため、そ
の下の層との密着性が向上し、接続不良を防止すること
ができる。
導電層の第１の平均結晶粒径が相対的に小さいため、そ
の下の層との密着性が向上し、接続不良を防止すること
ができる。
【００２４】また好ましくは、第２の導電層の表面で
は、結晶粒界により凹部が形成されている。凹部を形成
する側壁間の距離が半導体基板に近づくにつれて小さく
なるように側壁が形成されている。
は、結晶粒界により凹部が形成されている。凹部を形成
する側壁間の距離が半導体基板に近づくにつれて小さく
なるように側壁が形成されている。
【００２５】この場合、この凹部を覆う第３の導電層に
は、エッチングの際の残留物が溜まる空間が存在しな
い。その結果、予期しない部分に導電性の物質が存在す
ることがなく半導体装置の信頼性をさらに高めることが
できる。
は、エッチングの際の残留物が溜まる空間が存在しな
い。その結果、予期しない部分に導電性の物質が存在す
ることがなく半導体装置の信頼性をさらに高めることが
できる。
【００２６】また好ましくは、半導体装置は、第３の導
電層の上に形成され、第３の導電層と材質が異なる薄膜
層をさらに備える。
電層の上に形成され、第３の導電層と材質が異なる薄膜
層をさらに備える。
【００２７】また好ましくは、薄膜層はチタンまたは窒
化珪素を含む。この場合、薄膜層を反射防止膜またはバ
リア層として使用することができる。
化珪素を含む。この場合、薄膜層を反射防止膜またはバ
リア層として使用することができる。
【００２８】また好ましくは、導電層はアルミニウムを
含む。さらに好ましくは、半導体装置は、半導体基板の
上に形成された絶縁層と、絶縁層の上に形成されたバリ
ア層とを備える。導電層はバリア層の上に形成されてい
る。
含む。さらに好ましくは、半導体装置は、半導体基板の
上に形成された絶縁層と、絶縁層の上に形成されたバリ
ア層とを備える。導電層はバリア層の上に形成されてい
る。
【００２９】この場合、導電層の下にバリア層が形成さ
れるため、導電層を構成する原子の拡散を防止すること
ができる。
れるため、導電層を構成する原子の拡散を防止すること
ができる。
【００３０】この発明の１つの局面に従った半導体装置
の製造方法は、半導体基板の上に多結晶を含む導電層を
形成する工程を備える。導電層の表面では、結晶粒界に
より凹部が形成されている。凹部を形成する側壁間の距
離が半導体基板に近づくにつれて大きくなるように側壁
が形成されている。半導体装置の製造方法は、側壁間の
距離が半導体基板に近づくにつれて小さくなるように側
壁を加工する工程を備える。
の製造方法は、半導体基板の上に多結晶を含む導電層を
形成する工程を備える。導電層の表面では、結晶粒界に
より凹部が形成されている。凹部を形成する側壁間の距
離が半導体基板に近づくにつれて大きくなるように側壁
が形成されている。半導体装置の製造方法は、側壁間の
距離が半導体基板に近づくにつれて小さくなるように側
壁を加工する工程を備える。
【００３１】このように構成された半導体装置の製造方
法においては、側壁を加工するため、この導電層には、
残留物が溜まる空間が存在しない。そのため、予期しな
い部分に導電性の物質が残存することがなく、絶縁不良
が生じず信頼性の高い半導体装置を提供できる。
法においては、側壁を加工するため、この導電層には、
残留物が溜まる空間が存在しない。そのため、予期しな
い部分に導電性の物質が残存することがなく、絶縁不良
が生じず信頼性の高い半導体装置を提供できる。
【００３２】また好ましくは、導電層を形成する工程
は、半導体基板の上に第１の温度で第１の導電層を形成
することと、第１の導電層の上に第１の温度よりも高い
第２の温度で凹部を有する第２の導電層を形成すること
とを含む。
は、半導体基板の上に第１の温度で第１の導電層を形成
することと、第１の導電層の上に第１の温度よりも高い
第２の温度で凹部を有する第２の導電層を形成すること
とを含む。
【００３３】この場合、第１の導電層は相対的に低い温
度で形成されるため、第１の導電層とその下の層との密
着性が向上する。その結果、接続不良が生じず信頼性の
高い半導体装置を提供できる。
度で形成されるため、第１の導電層とその下の層との密
着性が向上する。その結果、接続不良が生じず信頼性の
高い半導体装置を提供できる。
【００３４】また好ましくは、第２の導電層を形成する
工程は、第２の温度よりも低い温度でスパッタにより第
２の導電層を形成した後、第２の導電層を第２の温度の
雰囲気に保つことを含む。
工程は、第２の温度よりも低い温度でスパッタにより第
２の導電層を形成した後、第２の導電層を第２の温度の
雰囲気に保つことを含む。
【００３５】また好ましくは、半導体装置の製造方法
は、加工された側壁を有する導電層の上に導電層と材質
が異なる薄膜層を形成する工程をさらに備える。
は、加工された側壁を有する導電層の上に導電層と材質
が異なる薄膜層を形成する工程をさらに備える。
【００３６】また好ましくは、半導体装置の製造方法
は、半導体基板の上に絶縁層を形成する工程と、絶縁層
の上にバリア層を形成する工程とをさらに備える。導電
層を形成する工程は、バリア層の上に導電層を形成する
ことを含む。
は、半導体基板の上に絶縁層を形成する工程と、絶縁層
の上にバリア層を形成する工程とをさらに備える。導電
層を形成する工程は、バリア層の上に導電層を形成する
ことを含む。
【００３７】この場合、導電層の下にバリア層が形成さ
れるため、導電層を構成する原子の拡散を防止すること
ができる。
れるため、導電層を構成する原子の拡散を防止すること
ができる。
【００３８】また好ましくは、側壁を加工する工程は、
導電層をスパッタエッチングすることを含む。
導電層をスパッタエッチングすることを含む。
【００３９】この発明の別の局面に従った半導体装置の
製造方法は、半導体基板の上に第１の温度で第１の導電
層を形成する工程と、第１の温度よりも高い第２の温度
で第１の導電層の上に第２の導電層を形成する工程と、
第２の温度よりも低い第３の温度で第２の導電層の上に
第３の導電層を形成する工程とを備える。
製造方法は、半導体基板の上に第１の温度で第１の導電
層を形成する工程と、第１の温度よりも高い第２の温度
で第１の導電層の上に第２の導電層を形成する工程と、
第２の温度よりも低い第３の温度で第２の導電層の上に
第３の導電層を形成する工程とを備える。
【００４０】このように構成された半導体装置の製造方
法においては、第３の導電層は相対的に低い温度で形成
されるため、第３の導電層の表面に結晶粒界による凹部
が生じることがない。そのため、第３の導電層の表面に
はエッチングにより生じる残留物が溜まる空間が存在し
ない。その結果、予期しない部分に導電性の物質が残存
することがなく、絶縁不良が生じず信頼性の高い半導体
装置を提供することができる。
法においては、第３の導電層は相対的に低い温度で形成
されるため、第３の導電層の表面に結晶粒界による凹部
が生じることがない。そのため、第３の導電層の表面に
はエッチングにより生じる残留物が溜まる空間が存在し
ない。その結果、予期しない部分に導電性の物質が残存
することがなく、絶縁不良が生じず信頼性の高い半導体
装置を提供することができる。
【００４１】また、第１の導電層は相対的に低い温度で
製造されるため、その下の層との密着性が高くなる。そ
の結果、接続不良が生じず、信頼性の高い半導体装置を
提供できる。
製造されるため、その下の層との密着性が高くなる。そ
の結果、接続不良が生じず、信頼性の高い半導体装置を
提供できる。
【００４２】好ましくは、第２の導電層を形成する工程
は、その表面に結晶粒界による凹部が形成されており、
かつ凹部を形成する側壁間の距離が半導体基板に近づく
につれて大きくなる第２の導電層を形成することを含
む。半導体装置の製造方法は、側壁間の距離が半導体基
板に近づくつれて小さくなるように側壁を加工する工程
をさらに備える。第３の導電層を形成する工程は、加工
された側壁を有する第２の導電層の上に第３の導電層を
形成することを含む。
は、その表面に結晶粒界による凹部が形成されており、
かつ凹部を形成する側壁間の距離が半導体基板に近づく
につれて大きくなる第２の導電層を形成することを含
む。半導体装置の製造方法は、側壁間の距離が半導体基
板に近づくつれて小さくなるように側壁を加工する工程
をさらに備える。第３の導電層を形成する工程は、加工
された側壁を有する第２の導電層の上に第３の導電層を
形成することを含む。
【００４３】この場合、凹部を形成する側壁が加工され
るため、その上に第３の導電層を形成してもその第３の
導電層には、エッチングにより生じる残留物が溜まる空
間が存在しない。その結果、予期しない部分に導電性の
物質が残存することなく、絶縁不良が生じず、さらに信
頼性の高い半導体装置を提供できる。
るため、その上に第３の導電層を形成してもその第３の
導電層には、エッチングにより生じる残留物が溜まる空
間が存在しない。その結果、予期しない部分に導電性の
物質が残存することなく、絶縁不良が生じず、さらに信
頼性の高い半導体装置を提供できる。
【００４４】また好ましくは、側壁を加工する工程は導
電層をスパッタエッチングすることを含む。
電層をスパッタエッチングすることを含む。
【００４５】さらに好ましくは、半導体装置の製造方法
は、第３の導電層の上に第３の導電層と材質が異なる薄
膜層を形成する工程をさらに備える。
は、第３の導電層の上に第３の導電層と材質が異なる薄
膜層を形成する工程をさらに備える。
【００４６】また、第２の導電層を形成する工程は、第
２の導電層を第２の温度よりも低い温度でスパッタによ
り形成した後、第２の導電層を第２の温度の雰囲気に保
つことを含む。
２の導電層を第２の温度よりも低い温度でスパッタによ
り形成した後、第２の導電層を第２の温度の雰囲気に保
つことを含む。
【００４７】また好ましくは、半導体装置の製造方法
は、半導体基板の上に絶縁層を形成する工程と、絶縁層
の上にバリア層を形成する工程とをさらに備える。導電
層を形成する工程は、バリア層の上に導電層を形成する
ことを含む。この場合、バリア層上に導電層が形成され
るため、導電層を構成する原子の拡散を防止することが
できる。
は、半導体基板の上に絶縁層を形成する工程と、絶縁層
の上にバリア層を形成する工程とをさらに備える。導電
層を形成する工程は、バリア層の上に導電層を形成する
ことを含む。この場合、バリア層上に導電層が形成され
るため、導電層を構成する原子の拡散を防止することが
できる。
【００４８】
【発明の実施の形態】以下、この発明の実施の形態につ
いて図面を参照して説明する。
いて図面を参照して説明する。
【００４９】（実施の形態１）図１は、この発明の実施
の形態１に従った半導体装置の断面図であり、（Ａ）
は、半導体装置の模式的な断面図であり、（Ｂ）は、半
導体装置の開口部を拡大して示す断面図である。
の形態１に従った半導体装置の断面図であり、（Ａ）
は、半導体装置の模式的な断面図であり、（Ｂ）は、半
導体装置の開口部を拡大して示す断面図である。
【００５０】図１の（Ａ）を参照して、この発明に従っ
た半導体装置では、半導体基板としてのシリコン基板１
上に層間絶縁膜２が形成されている。層間絶縁膜２上に
は配線層１２が形成されている。配線層１２は、バリア
層としてのチタンナイトライド膜３と、第１の導電層と
しての低温アルミニウム層４と、第２の導電層としての
高温アルミニウム層５と、チタンとチタンナイトライド
の２層構造で薄膜層としての反射防止膜９とにより形成
されている。
た半導体装置では、半導体基板としてのシリコン基板１
上に層間絶縁膜２が形成されている。層間絶縁膜２上に
は配線層１２が形成されている。配線層１２は、バリア
層としてのチタンナイトライド膜３と、第１の導電層と
しての低温アルミニウム層４と、第２の導電層としての
高温アルミニウム層５と、チタンとチタンナイトライド
の２層構造で薄膜層としての反射防止膜９とにより形成
されている。
【００５１】チタンナイトライド膜３の厚さは約１００
ｎｍである。多結晶アルミニウムからなる低温アルミニ
ウム膜４の厚さは約１５０ｎｍであり、平均結晶粒径は
約０．５μｍである。高温アルミニウム膜５は、低温ア
ルミニウム膜４の上に形成されている。高温アルミニウ
ム膜５の厚さは約２００ｎｍである。高温アルミニウム
膜５は、多結晶のアルミニウムにより構成され、平均結
晶粒径は１．５μｍである。高温アルミニウム膜５の表
面には凹部としての開口部１０７が形成されている。
ｎｍである。多結晶アルミニウムからなる低温アルミニ
ウム膜４の厚さは約１５０ｎｍであり、平均結晶粒径は
約０．５μｍである。高温アルミニウム膜５は、低温ア
ルミニウム膜４の上に形成されている。高温アルミニウ
ム膜５の厚さは約２００ｎｍである。高温アルミニウム
膜５は、多結晶のアルミニウムにより構成され、平均結
晶粒径は１．５μｍである。高温アルミニウム膜５の表
面には凹部としての開口部１０７が形成されている。
【００５２】図１の（Ｂ）を参照して、開口部７はアル
ミニウムの結晶５ａ〜５ｃの結晶粒界により構成されて
いる。開口部７の深さＤは２０ｎｍであり、その上部で
の径Ｗ1は約５０ｎｍであり、その底部での径Ｗ2は３０
ｎｍである。開口部７を形成する側壁７ａおよび７ｂ間
の距離は、シリコン基板１に近づくにつれて小さくな
る。
ミニウムの結晶５ａ〜５ｃの結晶粒界により構成されて
いる。開口部７の深さＤは２０ｎｍであり、その上部で
の径Ｗ1は約５０ｎｍであり、その底部での径Ｗ2は３０
ｎｍである。開口部７を形成する側壁７ａおよび７ｂ間
の距離は、シリコン基板１に近づくにつれて小さくな
る。
【００５３】次に、図１で示す半導体装置の製造方法に
ついて説明する。図２〜図７は、図１で示す半導体装置
の製造方法を説明するための断面図である。まず、図２
を参照して、シリコン基板１の表面にＣＶＤ（Chemical
Vapor Deposition）法により層間絶縁膜２を形成す
る。層間絶縁膜２上にＰＶＤ（Physical Vapor Deposit
ion）法によりチタンナイトライド膜３を形成する。
ついて説明する。図２〜図７は、図１で示す半導体装置
の製造方法を説明するための断面図である。まず、図２
を参照して、シリコン基板１の表面にＣＶＤ（Chemical
Vapor Deposition）法により層間絶縁膜２を形成す
る。層間絶縁膜２上にＰＶＤ（Physical Vapor Deposit
ion）法によりチタンナイトライド膜３を形成する。
【００５４】チタンナイトライド膜３上に温度１００℃
程度の低温でスパッタリングにより低温アルミニウム膜
４を形成する。低温アルミニウム膜４上に温度４００℃
程度の高温でスパッタリングにより高温アルミニウム膜
５を形成する。その後、高温アルミニウム膜５が冷却さ
れてその表面で結晶の陥没により陥没部６が生じる。
程度の低温でスパッタリングにより低温アルミニウム膜
４を形成する。低温アルミニウム膜４上に温度４００℃
程度の高温でスパッタリングにより高温アルミニウム膜
５を形成する。その後、高温アルミニウム膜５が冷却さ
れてその表面で結晶の陥没により陥没部６が生じる。
【００５５】図３は陥没部６を詳細に示す図である。図
３を参照して、陥没部６は、アルミニウムの結晶５ａ〜
５ｃの粒界、すなわち、アルミニウムの結晶粒界により
形成されている。アルミニウムの結晶５ｂが陥没するこ
とにより陥没部６が形成されている。
３を参照して、陥没部６は、アルミニウムの結晶５ａ〜
５ｃの粒界、すなわち、アルミニウムの結晶粒界により
形成されている。アルミニウムの結晶５ｂが陥没するこ
とにより陥没部６が形成されている。
【００５６】再び図２を参照して、陥没部６のうち、径
が一番大きい部分での径はＷ2であり、その表面での開
口径はＷ3（２０ｎｍ）である。陥没部６を形成する側
壁６ａおよび６ｂ間の距離は、シリコン基板１に近づく
につれて大きくなる。
が一番大きい部分での径はＷ2であり、その表面での開
口径はＷ3（２０ｎｍ）である。陥没部６を形成する側
壁６ａおよび６ｂ間の距離は、シリコン基板１に近づく
につれて大きくなる。
【００５７】図４を参照して、高温アルミニウム膜５の
表面をアルゴンガスを用いてスパッタエッチングする。
これにより、陥没部６の側壁を加工して開口部７を形成
する。開口部７の側壁間の距離７ａおよび７ｂ間の距離
はシリコン基板１に近づくにつれて小さくなる。また、
開口部７の隅部７ｃは円弧状となる。
表面をアルゴンガスを用いてスパッタエッチングする。
これにより、陥没部６の側壁を加工して開口部７を形成
する。開口部７の側壁間の距離７ａおよび７ｂ間の距離
はシリコン基板１に近づくにつれて小さくなる。また、
開口部７の隅部７ｃは円弧状となる。
【００５８】図５を参照して、高温アルミニウム膜５を
覆うようにＰＶＤ法によりチタンとチタンナイトライド
の２層構造の反射防止膜９を形成する。
覆うようにＰＶＤ法によりチタンとチタンナイトライド
の２層構造の反射防止膜９を形成する。
【００５９】図６を参照して、反射防止膜９上にレジス
トを塗布し、このレジストを露光した後に現像液で現像
してレジストパターン１０を形成する。
トを塗布し、このレジストを露光した後に現像液で現像
してレジストパターン１０を形成する。
【００６０】図７を参照して、レジストパターン１０に
従って反射防止膜９、高温アルミニウム膜５、低温アル
ミニウム膜４およびチタンナイトライド膜３をエッチン
グする。これにより、配線層１２を形成する。その後、
レジストパターン１０を除去して図１で示す半導体装置
が完成する。
従って反射防止膜９、高温アルミニウム膜５、低温アル
ミニウム膜４およびチタンナイトライド膜３をエッチン
グする。これにより、配線層１２を形成する。その後、
レジストパターン１０を除去して図１で示す半導体装置
が完成する。
【００６１】このような半導体装置とその製造方法に従
えば、まず、図４で示すように、開口部７の側壁７ａお
よび７ｂを加工する。その後、この開口部７上に反射防
止膜９を形成するため、反射防止膜９の厚さが特に薄い
部分が存在しない。そのため、図６に示す工程において
レジストを現像してもエッチング残留物が溜まるような
空間が発生しない。その結果、レジストパターン１０に
従ってエッチングすれば、レジストパターン１０の下に
だけ導電性の物質が存在し、他の部分には導電性の物質
が存在しなくなり、半導体装置の信頼性を高めることが
できる。
えば、まず、図４で示すように、開口部７の側壁７ａお
よび７ｂを加工する。その後、この開口部７上に反射防
止膜９を形成するため、反射防止膜９の厚さが特に薄い
部分が存在しない。そのため、図６に示す工程において
レジストを現像してもエッチング残留物が溜まるような
空間が発生しない。その結果、レジストパターン１０に
従ってエッチングすれば、レジストパターン１０の下に
だけ導電性の物質が存在し、他の部分には導電性の物質
が存在しなくなり、半導体装置の信頼性を高めることが
できる。
【００６２】また、チタンナイトライド膜３上に低温ア
ルミニウム膜４を形成する。この低温アルミニウム膜４
は他の層との密着性がよいため、接続不良が生じず信頼
性の高い半導体装置を提供することができる。
ルミニウム膜４を形成する。この低温アルミニウム膜４
は他の層との密着性がよいため、接続不良が生じず信頼
性の高い半導体装置を提供することができる。
【００６３】（実施の形態２）図８は、この発明の実施
の形態２に従った半導体装置の断面図である。図８を参
照して、シリコン基板１、層間絶縁膜２、チタンナイト
ライド膜３および低温アルミニウム膜４は実施の形態１
のものと同様である。
の形態２に従った半導体装置の断面図である。図８を参
照して、シリコン基板１、層間絶縁膜２、チタンナイト
ライド膜３および低温アルミニウム膜４は実施の形態１
のものと同様である。
【００６４】低温アルミニウム膜４に高温アルミニウム
膜５が形成されている。高温アルミニウム膜５の平均結
晶粒径は１．５μｍであり、高温アルミニウム膜５の厚
さは２００ｎｍである。高温アルミニウム膜５の表面に
は陥没部６が形成されている。陥没部６の寸法は図２で
示す陥没部６と同様である。
膜５が形成されている。高温アルミニウム膜５の平均結
晶粒径は１．５μｍであり、高温アルミニウム膜５の厚
さは２００ｎｍである。高温アルミニウム膜５の表面に
は陥没部６が形成されている。陥没部６の寸法は図２で
示す陥没部６と同様である。
【００６５】陥没部６の上には低温アルミニウム膜２１
が形成されている。低温アルミニウム膜２１の厚さは１
００ｎｍであり、平均結晶粒径が０．１μｍである。陥
没部６を構成する側壁６ａおよび６ｂ間の距離はシリコ
ン基板１に近づくに従って大きくなっている。低温アル
ミニウム膜２１の上にチタンとチタンナイトライドの２
層構造の反射防止膜２２が形成されている。
が形成されている。低温アルミニウム膜２１の厚さは１
００ｎｍであり、平均結晶粒径が０．１μｍである。陥
没部６を構成する側壁６ａおよび６ｂ間の距離はシリコ
ン基板１に近づくに従って大きくなっている。低温アル
ミニウム膜２１の上にチタンとチタンナイトライドの２
層構造の反射防止膜２２が形成されている。
【００６６】次に、図８で示す半導体装置の製造方法に
ついて説明する。図９〜図１２は、図８で示す半導体装
置の製造工程を示す断面図である。図９を参照して、ま
ず、実施の形態１と同様にシリコン基板１上に層間絶縁
膜２、チタンナイトライド膜３、低温アルミニウム膜４
および高温アルミニウム膜５を形成する。高温アルミニ
ウム膜５の表面には陥没部６が形成されている。
ついて説明する。図９〜図１２は、図８で示す半導体装
置の製造工程を示す断面図である。図９を参照して、ま
ず、実施の形態１と同様にシリコン基板１上に層間絶縁
膜２、チタンナイトライド膜３、低温アルミニウム膜４
および高温アルミニウム膜５を形成する。高温アルミニ
ウム膜５の表面には陥没部６が形成されている。
【００６７】図１０を参照して、温度１００℃程度の条
件でスパッタリングにより低温アルミニウム膜２１を形
成する。低温アルミニウム膜２１上にＰＶＤ法により反
射防止膜２２を形成する。
件でスパッタリングにより低温アルミニウム膜２１を形
成する。低温アルミニウム膜２１上にＰＶＤ法により反
射防止膜２２を形成する。
【００６８】図１１を参照して、反射防止膜２２上にレ
ジストを塗布し、このレジストを露光した後、現像液に
より現像してレジストパターン２３を形成する。
ジストを塗布し、このレジストを露光した後、現像液に
より現像してレジストパターン２３を形成する。
【００６９】図１２を参照して、レジストパターン２３
に従って反射防止膜２２、低温アルミニウム膜２１、高
温アルミニウム膜５、低温アルミニウム膜４およびチタ
ンナイトライド膜３をエッチングする。これにより、配
線層２５を形成する。その後、レジストパターン２３を
除去して図８で示す半導体装置が完成する。
に従って反射防止膜２２、低温アルミニウム膜２１、高
温アルミニウム膜５、低温アルミニウム膜４およびチタ
ンナイトライド膜３をエッチングする。これにより、配
線層２５を形成する。その後、レジストパターン２３を
除去して図８で示す半導体装置が完成する。
【００７０】このような半導体装置とその製造方法に従
えば、まず、陥没部６を低温アルミニウム膜２１で埋込
む。この低温アルミニウム膜２１の平均結晶粒径は相対
的に小さいので、結晶粒界による陥没が生じにくい。し
たがって、低温アルミニウム膜２１上に反射防止膜２２
を形成しても、その反射防止膜２２が部分的に薄くなる
ことがない。そのため、レジストパターン２３の現像の
際に低温アルミニウム膜２１がエッチングされることが
なくエッチングの残留物が溜まる空間が発生しない。絶
縁不良が生じずその結果、図１２で示すように、レジス
トパターン２３の下にのみ導電性の物質を残すことがで
き、他の部分には導電性の物質が残存しない。その結
果、信頼性の高い半導体装置を提供することができる。
えば、まず、陥没部６を低温アルミニウム膜２１で埋込
む。この低温アルミニウム膜２１の平均結晶粒径は相対
的に小さいので、結晶粒界による陥没が生じにくい。し
たがって、低温アルミニウム膜２１上に反射防止膜２２
を形成しても、その反射防止膜２２が部分的に薄くなる
ことがない。そのため、レジストパターン２３の現像の
際に低温アルミニウム膜２１がエッチングされることが
なくエッチングの残留物が溜まる空間が発生しない。絶
縁不良が生じずその結果、図１２で示すように、レジス
トパターン２３の下にのみ導電性の物質を残すことがで
き、他の部分には導電性の物質が残存しない。その結
果、信頼性の高い半導体装置を提供することができる。
【００７１】さらに、チタンナイトライド膜３上に低温
アルミニウム膜４を形成する。この低温アルミニウム膜
４は他の層との密着性がよいため、接触不良が生じるこ
とがない。その結果、信頼性の高い半導体装置を提供す
ることができる。
アルミニウム膜４を形成する。この低温アルミニウム膜
４は他の層との密着性がよいため、接触不良が生じるこ
とがない。その結果、信頼性の高い半導体装置を提供す
ることができる。
【００７２】（実施の形態３）図１３は、この発明の実
施の形態３に従った半導体装置の断面図である。図１３
を参照して、シリコン基板１上に層間絶縁膜２、チタン
ナイトライド膜３、低温アルミニウム膜４および高温ア
ルミニウム膜５が形成されている。高温アルミニウム膜
５の表面には開口部７が形成されており、開口部７の側
壁７ａおよび７ｂ間の距離はシリコン基板１に近づくに
つれて小さくなっている。開口部７を埋込むように低温
アルミニウム膜３１が形成されている。
施の形態３に従った半導体装置の断面図である。図１３
を参照して、シリコン基板１上に層間絶縁膜２、チタン
ナイトライド膜３、低温アルミニウム膜４および高温ア
ルミニウム膜５が形成されている。高温アルミニウム膜
５の表面には開口部７が形成されており、開口部７の側
壁７ａおよび７ｂ間の距離はシリコン基板１に近づくに
つれて小さくなっている。開口部７を埋込むように低温
アルミニウム膜３１が形成されている。
【００７３】低温アルミニウム膜３１の上にはチタンと
チタンナイトライドの積層構造の反射防止膜３２が形成
されている。チタンナイトライド膜３、低温アルミニウ
ム膜４、高温アルミニウム膜５、低温アルミニウム膜３
１および反射防止膜３２が配線層３５を構成する。
チタンナイトライドの積層構造の反射防止膜３２が形成
されている。チタンナイトライド膜３、低温アルミニウ
ム膜４、高温アルミニウム膜５、低温アルミニウム膜３
１および反射防止膜３２が配線層３５を構成する。
【００７４】次に、図１３で示す半導体装置の製造方法
について説明する。図１４〜図１７は、図１３に示す半
導体装置の製造方法を説明するための断面図である。図
１４を参照して、実施の形態１の図２および図４で示す
工程と同様にしてシリコン基板１上に層間絶縁膜２、チ
タンナイトライド膜３、低温アルミニウム膜４および高
温アルミニウム膜５を形成する。高温アルミニウム膜５
の表面をアルゴンでスパッタエッチングすることにより
開口部７を形成する。開口部７の側壁７ａおよび７ｂ間
の距離はシリコン基板１に近づくにつれて小さくなる。
について説明する。図１４〜図１７は、図１３に示す半
導体装置の製造方法を説明するための断面図である。図
１４を参照して、実施の形態１の図２および図４で示す
工程と同様にしてシリコン基板１上に層間絶縁膜２、チ
タンナイトライド膜３、低温アルミニウム膜４および高
温アルミニウム膜５を形成する。高温アルミニウム膜５
の表面をアルゴンでスパッタエッチングすることにより
開口部７を形成する。開口部７の側壁７ａおよび７ｂ間
の距離はシリコン基板１に近づくにつれて小さくなる。
【００７５】図１５を参照して、温度約１００℃程度で
スパッタリングにより開口部７を覆う低温アルミニウム
膜３１を形成する。ＣＶＤ法により低温アルミニウム膜
３１上にチタンとチタンナイトライドの積層構造の反射
防止膜３２を形成する。
スパッタリングにより開口部７を覆う低温アルミニウム
膜３１を形成する。ＣＶＤ法により低温アルミニウム膜
３１上にチタンとチタンナイトライドの積層構造の反射
防止膜３２を形成する。
【００７６】図１６を参照して、反射防止膜３２上にレ
ジストを塗布し、このレジストを露光した後に現像液で
現像する。これにより、レジストパターン３３を形成す
る。
ジストを塗布し、このレジストを露光した後に現像液で
現像する。これにより、レジストパターン３３を形成す
る。
【００７７】図１７を参照して、レジストパターン３３
に従って反射防止膜３２、低温アルミニウム膜３１、高
温アルミニウム膜５、低温アルミニウム膜４およびチタ
ンナイトライド膜３をエッチングして配線層３５を形成
する。その後、レジストパターン３３を除去して図１３
で示す半導体装置が完成する。
に従って反射防止膜３２、低温アルミニウム膜３１、高
温アルミニウム膜５、低温アルミニウム膜４およびチタ
ンナイトライド膜３をエッチングして配線層３５を形成
する。その後、レジストパターン３３を除去して図１３
で示す半導体装置が完成する。
【００７８】このような半導体装置とその製造方法に従
えば、まず、図１５で示すように、高温アルミニウム膜
５上に低温で低温アルミニウム膜３１を形成する。この
低温アルミニウム膜３１の結晶粒径が相対的に小さいた
め、低温アルミニウム膜３１には陥没部が生じにくい。
また、高温アルミニウム膜の陥没部６が加工されてテー
パ状の開口部７となっているため低温アルミニウム膜３
１の表面はほぼ平坦となる。そのため、低温アルミニウ
ム膜３１上に反射防止膜３２を形成しても、この反射防
止膜３２が部分的に薄くなることがない。したがって、
レジストパターン３３を現像する際に低温アルミニウム
膜３１がエッチングされることがなく、エッチングによ
り生じる残留物が溜まる空間が存在しない。その結果、
図１７で示すように、レジストパターン３３の下にだけ
導電性の物質が存在し、他の部分では導電性の物質がな
くなるので絶縁不良が生じず信頼性の高い半導体装置を
提供することができる。
えば、まず、図１５で示すように、高温アルミニウム膜
５上に低温で低温アルミニウム膜３１を形成する。この
低温アルミニウム膜３１の結晶粒径が相対的に小さいた
め、低温アルミニウム膜３１には陥没部が生じにくい。
また、高温アルミニウム膜の陥没部６が加工されてテー
パ状の開口部７となっているため低温アルミニウム膜３
１の表面はほぼ平坦となる。そのため、低温アルミニウ
ム膜３１上に反射防止膜３２を形成しても、この反射防
止膜３２が部分的に薄くなることがない。したがって、
レジストパターン３３を現像する際に低温アルミニウム
膜３１がエッチングされることがなく、エッチングによ
り生じる残留物が溜まる空間が存在しない。その結果、
図１７で示すように、レジストパターン３３の下にだけ
導電性の物質が存在し、他の部分では導電性の物質がな
くなるので絶縁不良が生じず信頼性の高い半導体装置を
提供することができる。
【００７９】また、チタンナイトライド膜３の上に他の
物質との密着性の高い低温アルミニウム膜４を形成する
ため、接続不良が生じない信頼性の高い半導体装置を提
供することができる。
物質との密着性の高い低温アルミニウム膜４を形成する
ため、接続不良が生じない信頼性の高い半導体装置を提
供することができる。
【００８０】以上、この発明の実施の形態について説明
したが、ここで示した実施の形態はさまざまに変形する
ことが可能である。まず、高温アルミニウム膜５を形成
する方法としては、高温条件下でのスパッタリングを示
したが、この方法に限られず、たとえば、１００℃程度
の低温でスパッタでアルミニウム膜を形成し、このアル
ミニウム膜を４００℃程度の高温に保つ、いわゆる高温
リフロー法を用いてもよい。
したが、ここで示した実施の形態はさまざまに変形する
ことが可能である。まず、高温アルミニウム膜５を形成
する方法としては、高温条件下でのスパッタリングを示
したが、この方法に限られず、たとえば、１００℃程度
の低温でスパッタでアルミニウム膜を形成し、このアル
ミニウム膜を４００℃程度の高温に保つ、いわゆる高温
リフロー法を用いてもよい。
【００８１】また、反射防止膜９としては、チタンとチ
タンナイトライドの２層構造のものを示したが、シリコ
ン窒化膜を反射防止膜として用いてもよい。さらに、配
線層を構成する導電性の物質として、アルミニウムを示
したが、これ以外に、銅やタングステンを用いてもよ
い。
タンナイトライドの２層構造のものを示したが、シリコ
ン窒化膜を反射防止膜として用いてもよい。さらに、配
線層を構成する導電性の物質として、アルミニウムを示
したが、これ以外に、銅やタングステンを用いてもよ
い。
【００８２】また、低温アルミニウム膜４と高温アルミ
ニウム膜５の界面が明確でない場合もある。この場合で
も、低温アルミニウム膜４の部分のうち、チタンナイト
ライド膜３に近い部分では結晶粒径が相対的に小さく、
高温アルミニウム膜５に近い部分では結晶粒径が相対的
に大きくなる。
ニウム膜５の界面が明確でない場合もある。この場合で
も、低温アルミニウム膜４の部分のうち、チタンナイト
ライド膜３に近い部分では結晶粒径が相対的に小さく、
高温アルミニウム膜５に近い部分では結晶粒径が相対的
に大きくなる。
【００８３】今回開示された実施の形態はすべての点で
例示であって制限的なものではないと考えられるべきで
ある。本発明の範囲は上記した説明ではなくて特許請求
の範囲によって示され、特許請求の範囲と均等の意味お
よび範囲内でのすべての変更が含まれることが意図され
る。
例示であって制限的なものではないと考えられるべきで
ある。本発明の範囲は上記した説明ではなくて特許請求
の範囲によって示され、特許請求の範囲と均等の意味お
よび範囲内でのすべての変更が含まれることが意図され
る。
【００８４】
【発明の効果】請求項１、１３に記載の発明に従えば、
絶縁層の絶縁不良が生じず、信頼性の高い半導体装置を
提供することができる。
絶縁層の絶縁不良が生じず、信頼性の高い半導体装置を
提供することができる。
【００８５】請求項２〜１２および１４〜２４に記載の
発明に従えば、絶縁層の絶縁不良が生じず、さらに接触
不良の生じない半導体装置を提供することができる。
発明に従えば、絶縁層の絶縁不良が生じず、さらに接触
不良の生じない半導体装置を提供することができる。
【図１】 この発明の実施の形態１に従った半導体装置
の断面図であり、（Ａ）は、半導体装置の模式的な断面
図であり、（Ｂ）は、半導体装置の開口部を拡大して示
す断面図である。
の断面図であり、（Ａ）は、半導体装置の模式的な断面
図であり、（Ｂ）は、半導体装置の開口部を拡大して示
す断面図である。
【図２】 図１で示す半導体装置の製造方法の第１工程
を示す断面図である。
を示す断面図である。
【図３】 図２で示す半導体装置の陥没部を拡大して示
す図である。
す図である。
【図４】 図１で示す半導体装置の製造方法の第２工程
を示す断面図である。
を示す断面図である。
【図５】 図１で示す半導体装置の製造方法の第３工程
を示す断面図である。
を示す断面図である。
【図６】 図１で示す半導体装置の製造方法の第４工程
を示す断面図である。
を示す断面図である。
【図７】 図１で示す半導体装置の製造方法の第５工程
を示す断面図である。
を示す断面図である。
【図８】 この発明の実施の形態２に従った半導体装置
の断面図である。
の断面図である。
【図９】 図８で示す半導体装置の製造方法の第１工程
を示す断面図である。
を示す断面図である。
【図１０】 図８で示す半導体装置の製造方法の第２工
程を示す断面図である。
程を示す断面図である。
【図１１】 図８で示す半導体装置の製造方法の第３工
程を示す断面図である。
程を示す断面図である。
【図１２】 図８で示す半導体装置の製造方法の第４工
程を示す断面図である。
程を示す断面図である。
【図１３】 この発明の実施の形態３に従った半導体装
置の断面図である。
置の断面図である。
【図１４】 図１３で示す半導体装置の製造方法の第１
工程を示す断面図である。
工程を示す断面図である。
【図１５】 図１３で示す半導体装置の製造方法の第２
工程を示す断面図である。
工程を示す断面図である。
【図１６】 図１３で示す半導体装置の製造方法の第３
工程を示す断面図である。
工程を示す断面図である。
【図１７】 図１３で示す半導体装置の製造方法の第４
工程を示す断面図である。
工程を示す断面図である。
【図１８】 従来の半導体装置の製造方法の第１工程を
示す断面図である。
示す断面図である。
【図１９】 従来の半導体装置の製造方法の第２工程を
示す断面図である。
示す断面図である。
【図２０】 従来の半導体装置の製造方法の第３工程を
示す断面図である。
示す断面図である。
【図２１】 従来の半導体装置の製造方法の第４工程を
示す断面図である。
示す断面図である。
【図２２】 従来の半導体装置の製造方法の第５工程を
示す断面図である。
示す断面図である。
１ シリコン基板、２ 層間絶縁膜、３ チタンナイト
ライド膜、４，２１低温アルミニウム膜、５ 高温アル
ミニウム膜、６ 陥没部、７ 開口部、９反射防止膜。
ライド膜、４，２１低温アルミニウム膜、５ 高温アル
ミニウム膜、６ 陥没部、７ 開口部、９反射防止膜。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山下 貴司 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 Ｆターム(参考） 4M104 BB30 BB37 DD33 DD37 DD65 FF18 HH13 HH20 5F033 HH08 HH18 HH33 LL08 MM08 MM26 PP14 PP15 PP18 QQ03 QQ08 QQ14 XX02 XX13 XX21 XX31
Claims (24)
- 【請求項１】 半導体基板と、 前記半導体基板の上に形成され、多結晶を含む導電層と
を備え、 前記導電層の表面では、結晶粒界により凹部が形成され
ており、 前記凹部を形成する側壁間の距離が前記半導体基板に近
づくにつれて小さくなるように前記側壁は形成されてい
る、半導体装置。 - 【請求項２】 前記導電層は、前記半導体基板の上に形
成され、第１の平均結晶粒径の多結晶を含む第１の導電
層と、 前記第１の導電層の上に形成され、前記第１の平均結晶
粒径よりも大きい第２の平均結晶粒径の多結晶を含み、
前記凹部を有する第２の導電層とを含む、請求項１に記
載の半導体装置。 - 【請求項３】 前記導電層の上に形成され、前記導電層
と材質が異なる薄膜層をさらに備えた、請求項１または
２に記載の半導体装置。 - 【請求項４】 前記薄膜層はチタンまたは窒化珪素を含
む、請求項３に記載の半導体装置。 - 【請求項５】 前記導電層はアルミニウムを含む、請求
項１〜４のいずれか１項に記載の半導体装置。 - 【請求項６】 前記半導体基板の上に形成された絶縁層
と、前記絶縁層の上に形成されたバリア層とをさらに備
え、前記導電層は前記バリア層の上に形成されている、
請求項１〜５のいずれか１項に記載の半導体装置。 - 【請求項７】 半導体基板の上に形成され、第１の平均
結晶粒径の多結晶を含む第１の導電層と、 前記第１の導電層の上に形成され、前記第１の平均結晶
粒径よりも大きい第２の平均結晶粒径の多結晶を含む第
２の導電層と、 前記第２の導電層の上に形成され、前記第２の平均結晶
粒径よりも小さい第３の平均結晶粒径の多結晶を含む第
３の導電層とを備えた、半導体装置。 - 【請求項８】 前記第２の導電層の表面では、結晶粒界
により凹部が形成されており、前記凹部を形成する側壁
間の距離が前記半導体基板に近づくにつれて小さくなる
ように前記側壁が形成されている、請求項７に記載の半
導体装置。 - 【請求項９】 前記第３の導電層の上に形成され、前記
第３の導電層と材質が異なる薄膜層をさらに備えた、請
求項７または８に記載の半導体装置。 - 【請求項１０】 前記薄膜層はチタンまたは窒化珪素を
含む、請求項９に記載の半導体装置。 - 【請求項１１】 前記導電層はアルミニウムを含む、請
求項７〜１０のいずれか１項に記載の半導体装置。 - 【請求項１２】 前記半導体基板の上に形成された絶縁
層と、前記絶縁層の上に形成されたバリア層とをさらに
備え、前記導電層は前記バリア層の上に形成されてい
る、請求項７〜１１のいずれか１項に記載の半導体装
置。 - 【請求項１３】 半導体基板の上に多結晶を含む導電層
を形成する工程を備え、 前記導電層の表面では結晶粒界による凹部が形成されて
おり、前記凹部を形成する側壁間の距離が前記半導体基
板に近づくにつれて大きくなるように前記側壁が形成さ
れており、さらに、 前記側壁間の距離が前記半導体基板に近づくにつれて小
さくなるように前記側壁を加工する工程を備えた、半導
体装置の製造方法。 - 【請求項１４】 前記導電層を形成する工程は、前記半
導体基板の上に第１の温度で第１の導電層を形成するこ
とと、前記第１の導電層の上に前記第１の温度よりも高
い第２の温度で前記凹部を有する第２の導電層を形成す
ることとを含む、請求項１３に記載の半導体装置の製造
方法。 - 【請求項１５】 前記第２の導電層を形成する工程は、
前記第２の温度よりも低い温度でスパッタにより前記第
２の導電層を形成した後、前記第２の導電層を前記第２
の温度の雰囲気に保つことを含む、請求項１４に記載の
半導体装置の製造方法。 - 【請求項１６】 加工された側壁を有する前記導電層の
上に前記導電層と材質が異なる薄膜層を形成する工程を
さらに備えた、請求項１３〜１５のいずれか１項に記載
の半導体装置の製造方法。 - 【請求項１７】 前記半導体基板の上に絶縁層を形成す
る工程と、前記絶縁層の上にバリア層を形成する工程と
をさらに備え、前記導電層を形成する工程は、前記バリ
ア層の上に前記導電層を形成することを含む、請求項１
３〜１６のいずれか１項に記載の半導体装置の製造方
法。 - 【請求項１８】 前記側壁を加工する工程は、前記導電
層をスパッタエッチングすることを含む、請求項１３〜
１７のいずれか１項に記載の半導体装置の製造方法。 - 【請求項１９】 半導体基板の上に第１の温度で第１の
導電層を形成する工程と、 前記第１の温度よりも高い第２の温度で前記第１の導電
層の上に第２の導電層を形成する工程と、 前記第２の温度よりも低い第３の温度で前記第２の導電
層の上に第３の導電層を形成する工程とを備えた、半導
体装置の製造方法。 - 【請求項２０】 前記第２の導電層を形成する工程は、
その表面に結晶粒界により凹部が形成されており、かつ
前記凹部を形成する側壁間の距離が前記半導体基板に近
づくにつれて大きくなる前記第２の導電層を形成するこ
とを含み、 前記側壁間の距離が前記半導体基板に近づくにつれて小
さくなるように前記側壁を加工する工程をさらに備え、 前記第３の導電層を形成する工程は、加工された前記側
壁を有する第２の導電層の上に前記第３の導電層を形成
することを含む、請求項１９に記載の半導体装置の製造
方法。 - 【請求項２１】 前記側壁を加工する工程は、前記導電
層をスパッタエッチングすることを含む、請求項１９ま
たは２０に記載の半導体装置の製造方法。 - 【請求項２２】 前記第３の導電層の上に前記第３の導
電層と材質が異なる薄膜層を形成する工程をさらに備え
た、請求項１９〜２１のいずれか１項に記載の半導体装
置の製造方法。 - 【請求項２３】 前記第２の導電層を形成する工程は、
前記第２の導電層を前記第２の温度よりも低い温度でス
パッタにより形成した後、前記第２の導電層を前記第２
の温度の雰囲気に保つことを含む、請求項１９〜２２の
いずれか１項に記載の半導体装置の製造方法。 - 【請求項２４】 前記半導体基板の上に絶縁層を形成す
る工程と、前記絶縁層の上にバリア層を形成する工程と
をさらに備え、前記導電層を形成する工程は、前記バリ
ア層の上に前記導電層を形成することを含む、請求項１
９〜２３のいずれか１項に記載の半導体装置の製造方
法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11124002A JP2000315687A (ja) | 1999-04-30 | 1999-04-30 | 半導体装置およびその製造方法 |
| US09/391,388 US6214723B1 (en) | 1999-04-30 | 1999-09-08 | Method of manufacturing a semiconductor device |
| TW088118097A TW436909B (en) | 1999-04-30 | 1999-10-20 | Semiconductor device and process for manufacturing same |
| KR10-2000-0020948A KR100371288B1 (ko) | 1999-04-30 | 2000-04-20 | 반도체 장치 및 그 제조 방법 |
| US09/779,565 US20010017415A1 (en) | 1999-04-30 | 2001-02-09 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11124002A JP2000315687A (ja) | 1999-04-30 | 1999-04-30 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000315687A true JP2000315687A (ja) | 2000-11-14 |
Family
ID=14874617
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11124002A Withdrawn JP2000315687A (ja) | 1999-04-30 | 1999-04-30 | 半導体装置およびその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US6214723B1 (ja) |
| JP (1) | JP2000315687A (ja) |
| KR (1) | KR100371288B1 (ja) |
| TW (1) | TW436909B (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100305680B1 (ko) * | 1999-08-26 | 2001-11-01 | 윤종용 | 반도체 집적회로의 커패시터 제조방법 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69225082T2 (de) * | 1991-02-12 | 1998-08-20 | Matsushita Electronics Corp | Halbleiter-Vorrichtung mit Verdrahtung der verbesserten Zuverlässigkeit und Verfahren zu ihner Herstellung |
| JPH04315427A (ja) | 1991-04-15 | 1992-11-06 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| KR970001883B1 (ko) * | 1992-12-30 | 1997-02-18 | 삼성전자 주식회사 | 반도체장치 및 그 제조방법 |
| US5270255A (en) * | 1993-01-08 | 1993-12-14 | Chartered Semiconductor Manufacturing Pte, Ltd. | Metallization process for good metal step coverage while maintaining useful alignment mark |
| US5523259A (en) * | 1994-12-05 | 1996-06-04 | At&T Corp. | Method of forming metal layers formed as a composite of sub-layers using Ti texture control layer |
| US5844318A (en) * | 1997-02-18 | 1998-12-01 | Micron Technology, Inc. | Aluminum film for semiconductive devices |
-
1999
- 1999-04-30 JP JP11124002A patent/JP2000315687A/ja not_active Withdrawn
- 1999-09-08 US US09/391,388 patent/US6214723B1/en not_active Expired - Fee Related
- 1999-10-20 TW TW088118097A patent/TW436909B/zh not_active IP Right Cessation
-
2000
- 2000-04-20 KR KR10-2000-0020948A patent/KR100371288B1/ko not_active IP Right Cessation
-
2001
- 2001-02-09 US US09/779,565 patent/US20010017415A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| KR100371288B1 (ko) | 2003-02-06 |
| US6214723B1 (en) | 2001-04-10 |
| US20010017415A1 (en) | 2001-08-30 |
| KR20010014784A (ko) | 2001-02-26 |
| TW436909B (en) | 2001-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI409925B (zh) | 包含電容的晶片載體基板及其製造方法 | |
| JP2540024B2 (ja) | 金属配線のためのタングステンプラグの形成方法 | |
| US6960529B1 (en) | Methods for sidewall protection of metal interconnect for unlanded vias using physical vapor deposition | |
| JP2000150641A (ja) | 半導体装置の製造方法 | |
| JPH08321545A (ja) | 配線形成法 | |
| JPH06283613A (ja) | 半導体素子の金属コンタクト形成方法 | |
| JPH06302599A (ja) | 半導体装置およびその製造方法 | |
| JP2000315687A (ja) | 半導体装置およびその製造方法 | |
| JPH1041389A (ja) | 半導体装置の製造方法 | |
| US7566972B2 (en) | Semiconductor device and method for manufacturing the semiconductor device | |
| JP4662943B2 (ja) | コンタクトの形成中、コンタクトホール幅の増大を防ぐ方法 | |
| JPH0697288A (ja) | 半導体装置の製造方法 | |
| JP4207113B2 (ja) | 配線構造の形成方法 | |
| JPH10189590A (ja) | 半導体装置及びその製造方法 | |
| JP2000208620A (ja) | 半導体装置の製造方法 | |
| JP3301466B2 (ja) | 半導体装置の製造方法 | |
| JP2692918B2 (ja) | 半導体装置の製造方法 | |
| KR20050052630A (ko) | 반도체 소자의 메탈 콘택 형성방법 | |
| KR0154190B1 (ko) | 반도체 소자의 텅스텐-플러그 형성방법 | |
| JPH04137731A (ja) | 半導体装置の製造方法 | |
| JP2001085520A (ja) | コンタクトプラグ構造及びその製造方法 | |
| JP3192122B2 (ja) | 半導体装置およびその製造方法並びにマスクパターン | |
| JPH09321141A (ja) | 半導体装置の製造方法 | |
| JPH08222629A (ja) | 配線構造及び配線構造の製造方法 | |
| JP2001291769A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060704 |