JP3192122B2 - 半導体装置およびその製造方法並びにマスクパターン - Google Patents
半導体装置およびその製造方法並びにマスクパターンInfo
- Publication number
- JP3192122B2 JP3192122B2 JP26906198A JP26906198A JP3192122B2 JP 3192122 B2 JP3192122 B2 JP 3192122B2 JP 26906198 A JP26906198 A JP 26906198A JP 26906198 A JP26906198 A JP 26906198A JP 3192122 B2 JP3192122 B2 JP 3192122B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- interlayer insulating
- groove
- insulating film
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、化学的機械的研磨
（ＣＭＰ）法を用いて不要な導電膜を除去する際のエロ
ージョンによる膜減りの発生を防止するようにした半導
体装置およびその製造方法並びにマスクパターンに関す
る。
（ＣＭＰ）法を用いて不要な導電膜を除去する際のエロ
ージョンによる膜減りの発生を防止するようにした半導
体装置およびその製造方法並びにマスクパターンに関す
る。
【０００２】
【従来の技術】半導体基板にコンタクトホールおよび配
線溝を形成する方法として、たとえばUSP4789648に示さ
れるデュアルダマシン法による半導体装置の製造方法が
知られている。これは、たとえば図８に示すように、半
導体基板１００上に第一の層間絶縁膜１０１およびエッ
チングストッパー膜１０２を形成し、エッチングストッ
パー膜１０２にコンタクトホールパターン１０２ａをエ
ッチングによって形成することで、エッチングストッパ
ー膜１０２上に第二の層間絶縁膜１０３を形成した後、
第二の溝１０３ａの形成と同時にコンタクトホールパタ
ーン１０２ａの下方に第一の溝１０１ａが形成されるよ
うにしたものである。その後、これら第一の溝１０１
ａ、コンタクトホールパターン１０２ａおよび第二の溝
１０３ａの内部並びに第二の層間絶縁膜１０３の表面全
体に電極膜１０５を形成し、化学的機械的研磨（ＣＭ
Ｐ）法により、第二の層間絶縁膜１０３の表面の電極膜
１０５が図９に示すように除去される。なお、図中符号
１０３ｂは孤立溝である。
線溝を形成する方法として、たとえばUSP4789648に示さ
れるデュアルダマシン法による半導体装置の製造方法が
知られている。これは、たとえば図８に示すように、半
導体基板１００上に第一の層間絶縁膜１０１およびエッ
チングストッパー膜１０２を形成し、エッチングストッ
パー膜１０２にコンタクトホールパターン１０２ａをエ
ッチングによって形成することで、エッチングストッパ
ー膜１０２上に第二の層間絶縁膜１０３を形成した後、
第二の溝１０３ａの形成と同時にコンタクトホールパタ
ーン１０２ａの下方に第一の溝１０１ａが形成されるよ
うにしたものである。その後、これら第一の溝１０１
ａ、コンタクトホールパターン１０２ａおよび第二の溝
１０３ａの内部並びに第二の層間絶縁膜１０３の表面全
体に電極膜１０５を形成し、化学的機械的研磨（ＣＭ
Ｐ）法により、第二の層間絶縁膜１０３の表面の電極膜
１０５が図９に示すように除去される。なお、図中符号
１０３ｂは孤立溝である。
【０００３】
【発明が解決しようとする課題】ところが、上述した従
来のデュアルダマシン法による製造方法では、エッチン
グストッパー膜１０２が半導体基板１００上の第二の溝
１０３ａおよび孤立溝１０３ｂが形成されない領域にも
残されるため、エッチングストッパー膜１０２上に形成
される第二の層間絶縁膜１０３の表面が平坦とされる。
そのため、第一の溝１０１ａ、コンタクトホールパター
ン１０２ａ、第二の溝１０３ａおよび孤立溝１０３ｂの
内部並びに第二の層間絶縁膜１０３の表面全体に電極膜
１０５を形成し、第二の層間絶縁膜１０３の表面の電極
膜１０５を化学的機械的研磨（ＣＭＰ）法により除去す
ると、第二の層間絶縁膜１０３の占める割合の少ない第
二の溝１０３ａおよび孤立溝１０３ｂが形成される領域
１０４ｃがエロージョン（浸食）により膜減りするとい
う現象がおこり、第二の層間絶縁膜１０３表面に段差を
生じてしまうという問題があった。
来のデュアルダマシン法による製造方法では、エッチン
グストッパー膜１０２が半導体基板１００上の第二の溝
１０３ａおよび孤立溝１０３ｂが形成されない領域にも
残されるため、エッチングストッパー膜１０２上に形成
される第二の層間絶縁膜１０３の表面が平坦とされる。
そのため、第一の溝１０１ａ、コンタクトホールパター
ン１０２ａ、第二の溝１０３ａおよび孤立溝１０３ｂの
内部並びに第二の層間絶縁膜１０３の表面全体に電極膜
１０５を形成し、第二の層間絶縁膜１０３の表面の電極
膜１０５を化学的機械的研磨（ＣＭＰ）法により除去す
ると、第二の層間絶縁膜１０３の占める割合の少ない第
二の溝１０３ａおよび孤立溝１０３ｂが形成される領域
１０４ｃがエロージョン（浸食）により膜減りするとい
う現象がおこり、第二の層間絶縁膜１０３表面に段差を
生じてしまうという問題があった。
【０００４】この現象は、デュアルダマシン法に限ら
ず、配線やビア（上層配線と下層配線をつなぐ部分であ
り、一般に穴をあけて内部を金属で埋める）をメタルの
化学的機械的研磨（ＣＭＰ）法を用いて形成する場合は
必ず起こりうる問題である。
ず、配線やビア（上層配線と下層配線をつなぐ部分であ
り、一般に穴をあけて内部を金属で埋める）をメタルの
化学的機械的研磨（ＣＭＰ）法を用いて形成する場合は
必ず起こりうる問題である。
【０００５】本発明は、このような状況に鑑みてなされ
たものであり、化学的機械的研磨（ＣＭＰ）法を用いて
不要な導電膜を除去する際のエロージョンによる膜減り
の発生を防止することができる半導体装置およびその製
造方法並びにマスクパターンを提供することができるよ
うにするものである。
たものであり、化学的機械的研磨（ＣＭＰ）法を用いて
不要な導電膜を除去する際のエロージョンによる膜減り
の発生を防止することができる半導体装置およびその製
造方法並びにマスクパターンを提供することができるよ
うにするものである。
【０００６】
【課題を解決するための手段】請求項１に記載の半導体
装置は、半導体基板上に形成された第一の層間絶縁膜上
にエッチングストッパー膜が形成され、さらにこのエッ
チングストッパー膜上に第二の層間絶縁膜が形成される
とともに、第一の層間絶縁膜および第二の層間絶縁膜に
はそれぞれ径の異なる第一の溝および第二の溝が形成さ
れ、これら第一および第二の溝内部には第一の導電膜お
よび第二の導電膜が形成されてなる半導体装置であっ
て、エッチングストッパー膜には、コンタクトホールパ
ターンおよび除去パターンが形成されていることを特徴
とする。また、除去パターンは、第一および第二の溝お
よびコンタクトホールパターンが密集して形成される領
域から外れた部分に形成されているようにすることがで
きる。また、第一および第二の層間絶縁膜はシリコン酸
化膜からなり、エッチングストッパー膜はシリコン窒化
膜からなり、第一の導電膜はタングステンからなるよう
にすることができる。また、第一の導電膜はＴｉＮ／Ｔ
ｉからなる第二の導電膜を介して第一および第二の溝内
部に形成されているようにすることができる。請求項５
に記載の半導体装置の製造方法は、半導体基板上に第一
の層間絶縁膜を形成する工程と、第一の層間絶縁膜上に
エッチングストッパー膜を形成する工程と、エッチング
ストッパー膜にコンタクトホールパターンおよび除去パ
ターンを形成する工程と、エッチングストッパー膜上に
第二の層間絶縁膜を形成する工程と、第一の層間絶縁膜
および第二の層間絶縁膜に径の異なる第一の溝および第
二の溝を形成する工程と、第一の溝、コンタクトホール
パターン、第二の溝の内面並びに第二の層間絶縁膜の表
面全体に第二の導電膜を形成する工程と、第二の導電膜
上に第一の導電膜を成長させる工程と、第二の層間絶縁
膜の表面を研磨し、第一の溝、コンタクトホールパター
ン、第二の溝内部以外の第一および第二の導電膜を除去
する工程とを備えることを特徴とする。また、第二の層
間絶縁膜の表面は、化学的機械的研磨（ＣＭＰ）法によ
り研磨されるようにすることができる。請求項７に記載
のマスクパターンは、請求項５記載の半導体装置の製造
方法において、コンタクトホールパターンと除去パター
ンとを形成する際に用いられるマスクパターンであっ
て、マスクパターンは、第一および第二の溝が密集して
形成される領域のデータを演算し、これらの領域から外
れるパターンを形成したものと、コンタクトホールパタ
ーンとを合成したものであることを特徴とする。本発明
に係る半導体装置およびその製造方法並びにマスクパタ
ーンにおいては、エッチングストッパー膜の第一および
第二の溝およびコンタクトホールパターンが密集して形
成される領域から外れる部分の領域に除去パターンを形
成し、その領域の部分の第二の層間絶縁膜を化学的機械
的研磨（ＣＭＰ）法による膜減り分を考慮して盛上げる
ように形成する。
装置は、半導体基板上に形成された第一の層間絶縁膜上
にエッチングストッパー膜が形成され、さらにこのエッ
チングストッパー膜上に第二の層間絶縁膜が形成される
とともに、第一の層間絶縁膜および第二の層間絶縁膜に
はそれぞれ径の異なる第一の溝および第二の溝が形成さ
れ、これら第一および第二の溝内部には第一の導電膜お
よび第二の導電膜が形成されてなる半導体装置であっ
て、エッチングストッパー膜には、コンタクトホールパ
ターンおよび除去パターンが形成されていることを特徴
とする。また、除去パターンは、第一および第二の溝お
よびコンタクトホールパターンが密集して形成される領
域から外れた部分に形成されているようにすることがで
きる。また、第一および第二の層間絶縁膜はシリコン酸
化膜からなり、エッチングストッパー膜はシリコン窒化
膜からなり、第一の導電膜はタングステンからなるよう
にすることができる。また、第一の導電膜はＴｉＮ／Ｔ
ｉからなる第二の導電膜を介して第一および第二の溝内
部に形成されているようにすることができる。請求項５
に記載の半導体装置の製造方法は、半導体基板上に第一
の層間絶縁膜を形成する工程と、第一の層間絶縁膜上に
エッチングストッパー膜を形成する工程と、エッチング
ストッパー膜にコンタクトホールパターンおよび除去パ
ターンを形成する工程と、エッチングストッパー膜上に
第二の層間絶縁膜を形成する工程と、第一の層間絶縁膜
および第二の層間絶縁膜に径の異なる第一の溝および第
二の溝を形成する工程と、第一の溝、コンタクトホール
パターン、第二の溝の内面並びに第二の層間絶縁膜の表
面全体に第二の導電膜を形成する工程と、第二の導電膜
上に第一の導電膜を成長させる工程と、第二の層間絶縁
膜の表面を研磨し、第一の溝、コンタクトホールパター
ン、第二の溝内部以外の第一および第二の導電膜を除去
する工程とを備えることを特徴とする。また、第二の層
間絶縁膜の表面は、化学的機械的研磨（ＣＭＰ）法によ
り研磨されるようにすることができる。請求項７に記載
のマスクパターンは、請求項５記載の半導体装置の製造
方法において、コンタクトホールパターンと除去パター
ンとを形成する際に用いられるマスクパターンであっ
て、マスクパターンは、第一および第二の溝が密集して
形成される領域のデータを演算し、これらの領域から外
れるパターンを形成したものと、コンタクトホールパタ
ーンとを合成したものであることを特徴とする。本発明
に係る半導体装置およびその製造方法並びにマスクパタ
ーンにおいては、エッチングストッパー膜の第一および
第二の溝およびコンタクトホールパターンが密集して形
成される領域から外れる部分の領域に除去パターンを形
成し、その領域の部分の第二の層間絶縁膜を化学的機械
的研磨（ＣＭＰ）法による膜減り分を考慮して盛上げる
ように形成する。
【０００７】
【発明の実施の形態】以下、本発明の実施の形態の詳細
を図面に基づいて説明する。なお、以下に説明する図に
おいて、図８および図９と共通する部分には同一符号を
付すものとする。
を図面に基づいて説明する。なお、以下に説明する図に
おいて、図８および図９と共通する部分には同一符号を
付すものとする。
【０００８】図１は、本発明の半導体装置の一実施の形
態を示す断面図である。同図に示す半導体装置は、半導
体基板１００上にシリコン酸化膜からなる第一の層間絶
縁膜１０１が形成され、第一の層間絶縁膜１０１上にシ
リコン窒化膜からなるエッチングストッパー膜１０２が
形成されている。エッチングストッパー膜１０２上に
は、シリコン酸化膜からなる第二の層間絶縁膜１０３が
形成され、第一の層間絶縁膜１０１とエッチングストッ
パー膜１０２には第一の溝１０１ａが形成され、第二の
層間絶縁膜１０３には第一の溝１０１ａより径の大きい
第二の溝１０３ａおよび孤立溝１０３ｂが形成されてい
る。第一の溝１０１ａ、第二の溝１０３ａおよび孤立溝
１０３ｂの内面には、ＴｉＮ／Ｔｉからなる第二の導電
膜としての導電膜１０４が形成され、導電膜１０４の内
側にタングステンからなる第一の導電膜としての電極膜
１０５が形成されている。
態を示す断面図である。同図に示す半導体装置は、半導
体基板１００上にシリコン酸化膜からなる第一の層間絶
縁膜１０１が形成され、第一の層間絶縁膜１０１上にシ
リコン窒化膜からなるエッチングストッパー膜１０２が
形成されている。エッチングストッパー膜１０２上に
は、シリコン酸化膜からなる第二の層間絶縁膜１０３が
形成され、第一の層間絶縁膜１０１とエッチングストッ
パー膜１０２には第一の溝１０１ａが形成され、第二の
層間絶縁膜１０３には第一の溝１０１ａより径の大きい
第二の溝１０３ａおよび孤立溝１０３ｂが形成されてい
る。第一の溝１０１ａ、第二の溝１０３ａおよび孤立溝
１０３ｂの内面には、ＴｉＮ／Ｔｉからなる第二の導電
膜としての導電膜１０４が形成され、導電膜１０４の内
側にタングステンからなる第一の導電膜としての電極膜
１０５が形成されている。
【０００９】ここで、エッチングストッパー膜１０２に
は、第二の層間絶縁膜１０３が形成されるに先立ち、コ
ンタクトホールパターン１０２ａおよび除去パターン１
０２ｂが形成されるようになっている。除去パターン１
０２ｂは、第一の溝１０１ａ、第二の溝１０３ａ、コン
タクトホールパターン１０２ａおよび孤立溝１０３ｂが
密集して形成される領域１００Ａから外れる部分の領域
Ｂに形成されるものである。
は、第二の層間絶縁膜１０３が形成されるに先立ち、コ
ンタクトホールパターン１０２ａおよび除去パターン１
０２ｂが形成されるようになっている。除去パターン１
０２ｂは、第一の溝１０１ａ、第二の溝１０３ａ、コン
タクトホールパターン１０２ａおよび孤立溝１０３ｂが
密集して形成される領域１００Ａから外れる部分の領域
Ｂに形成されるものである。
【００１０】このように、エッチングストッパー膜１０
２の第一の溝１０１ａ、第二の溝１０３ａおよび孤立溝
１０３ｂが密集して形成される領域から外れる部分に除
去パターン１０２ｂを形成することで、第二の層間絶縁
膜１０３の表面が平坦に形成されるが、この詳細につい
ては後述する。
２の第一の溝１０１ａ、第二の溝１０３ａおよび孤立溝
１０３ｂが密集して形成される領域から外れる部分に除
去パターン１０２ｂを形成することで、第二の層間絶縁
膜１０３の表面が平坦に形成されるが、この詳細につい
ては後述する。
【００１１】次に、図２〜図７の断面図を用いて、上記
構成の半導体装置の製造方法について説明する。まず、
図２に示すように、半導体基板１００上にシリコン酸化
膜からなる第一の層間絶縁膜１０１を１５００オングス
トロームの厚みで形成した後、化学的機械的研磨（ＣＭ
Ｐ）法により平坦化を行い第一の層間絶縁膜１０１およ
び半導体基板１００の膜厚を６０００オングストローム
とする。次に、第一の層間絶縁膜１０１上にシリコン窒
化膜からなるエッチングストッパー膜１０２を１０００
オングストロームの厚みで形成する。
構成の半導体装置の製造方法について説明する。まず、
図２に示すように、半導体基板１００上にシリコン酸化
膜からなる第一の層間絶縁膜１０１を１５００オングス
トロームの厚みで形成した後、化学的機械的研磨（ＣＭ
Ｐ）法により平坦化を行い第一の層間絶縁膜１０１およ
び半導体基板１００の膜厚を６０００オングストローム
とする。次に、第一の層間絶縁膜１０１上にシリコン窒
化膜からなるエッチングストッパー膜１０２を１０００
オングストロームの厚みで形成する。
【００１２】次に、図３に示すように、エッチングスト
ッパー膜１０２上に図示しないフォトレジストを塗布
し、図示しないマスクパターン用いて、通常の露光法や
異方性ドライエッチングによりエッチングストッパー膜
１０２にコンタクトホールパターン１０２ａおよび除去
パターン１０２ｂを形成する。この除去パターン１０２
ｂは、図１で説明したように、第一の溝１０１ａ、第二
の溝１０３ａおよび孤立溝１０３ｂが密集して形成され
る領域から外れる部分に形成されるものである。
ッパー膜１０２上に図示しないフォトレジストを塗布
し、図示しないマスクパターン用いて、通常の露光法や
異方性ドライエッチングによりエッチングストッパー膜
１０２にコンタクトホールパターン１０２ａおよび除去
パターン１０２ｂを形成する。この除去パターン１０２
ｂは、図１で説明したように、第一の溝１０１ａ、第二
の溝１０３ａおよび孤立溝１０３ｂが密集して形成され
る領域から外れる部分に形成されるものである。
【００１３】ここでのエッチングでは、エッチングガス
にＣＨＦ3／Ｏ2＝２５／１０sccmを用い、圧力を４０mt
orr ＲＦ４０００Wとした。この際、コンタクトホール
パターン１０２ａの形成と同時に除去パターン１０２ｂ
を形成する。そのため、露光の際に用いるマスクパター
ンは、第一の溝１０１ａ、第二の溝１０３ａおよび孤立
溝１０３ｂが密集して形成される領域のデータを演算
し、これらの溝から外れるパターンを形成したものと、
コンタクトホールパターン１０２ａとを合成したものを
用いた。
にＣＨＦ3／Ｏ2＝２５／１０sccmを用い、圧力を４０mt
orr ＲＦ４０００Wとした。この際、コンタクトホール
パターン１０２ａの形成と同時に除去パターン１０２ｂ
を形成する。そのため、露光の際に用いるマスクパター
ンは、第一の溝１０１ａ、第二の溝１０３ａおよび孤立
溝１０３ｂが密集して形成される領域のデータを演算
し、これらの溝から外れるパターンを形成したものと、
コンタクトホールパターン１０２ａとを合成したものを
用いた。
【００１４】次に、図４に示すように、フォトレジスト
を除去後、エッチングストッパー膜１０２上にシリコン
酸化膜からなる第二の層間絶縁膜１０３をプラズマＣＶ
Ｄ法により５０００オングストロームの厚みで形成す
る。このとき、第二の層間絶縁膜１０３の表面には、除
去パターン１０２ｂが形成されている領域１００Ｂと、
第一の溝１０１ａ、第二の溝１０３ａおよび孤立溝１０
３ｂが密集して形成される領域１００Ａとの間に段差１
０３ｃを生じることになる。言換えれば、領域１００Ａ
の部分がエッチングストッパー膜１０２によって盛上げ
られた状態に形成される。
を除去後、エッチングストッパー膜１０２上にシリコン
酸化膜からなる第二の層間絶縁膜１０３をプラズマＣＶ
Ｄ法により５０００オングストロームの厚みで形成す
る。このとき、第二の層間絶縁膜１０３の表面には、除
去パターン１０２ｂが形成されている領域１００Ｂと、
第一の溝１０１ａ、第二の溝１０３ａおよび孤立溝１０
３ｂが密集して形成される領域１００Ａとの間に段差１
０３ｃを生じることになる。言換えれば、領域１００Ａ
の部分がエッチングストッパー膜１０２によって盛上げ
られた状態に形成される。
【００１５】次に、図５に示すように、第二の層間絶縁
膜１０３上にフォトレジスト１０６を塗布し、通常の露
光法および異方性ドライエッチングを行い、図６に示す
ように、第一の溝１０１ａ、第二の溝１０３ａおよび孤
立溝１０３ｂを形成する。この際、エッチングストッパ
ー膜１０２に形成されているコンタクトホールパターン
１０２ａによるオーバーエッチングにより、第一の溝１
０１ａは第二の溝１０３ａより径が小さく形成される。
このエッチングでは、エッチングガスにＣ4Ｆ8／ＣＯ／
Ａｒ／Ｏ2＝６／３０／１８０／１sccmを用い、圧力を
４０mtorr ＲＦ６５０Wとした。次に、フォトレジスト
を除去後、アルゴンイオンスパッタにより、第一の溝１
０１ａ、コンタクトホールパターン１０２ａ、第二の溝
１０３ａおよび孤立溝１０３ｂの内面の自然酸化膜等を
除去する。
膜１０３上にフォトレジスト１０６を塗布し、通常の露
光法および異方性ドライエッチングを行い、図６に示す
ように、第一の溝１０１ａ、第二の溝１０３ａおよび孤
立溝１０３ｂを形成する。この際、エッチングストッパ
ー膜１０２に形成されているコンタクトホールパターン
１０２ａによるオーバーエッチングにより、第一の溝１
０１ａは第二の溝１０３ａより径が小さく形成される。
このエッチングでは、エッチングガスにＣ4Ｆ8／ＣＯ／
Ａｒ／Ｏ2＝６／３０／１８０／１sccmを用い、圧力を
４０mtorr ＲＦ６５０Wとした。次に、フォトレジスト
を除去後、アルゴンイオンスパッタにより、第一の溝１
０１ａ、コンタクトホールパターン１０２ａ、第二の溝
１０３ａおよび孤立溝１０３ｂの内面の自然酸化膜等を
除去する。
【００１６】次に、図７に示すように、これら第一の溝
１０１ａ、コンタクトホールパターン１０２ａ、第二の
溝１０３ａおよび孤立溝１０３ｂの内面並びに第二の層
間絶縁膜１０３の表面全体に、ＴｉＮ／Ｔｉからなる導
電膜１０４をスパッタ法により形成する。膜厚はＴｉＮ
＝５００オングストローム、Ｔｉ＝３００オングストロ
ームとした。次に、化学気相堆積（ＣＶＤ）法により、
第一の溝１０１ａ、コンタクトホールパターン１０２
ａ、第二の溝１０３ａおよび孤立溝１０３ｂの内面並び
に第二の層間絶縁膜１０３の表面全体に、タングステン
からなる電極膜１０５を成長させる。タングステンの膜
厚は８０００オングストロームとした。このとき、電極
膜１０５は、上述した領域１００Ａと、領域１００Ｂと
の間の段差１０３ｃの形状に沿って形成される。
１０１ａ、コンタクトホールパターン１０２ａ、第二の
溝１０３ａおよび孤立溝１０３ｂの内面並びに第二の層
間絶縁膜１０３の表面全体に、ＴｉＮ／Ｔｉからなる導
電膜１０４をスパッタ法により形成する。膜厚はＴｉＮ
＝５００オングストローム、Ｔｉ＝３００オングストロ
ームとした。次に、化学気相堆積（ＣＶＤ）法により、
第一の溝１０１ａ、コンタクトホールパターン１０２
ａ、第二の溝１０３ａおよび孤立溝１０３ｂの内面並び
に第二の層間絶縁膜１０３の表面全体に、タングステン
からなる電極膜１０５を成長させる。タングステンの膜
厚は８０００オングストロームとした。このとき、電極
膜１０５は、上述した領域１００Ａと、領域１００Ｂと
の間の段差１０３ｃの形状に沿って形成される。
【００１７】この後、化学的機械的研磨（ＣＭＰ）法に
より、第二の層間絶縁膜１０３の表面を研磨し、第一の
溝１０１ａ、コンタクトホールパターン１０２ａ、第二
の溝１０３ａおよび孤立溝１０３ｂ内部以外のタングス
テンおよびＴｉＮ／Ｔｉを除去することで、図１に示し
た半導体装置が得られる。このとき、第二の層間絶縁膜
１０３の占める割合の少ない領域である第一の溝１０１
ａ、第二の溝１０３ａ、コンタクトホールパターン１０
２ａおよび孤立溝１０３ｂが密集して形成される領域１
００Ａがエロージョン（浸食）により膜減りするが、領
域１００Ａの部分はエッチングストッパー膜１０２によ
って、予め膜減り分を考慮して盛上げられているため、
全体的に平坦な表面が得られる。
より、第二の層間絶縁膜１０３の表面を研磨し、第一の
溝１０１ａ、コンタクトホールパターン１０２ａ、第二
の溝１０３ａおよび孤立溝１０３ｂ内部以外のタングス
テンおよびＴｉＮ／Ｔｉを除去することで、図１に示し
た半導体装置が得られる。このとき、第二の層間絶縁膜
１０３の占める割合の少ない領域である第一の溝１０１
ａ、第二の溝１０３ａ、コンタクトホールパターン１０
２ａおよび孤立溝１０３ｂが密集して形成される領域１
００Ａがエロージョン（浸食）により膜減りするが、領
域１００Ａの部分はエッチングストッパー膜１０２によ
って、予め膜減り分を考慮して盛上げられているため、
全体的に平坦な表面が得られる。
【００１８】このように、本実施の形態では、エッチン
グストッパー膜１０２の第一の溝１０１ａ、第二の溝１
０３ａ、孤立溝１０３ｂおよびコンタクトホールパター
ン１０２ａが密集して形成される領域Ａから外れる部分
の領域Ｂに除去パターン１０２ｂを形成し、領域Ａの部
分の第二の層間絶縁膜１０３を化学的機械的研磨（ＣＭ
Ｐ）法による膜減り分を考慮して盛上げるように形成し
たので、不要な電極膜１０５を除去する際のエロージョ
ンによる膜減りの発生を防止することができる。
グストッパー膜１０２の第一の溝１０１ａ、第二の溝１
０３ａ、孤立溝１０３ｂおよびコンタクトホールパター
ン１０２ａが密集して形成される領域Ａから外れる部分
の領域Ｂに除去パターン１０２ｂを形成し、領域Ａの部
分の第二の層間絶縁膜１０３を化学的機械的研磨（ＣＭ
Ｐ）法による膜減り分を考慮して盛上げるように形成し
たので、不要な電極膜１０５を除去する際のエロージョ
ンによる膜減りの発生を防止することができる。
【００１９】
【発明の効果】以上の如く、本発明に係る半導体装置お
よびその製造方法並びにマスクパターンによれば、エッ
チングストッパー膜の第一および第二の溝およびコンタ
クトホールパターンが密集して形成される領域から外れ
る部分の領域に除去パターンを形成し、その領域の部分
の第二の層間絶縁膜を化学的機械的研磨（ＣＭＰ）法に
よる膜減り分を考慮して盛上げるように形成したので、
化学的機械的研磨（ＣＭＰ）法を用いて不要な導電膜膜
を除去する際のエロージョンによる膜減りの発生を防止
することができる。
よびその製造方法並びにマスクパターンによれば、エッ
チングストッパー膜の第一および第二の溝およびコンタ
クトホールパターンが密集して形成される領域から外れ
る部分の領域に除去パターンを形成し、その領域の部分
の第二の層間絶縁膜を化学的機械的研磨（ＣＭＰ）法に
よる膜減り分を考慮して盛上げるように形成したので、
化学的機械的研磨（ＣＭＰ）法を用いて不要な導電膜膜
を除去する際のエロージョンによる膜減りの発生を防止
することができる。
【図１】本発明の半導体装置の一実施の形態を示す断面
図である。
図である。
【図２】図１の半導体装置の製造方法を説明するための
工程図である。
工程図である。
【図３】図１の半導体装置の製造方法を説明するための
工程図である。
工程図である。
【図４】図１の半導体装置の製造方法を説明するための
工程図である。
工程図である。
【図５】図１の半導体装置の製造方法を説明するための
工程図である。
工程図である。
【図６】図１の半導体装置の製造方法を説明するための
工程図である。
工程図である。
【図７】図１の半導体装置の製造方法を説明するための
工程図である。
工程図である。
【図８】従来のデュアルダマシン法による半導体装置の
製造方法を説明するための断面図である。
製造方法を説明するための断面図である。
【図９】図８の製造方法における膜減りを説明するため
の断面図である。
の断面図である。
１００ 半導体基板 １０１ 第一の層間絶縁膜 １０１ａ 第一の溝 １０２ エッチングストッパー膜 １０２ａ コンタクトホールパターン １０３ 第二の層間絶縁膜 １０４ 導電膜 １０５ 電極膜
Claims (7)
- 【請求項１】 半導体基板上に形成された第一の層間絶
縁膜上にエッチングストッパー膜が形成され、さらにこ
のエッチングストッパー膜上に第二の層間絶縁膜が形成
されるとともに、前記第一の層間絶縁膜および前記第二
の層間絶縁膜にはそれぞれ径の異なる第一の溝および第
二の溝が形成され、これら第一および第二の溝内部には
第一の導電膜および第二の導電膜が形成されてなる半導
体装置であって、 前記エッチングストッパー膜には、コンタクトホールパ
ターンおよび除去パターンが形成されていることを特徴
とする半導体装置。 - 【請求項２】 前記除去パターンは、前記第一および第
二の溝およびコンタクトホールパターンが密集して形成
される領域から外れた部分に形成されていることを特徴
とする請求項１に記載の半導体装置。 - 【請求項３】 前記第一および第二の層間絶縁膜はシリ
コン酸化膜からなり、前記エッチングストッパー膜はシ
リコン窒化膜からなり、前記第一の導電膜はタングステ
ンからなることを特徴とする請求項１に記載の半導体装
置。 - 【請求項４】 前記第一の導電膜はＴｉＮ／Ｔｉからな
る第二の導電膜を介して前記第一および第二の溝内部に
形成されていることを特徴とする請求項１に記載の半導
体装置。 - 【請求項５】 半導体基板上に第一の層間絶縁膜を形成
する工程と、 前記第一の層間絶縁膜上にエッチングストッパー膜を形
成する工程と、 前記エッチングストッパー膜にコンタクトホールパター
ンおよび除去パターンを形成する工程と、 前記エッチングストッパー膜上に第二の層間絶縁膜を形
成する工程と、 前記第一の層間絶縁膜および前記第二の層間絶縁膜に径
の異なる第一の溝および第二の溝を形成する工程と、 前記第一の溝、コンタクトホールパターン、第二の溝の
内面並びに前記第二の層間絶縁膜の表面全体に第二の導
電膜を形成する工程と、 前記第二の導電膜上に第一の導電膜を成長させる工程
と、 前記第二の層間絶縁膜の表面を研磨し、前記第一の溝、
コンタクトホールパターン、第二の溝内部以外の前記第
一および第二の導電膜を除去する工程とを備えることを
特徴とする半導体装置の製造方法。 - 【請求項６】 前記第二の層間絶縁膜の表面は、化学的
機械的研磨（ＣＭＰ）法により研磨されることを特徴と
する請求項５に記載の半導体装置の製造方法。 - 【請求項７】 請求項５記載の半導体装置の製造方法に
おいて、前記コンタクトホールパターンと前記除去パタ
ーンとを形成する際に用いられるマスクパターンであっ
て、 前記マスクパターンは、前記第一および第二の溝が密集
して形成される領域のデータを演算し、これらの領域か
ら外れるパターンを形成したものと、前記コンタクトホ
ールパターンとを合成したものであることを特徴とする
マスクパターン。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26906198A JP3192122B2 (ja) | 1998-09-08 | 1998-09-08 | 半導体装置およびその製造方法並びにマスクパターン |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26906198A JP3192122B2 (ja) | 1998-09-08 | 1998-09-08 | 半導体装置およびその製造方法並びにマスクパターン |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000091433A JP2000091433A (ja) | 2000-03-31 |
| JP3192122B2 true JP3192122B2 (ja) | 2001-07-23 |
Family
ID=17467117
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26906198A Expired - Fee Related JP3192122B2 (ja) | 1998-09-08 | 1998-09-08 | 半導体装置およびその製造方法並びにマスクパターン |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3192122B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100648205B1 (ko) | 2005-06-13 | 2006-11-23 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
-
1998
- 1998-09-08 JP JP26906198A patent/JP3192122B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000091433A (ja) | 2000-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6448176B1 (en) | Dual damascene processing for semiconductor chip interconnects | |
| US6368979B1 (en) | Process for forming trenches and vias in layers of low dielectric constant carbon-doped silicon oxide dielectric material of an integrated circuit structure | |
| US5899738A (en) | Method for making metal plugs in stacked vias for multilevel interconnections and contact openings while retaining the alignment marks without requiring extra masking steps | |
| JPH11135626A (ja) | 半導体装置の製造方法 | |
| US6329281B1 (en) | Methods for fabricating a multilevel interconnection for an integrated circuit device utilizing a selective overlayer | |
| US7714440B2 (en) | Metal interconnection structure of a semiconductor device having low resistance and method of fabricating the same | |
| US6350682B1 (en) | Method of fabricating dual damascene structure using a hard mask | |
| JP3312604B2 (ja) | 半導体装置の製造方法 | |
| JPH08195384A (ja) | 半導体装置の製造方法 | |
| US20020142582A1 (en) | Method for forming copper lines for semiconductor devices | |
| JP3192122B2 (ja) | 半導体装置およびその製造方法並びにマスクパターン | |
| US6831007B2 (en) | Method for forming metal line of Al/Cu structure | |
| JPH10116904A (ja) | 半導体装置の製造方法 | |
| JP2000150632A (ja) | 半導体装置の製造方法 | |
| JPH11274299A (ja) | 配線形成方法 | |
| JP3228217B2 (ja) | 半導体装置の製造方法 | |
| US6815337B1 (en) | Method to improve borderless metal line process window for sub-micron designs | |
| US6468897B1 (en) | Method of forming damascene structure | |
| KR100587602B1 (ko) | 반도체소자의 엠아이엠 캐패시터 형성방법 | |
| JP3317279B2 (ja) | 半導体装置の製造方法 | |
| KR100315039B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JP3353524B2 (ja) | 接続孔を形成する工程を有する半導体装置の製造方法 | |
| US7524760B2 (en) | Semiconductor device and method for manufacturing the same | |
| KR100352304B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP2000208620A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |