JPH0722415A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0722415A
JPH0722415A JP16338093A JP16338093A JPH0722415A JP H0722415 A JPH0722415 A JP H0722415A JP 16338093 A JP16338093 A JP 16338093A JP 16338093 A JP16338093 A JP 16338093A JP H0722415 A JPH0722415 A JP H0722415A
Authority
JP
Japan
Prior art keywords
film
sputtering
alloy
metal film
contact hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP16338093A
Other languages
English (en)
Other versions
JP2928057B2 (ja
Inventor
Yoshiaki Yamada
義明 山田
Nobukazu Ito
信和 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP5163380A priority Critical patent/JP2928057B2/ja
Publication of JPH0722415A publication Critical patent/JPH0722415A/ja
Application granted granted Critical
Publication of JP2928057B2 publication Critical patent/JP2928057B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】半導体装置の配線に用いるAl系の金属膜を一
旦流動化して形成する方法において、この金属膜を流動
化前後での膜質を良好な状態に保持し,素子に損傷を与
えず,生産性の良い製造方法を提供する。 【構成】Ti膜104,TiN膜105を成膜した後、
コリメトリ・スパッタリング,通常のスパッタリングに
より第1のAl合金膜106,第2のAl合金膜107
を基板温度100℃以下で成膜し、基板温度を上昇させ
てAl合金膜106,107を流動化してAl合金膜1
11を形成する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に半導体装置の配線に用いるAl系の金属膜の
成膜方法に関する。
【0002】
【従来の技術】半導体装置の高集積化に伴ない、素子お
よび配線の横方向寸法はますます微細化されている。し
かしながら、縦方向の微細化,すなわち層間絶縁膜およ
び配線の縦方向の微細化は、配線容量の増加や層間絶縁
膜の絶縁耐圧の不足等の理由により、進んでいない。従
って、配線と素子あるいは(下層)配線等とを接続する
ために層間絶縁膜に設けた接続孔の深さに対するその口
径の比(アスペクト比)は増大する。このため、通常の
スパッタリングにより形成した(例えばAlもしくはA
l合金からなる)金属膜の接続孔における段差被覆性
は、悪化する。
【0003】配線に用いる金属膜の表面を平坦にして段
差被覆性を改善する種々の方法が提案されている。その
1つの方法として、Al系金属膜のスパッタリング中に
半導体基板に直流(DC)あるいは高周波(RF)バイ
アスを印加するバイアス・スパッタリングがある。この
方法では、成膜途中のAl系金属膜表面に入射するAr
イオンがこの金属膜表面もある比率でスパッタリングす
るため、このAl系金属膜の表面が平坦化され,段差被
覆性は良好になる。しかしながらこの方法では、入射し
たArイオンがAl系金属膜にとりこまれ、この金属膜
の抵抗値が上昇したり,この金属膜を熱処理したとき突
起(ヒロック)が発生しやするなるという問題が未解決
であり、いまだ実用化されていない。
【0004】バイアス・スパッタリングによる上記問題
点を解決する方法として、特開昭63−19840号公
報に開示された方法がある。この方法では、Al系金属
膜の形成と同時あるいは交互にAlイオンもしくはAl
の中性粒子を半導体基板表面に入射させる。これらの入
射の物理的衝撃によるAl系金属膜表面の(スパッタ)
エッチングにより、この表面は平坦化される。
【0005】この方法では、ArのAl系金属膜中への
混入は防げても、AlイオンのソースガスとしてAlC
3 を用いているためにAl系金属膜中へのClの混入
を完全に防ぐことは不可能であり、Al系金属膜の膜質
劣化を防止することはできない。また、結晶粒の面方位
が一様でないAl系金属膜表面をスパッタリングにより
エッチングすると、スパッタリング率が面方位に依存す
ることから、この膜の表面形状が悪化し、この膜の表面
での光の反射は乱反射となる。最近のリソグラフィでは
ステッパー露光が主流であるが、この場合の目合わせ
(アライメント)がレーザ光の走査により行なわれる。
このため、乱反射する面に対しては目合わせができなく
なるという別の問題も生じる。
【0006】さらに上記特開昭63−19840号公報
記載の方法では、スパッタリング装置内において、半導
体基板表面のAl系金属膜からスパッタリングされたA
lが防着板等に付着し、Al膜となる。このような防着
板表面等に形成されらAl膜は応力が大きく剥れやす
く、微粒子(パーティクル)の発生原因となる。これら
のパーティクルが半導体基板表面上に再付着すると、配
線の断線,配線間の短絡が増加することになる。
【0007】
【発明が解決しようとする課題】上述の方法では成膜
中,もしくは成膜後のAl系金属膜の表面にArイオ
ン,AlイオンあるいはAlの中性粒子を注入してこの
表面を平坦化していたが、AlもしくはAl合金からな
る金属膜の融点の低さを利用してその表面を平坦化する
方法が提案されている。例えば、特開平4−65831
号公報に開示された方法では、まず、スパッタリング・
チャンバー内で基板温度を100℃以下に保持し、スパ
ッタリングにより半導体基板表面上にAl合金膜を形成
する。次に、大気に晒すこのなく別のチャンバーにこの
半導体基板を移動し、そのチャンバー内で半導体基板が
例えば550℃程度に上昇され、上記Al合金膜が流動
化させられる。この方法によれば、Al合金膜の表面に
Arイオン,AlイオンあるいはAlの中性粒子の注入
を受けないため、前述のような合金膜の抵抗値の上昇,
ヒロックの発生,パーティクルの発生等の問題点は生じ
ない。さらに、流動化により平坦化されたこのAl合金
膜の表面は乱反射しないため、ステッパー露光に対する
支障も起らない。すなわち、この方法によると、前述の
問題点は全て解決されることになる。
【0008】本発明者は、上記特開平4−65831号
公報に記載された方法の実用性を検証するために、この
方法の追試を行なった。
【0009】半導体装置の主要製造工程の断面図である
図3を参照して、この追試について説明する。まず、シ
リコン基板201の表面に膜厚1μm程度のシリコン酸
化膜202を形成する。次に、このシリコン酸化膜20
2の所定個所に、口径0.5μm程度のコンタクト孔2
03を形成する。このコンタクト孔203のアスペクト
比は2である。続いて、このシリコン基板201を(ス
パッタリング装置の)スパッタリング・チャンバーに挿
入し、基板ホルダーに載置する。このスパッタリング・
チャンバーを高真空にした後、(基板ホルダーにはバイ
アス印加をせずに)Al合金ターゲットにのみバイアス
印加を行ない、Arガスによりスパッタリングを行な
う。このスパッタリングにより、コンタクト孔203表
面を含めたシリコン酸化膜202上面には、膜厚0.6
μm程度のAl合金膜207が堆積される。また、コン
タクト孔203の底でのAl合金膜207の膜厚は、約
0.06μmである〔図3(a)〕。
【0010】上記特開平4−65831号公報では別の
チャンバーに移してこのシリコン基板を加熱している
が、Al合金膜207表面に酸素が吸着されないように
して流動性を良好にするためには、スパッタリング・チ
ャンバー内で加熱した方が好ましい。このためこの基板
ホルダーを350〜600℃に加熱し、Al合金膜20
7を流動化させて平坦な表面を有するAl合金膜211
を形成する。このとき、コンタクト孔203内には、ボ
イド213が発生する〔図3(b)〕。上記特開平4−
65831号公報に記載された方法は前述の諸問題点を
解決するにもかかわらず、このボイド213の発生のた
め、表面形状の外見からの期待とは異なり、コンタクト
孔203部分での配線の断線が生じやすくなり、コンタ
クト抵抗も大きくなるという問題点がある。
【0011】本発明者の実験によると、上記特開平4−
65831号公報に記載されたように100℃以下での
スパッタリングによりAl膜を成膜した場合、成膜段階
でのAl膜厚Tとコンタクト孔上端部近傍におけるAl
膜のひさし幅Dとの関係は、図4のようになる。図3に
示した上記追試の場合、T=0.6μm,コンタクト孔
の口径φ=0.5μmとなることから、D=0.21μ
m,すきまS=0.08μmとなる。口径φを変化させ
た本発明者の別の実験によると、Al膜を流動化させた
ときにS=φ−2D<0.2μmであると、コンタクト
孔内にボイド形成される。この結果から、上記特開平4
−65831号公報に記載の方法でボイドの発生を避け
るためには、コンタクト孔の口径が少なくとも0.7μ
m程度はあることが好ましいことになる。この方法のま
までは、半導体装置の微細化への適用は困難になる。
【0012】成膜段階でのAl膜厚Tに対するひさし幅
Dを小さく抑える公知の方法としてコリメトリ・スパッ
タリングがある。コリメトリ・スパッタリングによりA
l膜を成膜した場合の本発明者の実験によると、この場
合のAl膜厚Tのひさし幅Dとの関係は、例えば図5の
ようになり、T=0.6μmのときD=0.07μmと
なる。
【0013】模式図6を参照すると、スパッタリング・
チャンバー内に設けられた(基板ホルダーに載置され
た)シリコン基板301とAl合金ターゲット321と
の間にコリメート板322を挿入することにより、コリ
メトリ・スパッタリングが行なえる。コリメート板32
2には多数の穴が設けられている。Al合金ターゲット
321から任意の方向にスパッタされたAlがこの穴に
よりシリコン基板301表面に対して垂直な方向に進む
もののみが通過することになるため、図5に示したよう
にAl膜厚Tに対してひさし幅Dが小さくなり、さらに
コンタクト孔の底におけるAl膜の膜厚も通常のスパッ
タリングによるものより厚めになる。
【0014】本発明者は、さらに、上記特開平4−65
831号公報に記載の方法と公知のコリメトリ・スパッ
タリングとを組み合わせた実験を試みた。図6と半導体
装置の主要製造工程の断面図である図7および図8とを
併せて参照すると、この実験は以下のようになる。
【0015】まず、シリコン基板301の表面に膜厚1
μm程度のシリコン酸化膜302を形成する。次に、こ
のシリコン酸化膜302の所定個所に、口径0.5μm
程度の(アスペクト比=2)コンタクト孔303を形成
する。このシリコン基板301をスパッタリング・チャ
ンバーに挿入し、基板ホルダーに載置する。このスパッ
タリング・チャンバーは、基板ホルダーとAl合金ター
ゲット321との間にコリメート板322が挿入できる
ようになっている。
【0016】次に、基板ホルダーとAl合金ターゲット
321との間にコリメート板322を挿入した状態で、
Al合金ターゲット321にのみバイアス印加を行な
い、Arガスによりスパッタリングを行なう。シリコン
酸化膜302上面に膜厚0.3μm程度のAl合金膜3
06aが堆積されたこのコリメトリ・スパッタリングの
途中での断面図を、図7に示す。この段階では、コンタ
クト孔303の側壁でのAl合金膜306a膜厚は、ひ
さし幅Dと等しく、約0.02μmである。また、コン
タクト孔303の底でのAl合金膜306a膜厚は、約
0.09μmである。
【0017】さらにコリメトリ・スパッタリングを行な
い、シリコン酸化膜302上面に膜厚0.6μm程度の
Al合金膜306aaが堆積されたときの断面図を、図
8(a)に示す。このとき、ひさし幅Dは約0.07μ
m,コンタクト孔303の底でのAl合金膜306aa
の膜厚は約0.18μmであるが、コンタクト孔303
の側壁でのAl合金膜306aaの膜厚は0.02μm
より薄くなる。なお、通常のスパッタリングのパワーと
同じパワーで行なうコリメトリ・スパッタリングにおけ
るAl合金膜306aaの成長速度は、コリメート板3
22の穴の径および密度とこの板の厚さとに依存する
が、一般に、コリメート板322を用いない通常のスパ
ッタリングに比べて、1/10〜1/7程度となる。
【0018】コリメート板322を基板ホルダー上から
遠ざけ、基板ホルダーを350〜600℃に加熱する
と、図8(b)に示す断面図のように、Al合金膜30
6aaが流動化させて平坦な表面を有するAl合金膜3
11が形成され、コンタクト孔303の底はAl合金膜
311aが形成される。Al合金膜311とAl合金膜
311aとは接続していないため、コンタクト孔303
において、Al合金膜311により形成される配線は断
線することになる。このためこの方法は、ボイドの発生
は無いが実用には適さないことになる。
【0019】Al合金膜306aaの形状が図8(a)
に示したようになるのは、以下の原因によるものと考え
られる。スパッタリングの際のプラズマによりコリメー
ト板322加熱され、このコリメート板322からの熱
輻射により成膜されたAl合金膜の温度が徐々に上昇
し、Alのマイグレーションが生じる。スパッタリング
を行なう10-8Torr程度の高真空のもとでは、Al
のマイグレーションは120℃程度から起り,250℃
程度ではかなり盛んになる。図7に示した段階では、A
l合金膜306aの温度は100℃に満たない。それに
対して、図8(a)に示した段階では、Al合金膜30
6aaの温度が300℃以上になり、Alの結晶粒の成
長(グレイン成長)が顕著になる。100℃以下に保持
されていたAl合金膜に比べて、グレイン成長の進行し
たAl合金膜306aaを熱処理しても、これの流動化
がスムーズに行なわれなくなり、図8(b)に示したよ
うにコンタクト孔303を良好に埋設しなくなる。な
お、コンタクト孔303を形成した後、Ti膜,TiN
膜等のバリアメタル膜を形成し、その後にAl合金膜を
形成した場合、Alのマイグレーションはさらに盛んに
なる。この場合、流動化した後での完全な断線は起らな
いが、コンタクト抵抗は高くなる。
【0020】スパッタリング装置に工夫を加え,生産性
を犠牲にするならば、上記コリメトリ・スパッタリング
は極めて有効になる。この場合、加熱機構を有する基板
ホルダーにさらに冷却機構を設けることになる。この冷
却機構の付加の困難性は無視しても、生産性の向上は望
めず、前述したように通常のスパッタリングに比べて、
1/10〜1/7程度のままである。
【0021】したがって本発明の目的は、半導体装置の
配線に用いるAl系の金属膜を一旦流動化して形成する
方法において、生産性を極端に低下させることなく、堆
積された金属膜を流動化し易い状態に保持し,流動化工
程において半導体基板表面に形成された素子に損傷を与
えず,流動化後のこのAl系の金属膜の膜質が良好とな
るとともに、この金属膜を用いて形成した配線が接続孔
において断線することなく,かつコンタクト抵抗が上昇
することがないAl系の金属膜の製造方法を提供するこ
とにある。
【0022】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、コリメトリ・スパッタリングにより所定の接
続孔を有して半導体基板の表面上に設けられた絶縁膜上
にAlもしくはAl合金からなる第1の金属膜を堆積す
る工程と、スパッタリングにより第1の金属膜上にAl
もしくはAl合金からなる第2の金属膜を堆積する工程
と、上記第1並びに第2の金属膜を流動化する工程とを
含んでいる。
【0023】好ましくは、第1の金属膜の堆積,第2の
金属膜の堆積,および第1並びに第2の金属膜の流動化
が、同一の真空室内で行なわれる。
【0024】
【実施例】次に、本発明について図面を参照して説明す
る。
【0025】半導体装置の製造工程の断面図である図1
と図2とを参照すると、本発明の一実施例は、以下のよ
うになっている。
【0026】まず、シリコン基板101の表面を覆う膜
厚1.0μm程度の酸化シリコン膜102の所定個所
に、公知のリソグラフィ,エッチング技術を用いて、口
径が0.5μm程度のコンタクト孔103(アスペクト
比=2)が形成される。このコンタクト孔103は、シ
リコン基板101表面に形成された素子(図示せず)や
シリコン基板101上に形成された(下層)配線(図示
せず)に達する。
【0027】次に、このシリコン基板101がスパッタ
リング装置の第1のスパッタリング・チャンバー(図示
せず)に挿入され、基板ホルダー(図示せず)に載置さ
れる。続いて、N2 ガスが遮断された状態でArガスが
流入されてスパッタリング用の放電(スパッタリング放
電)がオン状態になり、Tiターゲット(図示せず)か
らTiのスパッタリングが開始され、膜厚50nm程度
のTi膜104が酸化シリコン膜102上に堆積され
る。引き続いて、スパッタリング放電がオン状態に保持
され、ArガスにはN2 ガスが30〜100%添加され
て流入される。この状態でスパッタリンズされたTi
は、添加されたこのN2 ガスと反応してTiNとなる。
この反応性スパッタリングにより、Ti膜104上には
膜厚50nm程度のTiN膜105が堆積される〔図1
(a)〕。このとき、コンタクト孔103の側壁部にお
けるTi膜104およびTiN膜105の合計膜厚は、
2nmに満たない値である。
【0028】次に、上記放電がオフ状態になり,上記A
rガスが遮断された後、シリコン基板101は、第1の
スパッタリング・チャンバーから第2のスパッタリング
・チャンバー(図示せず)に移動され、基板ホルダー
(図示せず)に載置される。続いて、Al合金ターゲン
ト(図示せず)とシリコン基板101との間にコリメー
ト板(図示せず)を挿入し、Arガスが流入されてスパ
ッタリング放電がオン状態になり、Al合金ターゲット
からAl合金がコリメイト・スパッタリングされ、膜厚
0.3μm程度の第1のAl合金膜106がTiN膜1
05の上面に堆積される。このとき、コンタクト孔10
3の側壁での第1のAl合金膜106膜厚は約0.02
μmであり、コンタクト孔103の底での第1のAl合
金膜106膜厚は約0.09μmである〔図1
(b)〕。
【0029】次に、Arガスが流入されてスパッタリン
グ放電がオン状態のままでコリメート板がAl合金ター
ゲントとシリコン基板101との間から除去される。こ
れによりAl合金の通常のスパッタリングが行なわれ、
膜厚0.3μm程度の第2のAl合金膜107が第1の
Al合金膜106の上面に堆積される。この段階での基
板ホルダーの温度は、高々100℃程度である。このと
き、コンタクト孔103の上端部でのAl合金膜10
6,107からなるひさし幅は約0.1μmであり、コ
ンタクト孔103の底でのAl合金膜106,107の
合計膜厚は約0.12μmであり、コンタクト孔103
の上端部における第2のAl合金膜107のすきまは約
0.3μmとなる〔図2(a)〕。
【0030】次に、スパッタリング放電がオフ状態にな
り、ほぼ同時に、基板ホルダーの加熱が開始され、約1
分後には基板温度が350〜600℃程度になる。その
結果、第1のAl合金膜106および第2のAl合金膜
107が流動化されてAl合金膜111となり、ボイド
を発生することなくコンタクト孔103はこのAl合金
膜111により埋設される。続いて、公知のリソグラフ
技術とエッチング技術とにより、Al合金膜111,T
iN膜105およびTi膜104が順次エッチングさ
れ、配線112が形成される〔図2(b)〕なお、この
流動化は第2のスパッタリング・チャンバー内で行なわ
ず、別のチャンバー内で行なってもよい。この場合に
は、Al合金膜111表面への酸素の吸着を防ぐため、
シリコン基板101の移し替えを1×10-8Torr程
度の高真空内で行なう必要がある。
【0031】上記一実施例では、冷却機構を有する基板
ホルダーを用いたコリメトリ・スパッタリングによるA
l合金膜の成膜のように極端に生産性の低下する成膜法
ではなく、Alのマイグレーションが起らない基板温度
の範囲でのコリメトリ・スパッタリングと通常のスパッ
タリングとによる第1のAl合金膜と第2のAl合金膜
との成膜を行なっている。このため、極端に生産性の低
下することなく、成膜段階過程でのグレイン成長に依存
する流動化の阻害要因は排除される。さらに、本実施例
による成膜法では、コンタクト孔の底部およびコンタク
ト孔の側壁部にもそれぞれ0.12μm,0.03〜
0.05μm程度のAl合金膜が形成され、コンタクト
孔の上端部でのAl合金膜のすきまが約0.3μmとな
る。このように、流動化の阻害要因は排除されること
と、コンタクト孔近傍における成膜終了段階でのAl合
金膜の形状が良好であることとから、ボイド,段切れを
発生することなくAL合金膜の流動化が行なえる。ま
た、TiN膜およびTi膜からなるバリアメタル膜とA
l合金膜とに濡性があるため、これらのバリアメタル膜
の存在により、流動化が容易に行なわれる。また、本実
施例の流動化工程では、半導体素子に損傷を与えること
は避けられる。このため、本実施例によるAl合金膜か
ら配線を形成したとき、この配線の抵抗が上昇すること
なく、コンタクト孔でのこの配線の断線,コンタクト抵
抗の上昇も避けられる。
【0032】
【発明の効果】以上説明したように本発明の半導体装置
の製造方法は、半導体装置の配線に用いるAl系の金属
膜を一旦流動化して形成する方法において、生産性を極
端に低下させることなく、堆積された金属膜を流動化し
易い状態に保持し,流動化工程において半導体基板表面
に形成された素子に損傷を与えず,流動化後のこのAl
系の金属膜の膜質が良好となるとともに、この金属膜を
用いて形成した配線が接続孔において断線することな
く,かつコンタクト抵抗が上昇することが避けられる。
【図面の簡単な説明】
【図1】本発明の一実施例の製造工程の断面図である。
【図2】上記一実施例の製造工程の断面図である。
【図3】従来のスパッタリングを用いた半導体装置の主
要製造工程の断面図である。
【図4】従来のスパッタリングの問題点を説明するため
のグラフである。
【図5】従来のコリメトリ・スパッタリンズの問題点を
説明するためのグラフである。
【図6】従来のコリメトリ・スパッタリンズを説明する
ための模式図である。
【図7】従来のコリメトリ・スパッタリングを用いた半
導体装置の主要製造工程の断面図である。
【図8】従来のコリメトリ・スパッタリングを用いた半
導体装置の主要製造工程の断面図である。
【符号の説明】
101,201,301 シリコン基板 102,202,302 シリコン酸化膜 103,203,303 コンタクト孔 104 Ti膜 105 TiN膜 106 第1のAl合金膜 107 第2のAl合金膜 111,207,211,306a,306aa,31
1,311a Al合金膜 112 配線 213 ボイド 321 Al合金ターゲット 322 コリメート板
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 C23C 16/44 H01L 21/203 S 8122−4M 21/768 8826−4M H01L 21/90 C

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 所定の接続孔を有して半導体基板の表面
    上に設けられた絶縁膜上に、コリメトリ・スパッタリン
    グにより、アルミニウム,もしくはアルミニウム合金か
    らなる第1の金属膜を堆積する工程と、 前記第1の金属膜上に、スパッタリングにより、アルミ
    ニウム,もしくはアルミニウム合金からなる第2の金属
    膜を堆積する工程と、 前記第1の金属膜並びに前記第2の金属膜を流動化させ
    る工程とを含むことを特徴とする半導体装置の製造方
    法。
  2. 【請求項2】 前記第1の金属膜の堆積,前記第2の金
    属膜の堆積,および前記第1の金属膜並びに前記第2の
    金属膜の流動化が、同一の真空室内で行なわれることを
    特徴とする請求項1記載の半導体装置の製造方法。
JP5163380A 1993-07-01 1993-07-01 半導体装置の製造方法 Expired - Fee Related JP2928057B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5163380A JP2928057B2 (ja) 1993-07-01 1993-07-01 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5163380A JP2928057B2 (ja) 1993-07-01 1993-07-01 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH0722415A true JPH0722415A (ja) 1995-01-24
JP2928057B2 JP2928057B2 (ja) 1999-07-28

Family

ID=15772789

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5163380A Expired - Fee Related JP2928057B2 (ja) 1993-07-01 1993-07-01 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2928057B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0752718A2 (en) * 1995-07-07 1997-01-08 AT&T Corp. Method for forming conductors in integrated circuits
JPH09223736A (ja) * 1996-02-15 1997-08-26 Nec Corp 配線形成方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0465831A (ja) * 1990-07-03 1992-03-02 Samsung Electron Co Ltd 金属配線層形成方法
US5171412A (en) * 1991-08-23 1992-12-15 Applied Materials, Inc. Material deposition method for integrated circuit manufacturing

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0465831A (ja) * 1990-07-03 1992-03-02 Samsung Electron Co Ltd 金属配線層形成方法
US5171412A (en) * 1991-08-23 1992-12-15 Applied Materials, Inc. Material deposition method for integrated circuit manufacturing

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0752718A2 (en) * 1995-07-07 1997-01-08 AT&T Corp. Method for forming conductors in integrated circuits
EP0752718A3 (en) * 1995-07-07 1997-03-05 At & T Corp Conductor training method in integrated circuits
US5798300A (en) * 1995-07-07 1998-08-25 Lucent Technologies Inc. Method for forming conductors in integrated circuits
JPH09223736A (ja) * 1996-02-15 1997-08-26 Nec Corp 配線形成方法

Also Published As

Publication number Publication date
JP2928057B2 (ja) 1999-07-28

Similar Documents

Publication Publication Date Title
JP2545184B2 (ja) 半導体装置およびその製造方法
JP3435194B2 (ja) 半導体装置の配線層形成方法及び半導体装置
US4937652A (en) Semiconductor device and method of manufacturing the same
KR970001883B1 (ko) 반도체장치 및 그 제조방법
JP3353874B2 (ja) 半導体装置及びその製造方法
JP3535893B2 (ja) 半導体装置の金属層形成方法
JPH0897279A (ja) 半導体装置の製造方法
JPH077077A (ja) 半導体装置及びその製造方法
JPH1041247A (ja) 自己調心超薄膜を用いたcvdアルミニウムのブランケット選択的堆積及び反射率の改善
JP3401843B2 (ja) 半導体装置における多層配線の形成方法
JPH07161813A (ja) 半導体装置の製造方法
JPH07105441B2 (ja) 半導体装置の製造方法
JPH0897209A (ja) 半導体装置およびその製造方法
JP3408463B2 (ja) 半導体装置の製造方法
JPH09120991A (ja) 結晶学的に配向されたライナー層を利用した、狭いアパーチャに対する金属の充填及び相互接続の形成
US6114764A (en) Semiconductor device and process for fabricating the same
JPH0922907A (ja) 埋め込み導電層の形成方法
JPH0722415A (ja) 半導体装置の製造方法
US5985754A (en) Method of forming a void-free contact plug
KR100434188B1 (ko) 장벽 금속층 적층 방법
JP2555949B2 (ja) 半導体装置の製造方法
JP2697796B2 (ja) 半導体装置の製造方法
JP2832990B2 (ja) 多層配線形成方法およびこれに用いる真空蒸着装置
JP3252014B2 (ja) 半導体集積回路の製造方法
JP3518110B2 (ja) 多層配線形成方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19960813

LAPS Cancellation because of no payment of annual fees