JPH1041247A - 自己調心超薄膜を用いたｃｖｄアルミニウムのブランケット選択的堆積及び反射率の改善 - Google Patents
自己調心超薄膜を用いたｃｖｄアルミニウムのブランケット選択的堆積及び反射率の改善Info
- Publication number
- JPH1041247A JPH1041247A JP9091301A JP9130197A JPH1041247A JP H1041247 A JPH1041247 A JP H1041247A JP 9091301 A JP9091301 A JP 9091301A JP 9130197 A JP9130197 A JP 9130197A JP H1041247 A JPH1041247 A JP H1041247A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- cvd
- deposited
- substrate
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002310 reflectometry Methods 0.000 title claims abstract description 19
- 230000008021 deposition Effects 0.000 title claims description 38
- 230000006872 improvement Effects 0.000 title description 3
- 239000010409 thin film Substances 0.000 title description 2
- 238000000034 method Methods 0.000 claims abstract description 87
- 230000008569 process Effects 0.000 claims abstract description 48
- 239000004020 conductor Substances 0.000 claims abstract description 42
- 230000004888 barrier function Effects 0.000 claims abstract description 15
- 239000004065 semiconductor Substances 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims description 70
- 230000006911 nucleation Effects 0.000 claims description 59
- 238000010899 nucleation Methods 0.000 claims description 59
- 238000000151 deposition Methods 0.000 claims description 55
- 238000005240 physical vapour deposition Methods 0.000 claims description 46
- 239000000463 material Substances 0.000 claims description 38
- 239000010936 titanium Substances 0.000 claims description 35
- 229910052782 aluminium Inorganic materials 0.000 claims description 32
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 27
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 26
- 229910052719 titanium Inorganic materials 0.000 claims description 15
- 238000012545 processing Methods 0.000 claims description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical group [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 229910052802 copper Inorganic materials 0.000 claims description 7
- YKTSYUJCYHOUJP-UHFFFAOYSA-N [O--].[Al+3].[Al+3].[O-][Si]([O-])([O-])[O-] Chemical compound [O--].[Al+3].[Al+3].[O-][Si]([O-])([O-])[O-] YKTSYUJCYHOUJP-UHFFFAOYSA-N 0.000 claims description 6
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 6
- 239000000377 silicon dioxide Substances 0.000 claims description 6
- 229910052758 niobium Inorganic materials 0.000 claims description 5
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 4
- 229910052715 tantalum Inorganic materials 0.000 claims description 4
- 229910052757 nitrogen Inorganic materials 0.000 claims description 3
- 230000004907 flux Effects 0.000 claims description 2
- 239000000203 mixture Substances 0.000 claims 2
- 238000000137 annealing Methods 0.000 claims 1
- 239000002019 doping agent Substances 0.000 claims 1
- 238000005229 chemical vapour deposition Methods 0.000 abstract description 82
- 229910052751 metal Inorganic materials 0.000 abstract description 21
- 239000002184 metal Substances 0.000 abstract description 21
- 239000013078 crystal Substances 0.000 abstract description 15
- 239000012071 phase Substances 0.000 abstract 1
- 238000001947 vapour-phase growth Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 180
- 239000010408 film Substances 0.000 description 70
- 239000010949 copper Substances 0.000 description 11
- 239000007789 gas Substances 0.000 description 9
- 238000011049 filling Methods 0.000 description 8
- 229910016570 AlCu Inorganic materials 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 230000007547 defect Effects 0.000 description 6
- 239000006117 anti-reflective coating Substances 0.000 description 5
- 238000001465 metallisation Methods 0.000 description 5
- 239000002245 particle Substances 0.000 description 5
- 238000012546 transfer Methods 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000008018 melting Effects 0.000 description 4
- 238000002844 melting Methods 0.000 description 4
- 239000010955 niobium Substances 0.000 description 4
- 239000002243 precursor Substances 0.000 description 4
- 239000002356 single layer Substances 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 230000001427 coherent effect Effects 0.000 description 3
- 238000000354 decomposition reaction Methods 0.000 description 3
- TUTOKIOKAWTABR-UHFFFAOYSA-N dimethylalumane Chemical compound C[AlH]C TUTOKIOKAWTABR-UHFFFAOYSA-N 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000024121 nodulation Effects 0.000 description 3
- 239000011819 refractory material Substances 0.000 description 3
- 239000007787 solid Substances 0.000 description 3
- 230000032258 transport Effects 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 239000007795 chemical reaction product Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000000356 contaminant Substances 0.000 description 2
- 238000002425 crystallisation Methods 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- DOQPXTMNIUCOSY-UHFFFAOYSA-N [4-cyano-4-(3,4-dimethoxyphenyl)-5-methylhexyl]-[2-(3,4-dimethoxyphenyl)ethyl]-methylazanium;chloride Chemical compound [H+].[Cl-].C1=C(OC)C(OC)=CC=C1CCN(C)CCCC(C#N)(C(C)C)C1=CC=C(OC)C(OC)=C1 DOQPXTMNIUCOSY-UHFFFAOYSA-N 0.000 description 1
- 230000001154 acute effect Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 150000001768 cations Chemical class 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229940116800 covera Drugs 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 239000000376 reactant Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000013077 target material Substances 0.000 description 1
- 238000009736 wetting Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
- H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
- C23C14/56—Apparatus specially adapted for continuous coating; Arrangements for maintaining the vacuum, e.g. vacuum locks
- C23C14/568—Transferring the substrates through a series of coating stations
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/54—Apparatus specially adapted for continuous coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/32051—Deposition of metallic or metal-silicide layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Metallurgy (AREA)
- Materials Engineering (AREA)
- Organic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Mechanical Engineering (AREA)
- General Chemical & Material Sciences (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
(57)【要約】
【課題】 フィルム特性と堆積被覆状態を改善するため
の装置とプロセスの改良に関する。 【解決手段】 本発明の一局面において、導体層または
半導体層上に誘電体層を形成し、エッチングによって開
口部フロア上に下地層としての導体層または半導体層を
露出させる開口部を形成する。次に極薄核形成層を気相
堆積または化学気相堆積によって誘電体層のフィールド
上に形成する。次にその構造上にＣＶＤメタル層を堆積
させて開口部のフロア上に選択堆積を行い、その一方で
フィールド上に高指向性のブランケット層を形成するこ
とが好ましい。本発明のもう１つの局面において、薄い
自己整列層をバリヤー層上に形成し、その上に導体フィ
ルムを形成する。自己整列層は、形成されるフィルム内
の結晶構造を改善することによってフィルムの反射率を
改善し、（１１１）結晶配位を与えることによって電気
移動性能を改善すると考えられる。
の装置とプロセスの改良に関する。 【解決手段】 本発明の一局面において、導体層または
半導体層上に誘電体層を形成し、エッチングによって開
口部フロア上に下地層としての導体層または半導体層を
露出させる開口部を形成する。次に極薄核形成層を気相
堆積または化学気相堆積によって誘電体層のフィールド
上に形成する。次にその構造上にＣＶＤメタル層を堆積
させて開口部のフロア上に選択堆積を行い、その一方で
フィールド上に高指向性のブランケット層を形成するこ
とが好ましい。本発明のもう１つの局面において、薄い
自己整列層をバリヤー層上に形成し、その上に導体フィ
ルムを形成する。自己整列層は、形成されるフィルム内
の結晶構造を改善することによってフィルムの反射率を
改善し、（１１１）結晶配位を与えることによって電気
移動性能を改善すると考えられる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体基板上へ集
積回路を製造するための方法と装置に関する。更に具体
的には、集積回路の製作において、基板上へ形成される
開口部(aperutres)を選択的に金属化ないしメタライゼ
ーションを行って、導体層間に空洞（ボイド）のない相
互接続（インターコネクト）を形成する方法と装置に関
する。この開口部としては、コンタクトまたは高アスペ
クト比の半ミクロン以下(sub-halfmicron)の用途(appli
cations)における バイア(via)を含む一方、フィールド
上に高指向性のブランケット（一斉被覆）層を形成する
ことが望ましい。
積回路を製造するための方法と装置に関する。更に具体
的には、集積回路の製作において、基板上へ形成される
開口部(aperutres)を選択的に金属化ないしメタライゼ
ーションを行って、導体層間に空洞（ボイド）のない相
互接続（インターコネクト）を形成する方法と装置に関
する。この開口部としては、コンタクトまたは高アスペ
クト比の半ミクロン以下(sub-halfmicron)の用途(appli
cations)における バイア(via)を含む一方、フィールド
上に高指向性のブランケット（一斉被覆）層を形成する
ことが望ましい。
【０００２】
【従来の技術】サブミクロン以下のマルチレベルメタラ
イゼーションは、次世代の超大規模集積化（ＶＬＳＩ）
の鍵をにぎる技術の１つである。この技術の核心をなす
マルチレベルインターコネクトを形成するためには、コ
ンタクト、バイア、ライン、またはその他の表面形状を
含むアスペクト比の高い開口部の中に形成されたインタ
ーコネクト表面形状(interconnect features)を平面化
(planarization)することが必要である。これらインタ
ーコネクト表面形状を確実に形成することは、ＶＬＳＩ
の成功にとって、そして個々の基板やダイの回路密度と
品質を高めるための継続的な研究に対して極めて重要で
ある。
イゼーションは、次世代の超大規模集積化（ＶＬＳＩ）
の鍵をにぎる技術の１つである。この技術の核心をなす
マルチレベルインターコネクトを形成するためには、コ
ンタクト、バイア、ライン、またはその他の表面形状を
含むアスペクト比の高い開口部の中に形成されたインタ
ーコネクト表面形状(interconnect features)を平面化
(planarization)することが必要である。これらインタ
ーコネクト表面形状を確実に形成することは、ＶＬＳＩ
の成功にとって、そして個々の基板やダイの回路密度と
品質を高めるための継続的な研究に対して極めて重要で
ある。
【０００３】回路の密度を高める方法の１つは、集積回
路を構成するメタル導体の寸法を小さくすることであ
る。寸法を小さくするにつれて、動作速度が速まり、一
定の電力密度に対し縮小率に比例して電流密度が高くな
る。メタル導体には電気移動法(electromigration)によ
って定まる上限の電流密度がある。電気移動法は、電気
的な力の影響下において固体原子がある場所から別の場
所へ移動する拡散プロセスである。この効果は、導体を
急激に破壊させずに導通することができる最大電流を制
限する。例えば、集積回路のアルミニウム導体の電流密
度は、１０6Ａ／ｃｍ2未満に抑えねばならない。電気移
動法は、デバイスの最小寸法を制限しないが、単位時間
あたりに接続される特定の数の回路要素が実行する回路
機能の数を制限する。導電層へ高い指向性のある結晶を
成長させることにより、電気移動抵抗が高まった。従っ
て、集積回路の寸法形状が小さくなるにつれて、高指向
性フィルムの必要性が高まる。このように小さな寸法形
状のフィルムの電気移動特性改良のためには、基板上に
（１１１）の結晶配位を持つフィルム層を形成するのが
理想的である。
路を構成するメタル導体の寸法を小さくすることであ
る。寸法を小さくするにつれて、動作速度が速まり、一
定の電力密度に対し縮小率に比例して電流密度が高くな
る。メタル導体には電気移動法(electromigration)によ
って定まる上限の電流密度がある。電気移動法は、電気
的な力の影響下において固体原子がある場所から別の場
所へ移動する拡散プロセスである。この効果は、導体を
急激に破壊させずに導通することができる最大電流を制
限する。例えば、集積回路のアルミニウム導体の電流密
度は、１０6Ａ／ｃｍ2未満に抑えねばならない。電気移
動法は、デバイスの最小寸法を制限しないが、単位時間
あたりに接続される特定の数の回路要素が実行する回路
機能の数を制限する。導電層へ高い指向性のある結晶を
成長させることにより、電気移動抵抗が高まった。従っ
て、集積回路の寸法形状が小さくなるにつれて、高指向
性フィルムの必要性が高まる。このように小さな寸法形
状のフィルムの電気移動特性改良のためには、基板上に
（１１１）の結晶配位を持つフィルム層を形成するのが
理想的である。
【０００４】フィルム層を堆積させる従来技術の方法に
は、化学気相堆積（ＣＶＤ）と物理気相堆積（ＰＶＤ）
の二つがある。ＣＶＤプロセスは普通、ブランケット
（一斉）プロセスと選択プロセスを含み、フィルム層の
堆積は、化学的蒸気の成分が基板上において「核形成サ
イト（nucleation site）」に接触して行われる。この
成分は、核形成サイトに接触して堆積面を形成し、その
上へさらに堆積される。ブランケットＣＶＤプロセスに
おいては、すべての表面が核形成面となり、蒸気は、基
板の開口部および側面および底面と、フィールドとを含
む、露出面全体に堆積する。選択プロセスにおいては普
通、フィルムの堆積は、基板上の選択された核形成サイ
トにのみ、普通は開口部のベースにのみ行われる。
は、化学気相堆積（ＣＶＤ）と物理気相堆積（ＰＶＤ）
の二つがある。ＣＶＤプロセスは普通、ブランケット
（一斉）プロセスと選択プロセスを含み、フィルム層の
堆積は、化学的蒸気の成分が基板上において「核形成サ
イト（nucleation site）」に接触して行われる。この
成分は、核形成サイトに接触して堆積面を形成し、その
上へさらに堆積される。ブランケットＣＶＤプロセスに
おいては、すべての表面が核形成面となり、蒸気は、基
板の開口部および側面および底面と、フィールドとを含
む、露出面全体に堆積する。選択プロセスにおいては普
通、フィルムの堆積は、基板上の選択された核形成サイ
トにのみ、普通は開口部のベースにのみ行われる。
【０００５】ブランケットＣＶＤプロセスによって堆積
した薄膜は形状適合性があり、段部被覆性(step covera
ge)に優れ、すなわち、基板上に形成されたすべての開
口部の側面とベースに、開口部の寸法形状が極めて小さ
くても、均一厚さの層を提供する。従って、開口部の充
填にはブランケットＣＶＤが広く使われている。しか
し、ブランケットＣＶＤプロセスには困難な点が主とし
て二つある。第１に、ブランケットＣＶＤフィルムは開
口部内の全側面から成長し、充填された開口部内にボイ
ド（空洞）ができるのが普通である。これは、堆積層が
開口部の上部コーナーから上方外側に向かって成長し、
開口部が完全に充填される前に開口部の上面においてブ
リッジ（すなわちクラウニング crowning）するからで
ある。 また、連続する核形成層、すなわち開口部の壁
上へのＣＶＤ層の堆積を確実にするため開口部の壁に堆
積させられる、基板の全表面上の連続フィルム層が、開
口部の幅を更に狭くし、これがボイドのない開口部の無
ボイド充填を更に困難にする。第２に、ブランケットＣ
ＤＶによって堆積させられたフィルムは、フィルムが堆
積する表面の形状に沿う傾向があり、表面形状に方向性
がないか、方向性が揃っていないと、フィルムの結晶構
造の方向が不揃いになり、その結果、反射特性が低下す
るとともに、電気移動性能も低下する。
した薄膜は形状適合性があり、段部被覆性(step covera
ge)に優れ、すなわち、基板上に形成されたすべての開
口部の側面とベースに、開口部の寸法形状が極めて小さ
くても、均一厚さの層を提供する。従って、開口部の充
填にはブランケットＣＶＤが広く使われている。しか
し、ブランケットＣＶＤプロセスには困難な点が主とし
て二つある。第１に、ブランケットＣＶＤフィルムは開
口部内の全側面から成長し、充填された開口部内にボイ
ド（空洞）ができるのが普通である。これは、堆積層が
開口部の上部コーナーから上方外側に向かって成長し、
開口部が完全に充填される前に開口部の上面においてブ
リッジ（すなわちクラウニング crowning）するからで
ある。 また、連続する核形成層、すなわち開口部の壁
上へのＣＶＤ層の堆積を確実にするため開口部の壁に堆
積させられる、基板の全表面上の連続フィルム層が、開
口部の幅を更に狭くし、これがボイドのない開口部の無
ボイド充填を更に困難にする。第２に、ブランケットＣ
ＤＶによって堆積させられたフィルムは、フィルムが堆
積する表面の形状に沿う傾向があり、表面形状に方向性
がないか、方向性が揃っていないと、フィルムの結晶構
造の方向が不揃いになり、その結果、反射特性が低下す
るとともに、電気移動性能も低下する。
【０００６】選択ＣＶＤは、堆積フィルムを提供するた
めのＣＶＤ前駆ガスの分解には、導体核形成フィルムか
らの電子源が必要であるという事実に基づいている。従
来の選択ＣＶＤプロセスによれば、堆積は導体フィルム
または下地層からのドープされたシリコンが露出してい
る開口部の底において発生するはずであり、核形成サイ
トが与えられていない絶縁フィールドまたは絶縁開口部
壁上においては成長しないはずである。開口部の底に露
出したこれら導電性フィルムおよび／またはドープされ
たシリコンは、誘電面とは異なり、前駆ガスの分解に必
要な電子を供給し、その結果、フィルム層が堆積する。
選択堆積によって得られた結果は、開口部内のフィルム
の「ボトムアップ」成長フィルムであって、これは極め
て小さい寸法（＜0.25 μm）と高アスペクト比（＞5:
1）のバイアまたはコンタクトを充填することができ
る。しかし、選択ＣＶＤプロセスにおいては、欠陥の存
在するフィールド表面に好ましくない小結節ができる。
めのＣＶＤ前駆ガスの分解には、導体核形成フィルムか
らの電子源が必要であるという事実に基づいている。従
来の選択ＣＶＤプロセスによれば、堆積は導体フィルム
または下地層からのドープされたシリコンが露出してい
る開口部の底において発生するはずであり、核形成サイ
トが与えられていない絶縁フィールドまたは絶縁開口部
壁上においては成長しないはずである。開口部の底に露
出したこれら導電性フィルムおよび／またはドープされ
たシリコンは、誘電面とは異なり、前駆ガスの分解に必
要な電子を供給し、その結果、フィルム層が堆積する。
選択堆積によって得られた結果は、開口部内のフィルム
の「ボトムアップ」成長フィルムであって、これは極め
て小さい寸法（＜0.25 μm）と高アスペクト比（＞5:
1）のバイアまたはコンタクトを充填することができ
る。しかし、選択ＣＶＤプロセスにおいては、欠陥の存
在するフィールド表面に好ましくない小結節ができる。
【０００７】
【発明が解決しようとする課題】一方、ＰＶＤプロセス
は、改良された反射率を有し且つ高指向性を有するフィ
ルムを堆積させることができるが、高アスペクト比の用
途においては良好な開口部充填や段部被覆を提供しな
い。ターゲット材料を物理的にスパッタリングすると、
粒子は基板面に対して鋭角に飛行する。その結果、高ア
スペクト比の開口部を充填中、スパッタされた粒子は上
部壁面に堆積する傾向があり、開口部が堆積材料によっ
て完全に充填される前に、開口部を覆ってしまう。その
結果得られる構造は、ボイドを内包するのが普通であっ
て、基板上に形成されるデバイスの完全性を損なう。高
アスペクト比開口部は、高温でフィルムを堆積させるこ
とにより、ＰＶＤプロセスを用いて充填することができ
る。一例として、アルミニウムは、開口部の表面および
全体にわたってその流動性を高めるため、４００℃以上
で堆積させることができる。このホットＡｌ（アルミニ
ウム）プロセスは、段部被覆性を改善することが分かっ
た。しかし、ホットアルミニウムプロセスを用いて堆積
させたフィルムは、反射率が低いことが判明した。高反
射率は、高指向性結晶構造の指標であり、これは電気移
動性能がよいという意味であり、集積回路製造中、基板
上に形成された層のパターン化に用いられるフォトリソ
グラフのプロセスにおいてより良好なラインを画成する
ことを可能にするので、フィルムの重要な特性である。
は、改良された反射率を有し且つ高指向性を有するフィ
ルムを堆積させることができるが、高アスペクト比の用
途においては良好な開口部充填や段部被覆を提供しな
い。ターゲット材料を物理的にスパッタリングすると、
粒子は基板面に対して鋭角に飛行する。その結果、高ア
スペクト比の開口部を充填中、スパッタされた粒子は上
部壁面に堆積する傾向があり、開口部が堆積材料によっ
て完全に充填される前に、開口部を覆ってしまう。その
結果得られる構造は、ボイドを内包するのが普通であっ
て、基板上に形成されるデバイスの完全性を損なう。高
アスペクト比開口部は、高温でフィルムを堆積させるこ
とにより、ＰＶＤプロセスを用いて充填することができ
る。一例として、アルミニウムは、開口部の表面および
全体にわたってその流動性を高めるため、４００℃以上
で堆積させることができる。このホットＡｌ（アルミニ
ウム）プロセスは、段部被覆性を改善することが分かっ
た。しかし、ホットアルミニウムプロセスを用いて堆積
させたフィルムは、反射率が低いことが判明した。高反
射率は、高指向性結晶構造の指標であり、これは電気移
動性能がよいという意味であり、集積回路製造中、基板
上に形成された層のパターン化に用いられるフォトリソ
グラフのプロセスにおいてより良好なラインを画成する
ことを可能にするので、フィルムの重要な特性である。
【０００８】従って、開口部の無ボイド充填には、開口
部充填中にフィールド上の小結節形成問題を低減しフィ
ールド上のフィールド層の均一な成長を提供するメタラ
イゼーションプロセスが、特に１／４ミクロン以下の高
アスペクト比の用途に必要である。更に具体的には、１
／４ミクロン以下の高アスペクト比の開口部内における
選択堆積を達成するとともに、フィールド上における高
指向性（すなわち（１１１））フィルムの同時ブランケ
ット堆積を達成するためのプロセスを持つことが、特に
このプロセスが制御可能な速さで高指向性フィルムを形
成する上で望ましい。また、バリヤー層またはライナー
層に、ＰＶＤまたはＣＶＤ技術によって堆積させた反射
率の高いメタルフィルムを提供する必要もある。一回の
適用によって小結節の形成をなくすとともに選択性を改
善し、更に一回の適用によって反射率が改善されたフィ
ルムを提供するような単一のプロセスを発見できれば好
都合である。
部充填中にフィールド上の小結節形成問題を低減しフィ
ールド上のフィールド層の均一な成長を提供するメタラ
イゼーションプロセスが、特に１／４ミクロン以下の高
アスペクト比の用途に必要である。更に具体的には、１
／４ミクロン以下の高アスペクト比の開口部内における
選択堆積を達成するとともに、フィールド上における高
指向性（すなわち（１１１））フィルムの同時ブランケ
ット堆積を達成するためのプロセスを持つことが、特に
このプロセスが制御可能な速さで高指向性フィルムを形
成する上で望ましい。また、バリヤー層またはライナー
層に、ＰＶＤまたはＣＶＤ技術によって堆積させた反射
率の高いメタルフィルムを提供する必要もある。一回の
適用によって小結節の形成をなくすとともに選択性を改
善し、更に一回の適用によって反射率が改善されたフィ
ルムを提供するような単一のプロセスを発見できれば好
都合である。
【０００９】
【課題を解決するための手段】本発明は、基板上の高ア
スペクト比開口部を選択的に充填しつつ、フィールド上
の小結節形成を防止し、あるいは後続するフィルムの反
射率を高めるような、少量の自己整列材料（セルフアラ
イニング材料）を基板上に堆積させるための方法と装置
を提供する。少量の自己整列材料は、チタン、窒化チタ
ン、アルミニウム、ニオブ（Ｎｂ）、珪酸アルミニウ
ム、シリカ、高アルミナ、珪素（Ｓｉ）、銅（Ｃｕ）、
タンタル（Ｔａ）、またはそれらの組み合わせから成る
グループから選ばれ、ばらばらの原子数個〜約１００オ
ングストロームまでの層厚に堆積される。
スペクト比開口部を選択的に充填しつつ、フィールド上
の小結節形成を防止し、あるいは後続するフィルムの反
射率を高めるような、少量の自己整列材料（セルフアラ
イニング材料）を基板上に堆積させるための方法と装置
を提供する。少量の自己整列材料は、チタン、窒化チタ
ン、アルミニウム、ニオブ（Ｎｂ）、珪酸アルミニウ
ム、シリカ、高アルミナ、珪素（Ｓｉ）、銅（Ｃｕ）、
タンタル（Ｔａ）、またはそれらの組み合わせから成る
グループから選ばれ、ばらばらの原子数個〜約１００オ
ングストロームまでの層厚に堆積される。
【００１０】本発明の一局面において、開口部内にフィ
ルム層を選択的に形成するとともに、基板のフィールド
上にブランケットを堆積させることによって、誘電体表
面上における小結節形成を防止するための方法と装置を
提供する。このプロセスにおいては、まず、フィルムを
成長させるべきパターン化された基板のフィールド上に
複数の自己整列の核形成サイトを形成するための少量の
自己整列材料を堆積させ、次にその上に導体フィルム層
を堆積させる。この自己整列核形成サイトは、極めて薄
い核形成層を堆積させて、ある密度の核形成サイトを提
供し、フィールド上におけるフィルム成長率を制御し、
よって開口部が完全に充填される前に開口部の入口がブ
リッジされないように形成することが望ましい。
ルム層を選択的に形成するとともに、基板のフィールド
上にブランケットを堆積させることによって、誘電体表
面上における小結節形成を防止するための方法と装置を
提供する。このプロセスにおいては、まず、フィルムを
成長させるべきパターン化された基板のフィールド上に
複数の自己整列の核形成サイトを形成するための少量の
自己整列材料を堆積させ、次にその上に導体フィルム層
を堆積させる。この自己整列核形成サイトは、極めて薄
い核形成層を堆積させて、ある密度の核形成サイトを提
供し、フィールド上におけるフィルム成長率を制御し、
よって開口部が完全に充填される前に開口部の入口がブ
リッジされないように形成することが望ましい。
【００１１】本発明のもう１つの局面において、バリヤ
ー層またはライナー層上に形成されるフィルム層の反射
率を改善する方法と装置を提供するが、これはまず、少
量の自己整列材料をバリヤー層またはライナー層上に堆
積させ、次にその上にＰＶＤまたはＣＶＤプロセスを用
いて所望する高い反射率のフィルムを堆積させる。
ー層またはライナー層上に形成されるフィルム層の反射
率を改善する方法と装置を提供するが、これはまず、少
量の自己整列材料をバリヤー層またはライナー層上に堆
積させ、次にその上にＰＶＤまたはＣＶＤプロセスを用
いて所望する高い反射率のフィルムを堆積させる。
【００１２】
【発明の実施の形態】本発明は、反射率の改善された高
指向性結晶構造を有するフィルム層であってその最終層
がＣＶＤまたはＰＶＤ技術によって形成されるフィルム
層を得るための方法と装置を提供する。本発明は一局面
において、小さい幾何形状の中、例えば高アスペクト比
の開口部の中に、インターコネクト等の構造体をボイド
なしに選択的に堆積しつつ、ＣＶＤ技術を用いてフィー
ルド上に高指向性フィルム層を形成するための方法と装
置を提供する。本発明の別の局面において、バリヤーま
たはライナー上に高指向性フィルムが形成されるが、こ
れにはまず、小量の自己整列性材料を基板面などの上に
堆積させ、次にその上に、高指向性フィルムをＰＶＤま
たはＣＶＤ技術を用いて堆積させる。基板上になされる
各種堆積ステップは、ＰＶＤおよびＣＶＤプロセスの組
み合わせを含み、これは集積クラスターツール上で行う
ことができる。
指向性結晶構造を有するフィルム層であってその最終層
がＣＶＤまたはＰＶＤ技術によって形成されるフィルム
層を得るための方法と装置を提供する。本発明は一局面
において、小さい幾何形状の中、例えば高アスペクト比
の開口部の中に、インターコネクト等の構造体をボイド
なしに選択的に堆積しつつ、ＣＶＤ技術を用いてフィー
ルド上に高指向性フィルム層を形成するための方法と装
置を提供する。本発明の別の局面において、バリヤーま
たはライナー上に高指向性フィルムが形成されるが、こ
れにはまず、小量の自己整列性材料を基板面などの上に
堆積させ、次にその上に、高指向性フィルムをＰＶＤま
たはＣＶＤ技術を用いて堆積させる。基板上になされる
各種堆積ステップは、ＰＶＤおよびＣＶＤプロセスの組
み合わせを含み、これは集積クラスターツール上で行う
ことができる。
【００１３】本発明をブランケットＣＶＤまたは選択Ｃ
ＶＤに適用した場合、小量の自己整列材料がフィールド
上に核形成サイトを形成し、これがＣＶＤプロセスで化
学的蒸気に曝露されると、フィールド上でフィルム成長
が開始され、それと同時に基板内に形成された任意の開
口部を下から上へ、開口部の入口をブリッジすることな
く充填する。これは、開口部が充填されるまで、開口部
内における速さよりもやや遅い速さでフィールド上にフ
ィルムを成長させることによって可能とし、フィールド
上に形成された連続フィルム層が開口部の入口を早期に
ブリッジしないようにすることが望ましい。それによっ
て、よりよい電気移動性能のため（１１１）配向を持つ
フィールド上の高指向性フィルムの成長を容易にし、フ
ィールド上におけるブランケット層の成長速度を制御す
る核形成密度が与えられる。高い均一性と高い反射率を
持った被覆フィルム層を提供するため、形状適合性のあ
るＣＶＤ層の上に耐熱材料を堆積させ、その上に、ＰＶ
ＤまたはＣＶＤ技術によって最終層を形成すればよい。
ＣＶＤによる開口部の無ボイド充填が望ましい場合、小
量の自己整列材料を、貫通開口部を持った材料の上に堆
積させ、その上にＣＶＤ層を堆積させる。
ＶＤに適用した場合、小量の自己整列材料がフィールド
上に核形成サイトを形成し、これがＣＶＤプロセスで化
学的蒸気に曝露されると、フィールド上でフィルム成長
が開始され、それと同時に基板内に形成された任意の開
口部を下から上へ、開口部の入口をブリッジすることな
く充填する。これは、開口部が充填されるまで、開口部
内における速さよりもやや遅い速さでフィールド上にフ
ィルムを成長させることによって可能とし、フィールド
上に形成された連続フィルム層が開口部の入口を早期に
ブリッジしないようにすることが望ましい。それによっ
て、よりよい電気移動性能のため（１１１）配向を持つ
フィールド上の高指向性フィルムの成長を容易にし、フ
ィールド上におけるブランケット層の成長速度を制御す
る核形成密度が与えられる。高い均一性と高い反射率を
持った被覆フィルム層を提供するため、形状適合性のあ
るＣＶＤ層の上に耐熱材料を堆積させ、その上に、ＰＶ
ＤまたはＣＶＤ技術によって最終層を形成すればよい。
ＣＶＤによる開口部の無ボイド充填が望ましい場合、小
量の自己整列材料を、貫通開口部を持った材料の上に堆
積させ、その上にＣＶＤ層を堆積させる。
【００１４】ブランケットＣＶＤまたは選択ＣＶＤに適
用した場合、核形成が成された面上で成長したフィルム
は高指向性結晶の島（アイランド）を形成し、これらの
島は結合成長して均一なフィルム層を形成する。各核形
成サイトは、導体層の単粒への結晶化を促進し、フィー
ルド上におけるフィルムの成長速度を定めるものと考え
られている。自己整列核形成層は、核形成材料の連続層
上に普通存在するよりも少ない核形成サイトを提供する
ので、次により少ない粒数のＣＶＤフィルム層が形成さ
れ、導体層の結晶構造の均一性が高まる。フィールド上
に提供される核形成サイトの数を少なくし、フィールド
上の堆積速度より高い開口部内の堆積速度が可能にな
り、その結果、基板の全表面または実質的に全表面が核
形成サイト上に堆積中の材料によって被覆されるまで、
開口部内の高い堆積速度がフィールド上の堆積速度より
大きくなることが望ましい。薄いイプシロン(epsilon)
層として堆積する材料の量がフィールド上のフィルム成
長速度を決定するが、厚さ１００オングストローム未満
の分散原子層を提供することが望ましい。核形成サイト
どうし間の距離が増すにつれて、フィールド上、または
核形成サイトが堆積する他のサイトにおける全体的堆積
速度が遅くなることを認識すべきである。同様に、密度
が増加すると、サイトの数が多くなりすぎて、その上で
成長するフィルム層の成長速度が高すぎて、開口部は充
填される前にブリッジが発生してしまう可能性がある。
従って、用途と開口部の寸法形状に関して、サイト数、
結晶方向、堆積速度を相互にバランスさせて全体的堆積
速度に悪影響を及ぼさないようにしなければならない。
用した場合、核形成が成された面上で成長したフィルム
は高指向性結晶の島（アイランド）を形成し、これらの
島は結合成長して均一なフィルム層を形成する。各核形
成サイトは、導体層の単粒への結晶化を促進し、フィー
ルド上におけるフィルムの成長速度を定めるものと考え
られている。自己整列核形成層は、核形成材料の連続層
上に普通存在するよりも少ない核形成サイトを提供する
ので、次により少ない粒数のＣＶＤフィルム層が形成さ
れ、導体層の結晶構造の均一性が高まる。フィールド上
に提供される核形成サイトの数を少なくし、フィールド
上の堆積速度より高い開口部内の堆積速度が可能にな
り、その結果、基板の全表面または実質的に全表面が核
形成サイト上に堆積中の材料によって被覆されるまで、
開口部内の高い堆積速度がフィールド上の堆積速度より
大きくなることが望ましい。薄いイプシロン(epsilon)
層として堆積する材料の量がフィールド上のフィルム成
長速度を決定するが、厚さ１００オングストローム未満
の分散原子層を提供することが望ましい。核形成サイト
どうし間の距離が増すにつれて、フィールド上、または
核形成サイトが堆積する他のサイトにおける全体的堆積
速度が遅くなることを認識すべきである。同様に、密度
が増加すると、サイトの数が多くなりすぎて、その上で
成長するフィルム層の成長速度が高すぎて、開口部は充
填される前にブリッジが発生してしまう可能性がある。
従って、用途と開口部の寸法形状に関して、サイト数、
結晶方向、堆積速度を相互にバランスさせて全体的堆積
速度に悪影響を及ぼさないようにしなければならない。
【００１５】フィールド上の優先反射率改善（ＰＲＩＭ
Ｅ）に適用する場合、普通は、Ｔｉ， ＴｉＮ，また
は、ＴｉおよびＴｉＮとメタルまたは導体層の組み合わ
せから成るバリヤー層またはライナー層上にイプシロン
材料を堆積させる。イプシロン層上に形成されるフィル
ムの反射率は改善される。イプシロン層は、単一材料で
形成してもよいし、チタン、窒化チタン、アルミニウ
ム、ニオブ、珪酸アルミニウム、シリカ、高アルミナ、
珪素、銅、タンタルから成るグループから選ばれる材料
の組み合わせで形成してもよい。
Ｅ）に適用する場合、普通は、Ｔｉ， ＴｉＮ，また
は、ＴｉおよびＴｉＮとメタルまたは導体層の組み合わ
せから成るバリヤー層またはライナー層上にイプシロン
材料を堆積させる。イプシロン層上に形成されるフィル
ムの反射率は改善される。イプシロン層は、単一材料で
形成してもよいし、チタン、窒化チタン、アルミニウ
ム、ニオブ、珪酸アルミニウム、シリカ、高アルミナ、
珪素、銅、タンタルから成るグループから選ばれる材料
の組み合わせで形成してもよい。
【００１６】図１を参照して、ＰＲＩＭＥプロセスを用
いたＰＶＤまたはＣＶＤによる、極めて均一で高反射率
の層を提供する本発明の一実施例を示す。発明者らは、
少量の自己整列材料を堆積させ、その上に導体フィルム
を堆積させると、フィルム内における高指向性構造の成
長が促進されて、フィルムの反射率が改善されることを
発見した。図１は、パターン化された基板上にＰＶＤ
Ｔｉ／ＣＶＤ-ＴｉＮバリヤー層またはライナー層を形
成した一例を示し、各層の厚さはそれぞれ約４００オン
グストロームおよび約２００オングストロームであるこ
とが望ましい。次に、薄い（約５０オングストローム未
満が望ましい）自己整列イプシロンＴｉＮ層を、ＰＶＤ
技術を用いてフィールド上に堆積させて面を作り、その
面上にＴｉ層とホットＡｌ層を堆積させることができ
る。Ｔｉ層とホットＡｌ層はそれぞれ約４００オングス
トロームと約５０００オングストロームの厚さに堆積さ
せる。薄い自己整列イプシロンＴｉＮ層を堆積させるに
は、窒素を十分に含む雰囲気中で耐熱材料ターゲットを
スパッターしてＴｉＮのフラックスを作り、その一部を
基板上に堆積させることが望ましい。図２に示すよう
に、イプシロン層上に堆積させたホットＡｌ層の反射率
は、本発明によるイプシロン層を持たないＴｉ／ＣＶＤ
−ＴｉＮバリヤー層上またはライナー層上に堆積させた
ホットＡｌ層の反射率より改善された。
いたＰＶＤまたはＣＶＤによる、極めて均一で高反射率
の層を提供する本発明の一実施例を示す。発明者らは、
少量の自己整列材料を堆積させ、その上に導体フィルム
を堆積させると、フィルム内における高指向性構造の成
長が促進されて、フィルムの反射率が改善されることを
発見した。図１は、パターン化された基板上にＰＶＤ
Ｔｉ／ＣＶＤ-ＴｉＮバリヤー層またはライナー層を形
成した一例を示し、各層の厚さはそれぞれ約４００オン
グストロームおよび約２００オングストロームであるこ
とが望ましい。次に、薄い（約５０オングストローム未
満が望ましい）自己整列イプシロンＴｉＮ層を、ＰＶＤ
技術を用いてフィールド上に堆積させて面を作り、その
面上にＴｉ層とホットＡｌ層を堆積させることができ
る。Ｔｉ層とホットＡｌ層はそれぞれ約４００オングス
トロームと約５０００オングストロームの厚さに堆積さ
せる。薄い自己整列イプシロンＴｉＮ層を堆積させるに
は、窒素を十分に含む雰囲気中で耐熱材料ターゲットを
スパッターしてＴｉＮのフラックスを作り、その一部を
基板上に堆積させることが望ましい。図２に示すよう
に、イプシロン層上に堆積させたホットＡｌ層の反射率
は、本発明によるイプシロン層を持たないＴｉ／ＣＶＤ
−ＴｉＮバリヤー層上またはライナー層上に堆積させた
ホットＡｌ層の反射率より改善された。
【００１７】薄い自己整列イプシロン層を堆積させるこ
とにより、結果的にフィルムの結晶構造が大きくなると
ともに、結晶の方向性を改善することが見いだされた。
単一のＴｉ／ＴｉＮ核形成層に加えて、発明者らは更
に、Ｔｉ／ＴｉＮ、Ｔｉ／Ａｌ層、ＴｉＮ／Ａｌ層の各
組合せまたはそれらの任意の組合わせを、イプシロン層
として基板上に堆積させて、堆積フィルム内に大結晶の
形成と（１１１）結晶配位を促進できることを見いだし
た。形成されたフィルム結晶構造を改善すると、電気特
性が改善され、フィルムの内部応力が低減される。発明
者らの考えでは、ＴｉＮ層またはＴｉ層がチャンバー内
の他の反応物質、例えばカーボンと化学的に結合しない
ように、イプシロンＴｉ層またはＴｉＮ層上にＰＶＤ
Ａｌ層を引き続き堆積させることにより、方向性が改
善される。
とにより、結果的にフィルムの結晶構造が大きくなると
ともに、結晶の方向性を改善することが見いだされた。
単一のＴｉ／ＴｉＮ核形成層に加えて、発明者らは更
に、Ｔｉ／ＴｉＮ、Ｔｉ／Ａｌ層、ＴｉＮ／Ａｌ層の各
組合せまたはそれらの任意の組合わせを、イプシロン層
として基板上に堆積させて、堆積フィルム内に大結晶の
形成と（１１１）結晶配位を促進できることを見いだし
た。形成されたフィルム結晶構造を改善すると、電気特
性が改善され、フィルムの内部応力が低減される。発明
者らの考えでは、ＴｉＮ層またはＴｉ層がチャンバー内
の他の反応物質、例えばカーボンと化学的に結合しない
ように、イプシロンＴｉ層またはＴｉＮ層上にＰＶＤ
Ａｌ層を引き続き堆積させることにより、方向性が改
善される。
【００１８】図２に、１）ＰＶＤ ＴｉＮバリヤー層
上、２）ＣＶＤ ＴｉＮバリヤー層上、３）本発明のイ
プシロンフィルムを上に形成したＣＶＤＴｉＮバリヤー
層上に、形成したホットＡｌの反射率の比較を示す。図
２では、薄い自己整列イプシロン層上に堆積させたホッ
トＡｌ層の反射率が、イプシロン層なしのＴｉ／ＣＶＤ
−ＴｉＮ層上に形成したフィルムに比べて３０％改善さ
れたことを示している。フィルムの反射率は、シリコン
ベースライン法を用いて、４３６μｍで測定した。イプ
シロン層の反射率は、ＰＶＤ−ＴｉＮバリヤー層上に堆
積させたＡｌ層の反射率に類似していた。しかし、ＰＶ
Ｄ−ＴｉＮバリヤー層上のＡｌ層は高アスペクト比バイ
ア内にボイドがある。
上、２）ＣＶＤ ＴｉＮバリヤー層上、３）本発明のイ
プシロンフィルムを上に形成したＣＶＤＴｉＮバリヤー
層上に、形成したホットＡｌの反射率の比較を示す。図
２では、薄い自己整列イプシロン層上に堆積させたホッ
トＡｌ層の反射率が、イプシロン層なしのＴｉ／ＣＶＤ
−ＴｉＮ層上に形成したフィルムに比べて３０％改善さ
れたことを示している。フィルムの反射率は、シリコン
ベースライン法を用いて、４３６μｍで測定した。イプ
シロン層の反射率は、ＰＶＤ−ＴｉＮバリヤー層上に堆
積させたＡｌ層の反射率に類似していた。しかし、ＰＶ
Ｄ−ＴｉＮバリヤー層上のＡｌ層は高アスペクト比バイ
ア内にボイドがある。
【００１９】ブランケット／選択へ適用する場合、およ
びＰＲＩＭＥへ適用する場合、薄い自己整列イプシロン
フィルムは、単一材料の、単一原子層（single atomic
layer）または単一層（monolayer）を備えていてもよい
し、または順次堆積させた複数材料の、原子層（atomic
layers）または単一層（monolayers）を備えていても
よい。材料は、全体として均一に基板面全体にわたって
分散していて、基板上において容易にフィルムが形成で
きることが望ましい。自己整列核形成材料は普通、メタ
ルなどの導体であって、導体前駆体（例えばＣＶＤメタ
ル）へ電子を与えることができ、その反応と、堆積した
導体フィルム層の結晶化とを促進する。核形成層は、チ
タン（Ｔｉ）、アルミニウム（Ａｌ）、窒化チタン（Ｔ
ｉＮ）、銅（Ｃｕ）、および珪素（Ｓｉ）等の導体材料
から成る。
びＰＲＩＭＥへ適用する場合、薄い自己整列イプシロン
フィルムは、単一材料の、単一原子層（single atomic
layer）または単一層（monolayer）を備えていてもよい
し、または順次堆積させた複数材料の、原子層（atomic
layers）または単一層（monolayers）を備えていても
よい。材料は、全体として均一に基板面全体にわたって
分散していて、基板上において容易にフィルムが形成で
きることが望ましい。自己整列核形成材料は普通、メタ
ルなどの導体であって、導体前駆体（例えばＣＶＤメタ
ル）へ電子を与えることができ、その反応と、堆積した
導体フィルム層の結晶化とを促進する。核形成層は、チ
タン（Ｔｉ）、アルミニウム（Ａｌ）、窒化チタン（Ｔ
ｉＮ）、銅（Ｃｕ）、および珪素（Ｓｉ）等の導体材料
から成る。
【００２０】本発明のもう１つの局面において、極めて
薄い導体材料の自己整列層を、内部に導電性フロアが形
成され１つの開口部を持ち、フィールド全体にわたって
核形成層として機能するように、予め清浄にされた基板
上に、物理気相堆積する第一のステップを含む方法が提
供される。この自己整列核形成層は、フィールド上に実
質的に均一に分散した核形成材料の個々の原子から成る
か、あるいは開口凹部の底に露出された材料より核形成
ＣＶＤ堆積のための親和力の低い均一なフィルム層から
成ることが望ましい。基板上に形成された開口部の寸法
形状が小さいと、一般的に開口部の壁への核形成材料の
堆積は予防されるが、開口部の壁への堆積は、コリメー
ターを用いて、基板面に対して斜めの軌跡で飛行する粒
子を中途阻止することによって減らすことができる。極
めて薄い核形成層は自己整列核形成サイトを提供し、そ
の結果、続いて堆積する材料中に方向性の高い結晶構造
ができると考えられる。導体層が核形成層に堆積する
際、最低エネルギー状態に達し、結果的に結晶構造の方
向性が高まると考えられる。
薄い導体材料の自己整列層を、内部に導電性フロアが形
成され１つの開口部を持ち、フィールド全体にわたって
核形成層として機能するように、予め清浄にされた基板
上に、物理気相堆積する第一のステップを含む方法が提
供される。この自己整列核形成層は、フィールド上に実
質的に均一に分散した核形成材料の個々の原子から成る
か、あるいは開口凹部の底に露出された材料より核形成
ＣＶＤ堆積のための親和力の低い均一なフィルム層から
成ることが望ましい。基板上に形成された開口部の寸法
形状が小さいと、一般的に開口部の壁への核形成材料の
堆積は予防されるが、開口部の壁への堆積は、コリメー
ターを用いて、基板面に対して斜めの軌跡で飛行する粒
子を中途阻止することによって減らすことができる。極
めて薄い核形成層は自己整列核形成サイトを提供し、そ
の結果、続いて堆積する材料中に方向性の高い結晶構造
ができると考えられる。導体層が核形成層に堆積する
際、最低エネルギー状態に達し、結果的に結晶構造の方
向性が高まると考えられる。
【００２１】このプロセスの第２ステップにおいて、導
体フィルムは、この構造の上にＣＶＤまたはＰＶＤプロ
セスによって堆積させられ、開口部の導電性フロア上に
メタルを選択成長させると同時に、フィールド上に高指
向性フィルムを均一成長させる。開口部内での堆積速度
は、開口部が充填されると同時に、またはその直後に、
フィルムがフィールドに堆積して表面を完全に覆よう
に、フィールド上での堆積速度より高いことが望まし
い。従って、本発明は、少ない処理工程数で、フィール
ド上に高指向性フィルムを形成しつつ、小さい寸法形状
をボイドのない状態で充填する方法と装置を提供する。
体フィルムは、この構造の上にＣＶＤまたはＰＶＤプロ
セスによって堆積させられ、開口部の導電性フロア上に
メタルを選択成長させると同時に、フィールド上に高指
向性フィルムを均一成長させる。開口部内での堆積速度
は、開口部が充填されると同時に、またはその直後に、
フィルムがフィールドに堆積して表面を完全に覆よう
に、フィールド上での堆積速度より高いことが望まし
い。従って、本発明は、少ない処理工程数で、フィール
ド上に高指向性フィルムを形成しつつ、小さい寸法形状
をボイドのない状態で充填する方法と装置を提供する。
【００２２】図３は、導電部材すなわち層３６上に形成
された誘電層等のパターン化された層３２を含む層構造
３０の断面を示す。導電部材３６は、ドープされたシリ
コン基板の形をとってもよいし、基板上に形成される第
一またはそれに続く導電層であってもよい。この導電部
材３６は普通、ある電子装置の一部分を形成するように
予めパターン化されている。層３２は、導電部材３６の
上に、当該技術分野で公知なＣＶＤプロセスまたはＰＶ
Ｄプロセスを用いて形成される。
された誘電層等のパターン化された層３２を含む層構造
３０の断面を示す。導電部材３６は、ドープされたシリ
コン基板の形をとってもよいし、基板上に形成される第
一またはそれに続く導電層であってもよい。この導電部
材３６は普通、ある電子装置の一部分を形成するように
予めパターン化されている。層３２は、導電部材３６の
上に、当該技術分野で公知なＣＶＤプロセスまたはＰＶ
Ｄプロセスを用いて形成される。
【００２３】層３２は、パターン化とエッチングを行っ
て、導体層または半導体層３６に至るバイアまたはコン
タクトを形成するための開口部３８を穿ける。開口部３
８のパターン化とエッチングは、当業者に公知である従
来の任意な方法によって行うことができる。開口部３８
は、パターン化された層３２内に形成されるとともに、
導体部材すなわち層３６の表面すなわちフロア４２が露
出するのに十分な距離だけ下方に延びる壁４０を有す
る。
て、導体層または半導体層３６に至るバイアまたはコン
タクトを形成するための開口部３８を穿ける。開口部３
８のパターン化とエッチングは、当業者に公知である従
来の任意な方法によって行うことができる。開口部３８
は、パターン化された層３２内に形成されるとともに、
導体部材すなわち層３６の表面すなわちフロア４２が露
出するのに十分な距離だけ下方に延びる壁４０を有す
る。
【００２４】図４は、パターン化された層３２上にＰＶ
Ｄによって形成された、核形成材料から成る極めて薄い
核形成層３４の断面を示す。核形成層は、続いて堆積さ
せられる導体層が基板上の原子、イオン、または分子の
特定の配列を有する固体結晶状態物質を形成し始めるプ
ロセスを促進する。
Ｄによって形成された、核形成材料から成る極めて薄い
核形成層３４の断面を示す。核形成層は、続いて堆積さ
せられる導体層が基板上の原子、イオン、または分子の
特定の配列を有する固体結晶状態物質を形成し始めるプ
ロセスを促進する。
【００２５】好ましい自己整列核形成層３４は、物理気
相堆積で形成したＴｉ層（ＰＶＤＴｉ）や、メタル（Ａ
ｌ）または他の耐熱材（Ｎｂ、Ｔａ、珪酸アルミニウ
ム、シリカ、高アルミナ等）、ＰＶＤによって形成され
たＴｉＮ（ＰＶＤ ＴｉＮ）のような導体層や、これら
の層の組合せを含む。チタンは、アルミニウムの核形成
がよく、アルミニウムとの濡れ特性が良好で、融点が約
１６７５℃であり、ＰＶＤまたはＣＶＤプロセスによっ
て堆積させることができるので、核形成材料として好ま
しい。極めて薄い核形成層は、物理気相堆積によって堆
積させた原子のサブ単一層(sub-monolayer)から成るこ
とが好ましいが、約５０オングストロームのオーダーに
あるのがよい。例えば、極めて薄い核形成層は、１２イ
ンチのＴｉターゲットを２０〜 ２００ワットで、ター
ゲットから約２インチのところに置いた６インチの基板
上にスパッターして形成することができる。ターゲット
のスパッターは、発明者らが自己整列であると考えてい
る、Ｔｉ原子のサブ単一層を得るため、スパッター時間
は約７２μｓが望ましい。本発明のもう１つの局面にお
いて、ＴまたはＴｉＮが第１の極めて薄い層を形成し、
Ａｌが第２の極めて薄い層を形成して、フィルムの結晶
サイズと方向性を更に改善することができる。
相堆積で形成したＴｉ層（ＰＶＤＴｉ）や、メタル（Ａ
ｌ）または他の耐熱材（Ｎｂ、Ｔａ、珪酸アルミニウ
ム、シリカ、高アルミナ等）、ＰＶＤによって形成され
たＴｉＮ（ＰＶＤ ＴｉＮ）のような導体層や、これら
の層の組合せを含む。チタンは、アルミニウムの核形成
がよく、アルミニウムとの濡れ特性が良好で、融点が約
１６７５℃であり、ＰＶＤまたはＣＶＤプロセスによっ
て堆積させることができるので、核形成材料として好ま
しい。極めて薄い核形成層は、物理気相堆積によって堆
積させた原子のサブ単一層(sub-monolayer)から成るこ
とが好ましいが、約５０オングストロームのオーダーに
あるのがよい。例えば、極めて薄い核形成層は、１２イ
ンチのＴｉターゲットを２０〜 ２００ワットで、ター
ゲットから約２インチのところに置いた６インチの基板
上にスパッターして形成することができる。ターゲット
のスパッターは、発明者らが自己整列であると考えてい
る、Ｔｉ原子のサブ単一層を得るため、スパッター時間
は約７２μｓが望ましい。本発明のもう１つの局面にお
いて、ＴまたはＴｉＮが第１の極めて薄い層を形成し、
Ａｌが第２の極めて薄い層を形成して、フィルムの結晶
サイズと方向性を更に改善することができる。
【００２６】自己整列核形成層３４は、層３２のフィー
ルド上にほぼ均等に分散した原子粒子（atomic particl
es）から成り、ＣＶＤプロセスにおいてその後に堆積さ
せられるＡｌのような導体層の堆積を核形成し、極めて
薄い自己整列層上に導体層を堆積させるため、ＣＶＤお
よびＰＶＤを用いて導体層の結晶を整列させる。このよ
うに、核形成層３４を設けることにより、フィールド上
に高度な指向性を持ち、かつ均一に成長する導体層のた
めの核形成サイトを提供する。もし層３２のフィールド
３３上に欠陥が存在してその上にメタルを堆積させて
も、（好ましくない小結節を以前に形成した）欠陥上の
メタル堆積速度は普通、核形成サイトにおいて開始され
た均一成長の速度を超えることはなく、層３２内の欠陥
に拘わらず、均一で高指向性の導体層が成長する。その
結果、このプロセスにおいては、フィールド上に形成さ
れたかも知れない何らかの小結節を除去するため、開口
部内の選択堆積に続いて層３２の表面を磨く必要がな
い。
ルド上にほぼ均等に分散した原子粒子（atomic particl
es）から成り、ＣＶＤプロセスにおいてその後に堆積さ
せられるＡｌのような導体層の堆積を核形成し、極めて
薄い自己整列層上に導体層を堆積させるため、ＣＶＤお
よびＰＶＤを用いて導体層の結晶を整列させる。このよ
うに、核形成層３４を設けることにより、フィールド上
に高度な指向性を持ち、かつ均一に成長する導体層のた
めの核形成サイトを提供する。もし層３２のフィールド
３３上に欠陥が存在してその上にメタルを堆積させて
も、（好ましくない小結節を以前に形成した）欠陥上の
メタル堆積速度は普通、核形成サイトにおいて開始され
た均一成長の速度を超えることはなく、層３２内の欠陥
に拘わらず、均一で高指向性の導体層が成長する。その
結果、このプロセスにおいては、フィールド上に形成さ
れたかも知れない何らかの小結節を除去するため、開口
部内の選択堆積に続いて層３２の表面を磨く必要がな
い。
【００２７】図５は、無ボイドメタルインターコネクト
４４と、フィールド３３上にブランケット（一斉）堆積
メタル層４６を形成するため、開口部３８内に選択的に
堆積中の部分的に形成された化学気相堆積アルミニウム
層の断面を示す。構造３０上へのメタルの化学気相堆積
は、開口部３８の導体フロア４２上への同時選択堆積
と、核形成層３４上へのブランケット堆積を提供し、イ
ンターコネクト内のボイドやフィールド上の小結節の無
い形状適合性のある被覆を提供する。
４４と、フィールド３３上にブランケット（一斉）堆積
メタル層４６を形成するため、開口部３８内に選択的に
堆積中の部分的に形成された化学気相堆積アルミニウム
層の断面を示す。構造３０上へのメタルの化学気相堆積
は、開口部３８の導体フロア４２上への同時選択堆積
と、核形成層３４上へのブランケット堆積を提供し、イ
ンターコネクト内のボイドやフィールド上の小結節の無
い形状適合性のある被覆を提供する。
【００２８】図６は、ＣＶＤによって基板上にアルミニ
ウム層が形成された基板の断面を示す。本発明の好まし
い実施例を、ＰＶＤ Ｔｉ自己整列核形成層とその上に
形成された高指向性 ＣＶＤ Ａｌ層に関連して説明す
る。しかし、本発明は、（ＰＶＤ ＡｌまたはＣｕのよ
うな）ＰＶＤまたは（ＣＶＤ ＡｌまたはＣｕのよう
な）ＣＶＤによって任意の高指向性導体層を堆積させる
のに有利に用いることができると解釈すべきである。自
己整列核形成層３４上へのＣＶＤ Ａｌの均一堆積によ
り、実質的に平面化されたＣＶＤ Ａｌの上面４８が提
供される。ＣＶＤ Ａｌは種々の条件下で堆積させるこ
とができるが、普通のプロセスでは、ウェハ温度約１８
０℃〜約２６５℃、堆積速度約２０オングストローム／
秒〜約１３０オングストローム／秒である。ＣＶＤ Ａ
ｌプロセスを行うチャンバー圧力は約１ torr 〜約１８
０ torr でよいが、約 ２５ torr が望ましい。ＣＶＤ
Ａｌ用の好ましい堆積反応は、次式による水素化ジメチ
ルアルミニウム（dimethyl aluminium hydride: ＤＭＡ
Ｈ）と水素ガス（Ｈ2）との反応である： （ＣＨ3）2Ａｌ-Ｈ ＋ Ｈ2 −−−−−− Ａｌ ＋ Ｃ
Ｈ4 ＋ Ｈ2 メタルインターコネクトを形成するための開口部３８
（図４）内での材料堆積は、下地層である導体層または
半導体層３６の表面４２が、開口部３８のフロアにおい
てＣＶＤ Ａｌに露出しているので、選択的である。従
って、ＣＶＤ Ａｌはフロア４２から上に向かって開口
部３８を充填するよう堆積され、実質的には開口部壁４
０へのＣＶＤ Ａｌ堆積は起こらない。
ウム層が形成された基板の断面を示す。本発明の好まし
い実施例を、ＰＶＤ Ｔｉ自己整列核形成層とその上に
形成された高指向性 ＣＶＤ Ａｌ層に関連して説明す
る。しかし、本発明は、（ＰＶＤ ＡｌまたはＣｕのよ
うな）ＰＶＤまたは（ＣＶＤ ＡｌまたはＣｕのよう
な）ＣＶＤによって任意の高指向性導体層を堆積させる
のに有利に用いることができると解釈すべきである。自
己整列核形成層３４上へのＣＶＤ Ａｌの均一堆積によ
り、実質的に平面化されたＣＶＤ Ａｌの上面４８が提
供される。ＣＶＤ Ａｌは種々の条件下で堆積させるこ
とができるが、普通のプロセスでは、ウェハ温度約１８
０℃〜約２６５℃、堆積速度約２０オングストローム／
秒〜約１３０オングストローム／秒である。ＣＶＤ Ａ
ｌプロセスを行うチャンバー圧力は約１ torr 〜約１８
０ torr でよいが、約 ２５ torr が望ましい。ＣＶＤ
Ａｌ用の好ましい堆積反応は、次式による水素化ジメチ
ルアルミニウム（dimethyl aluminium hydride: ＤＭＡ
Ｈ）と水素ガス（Ｈ2）との反応である： （ＣＨ3）2Ａｌ-Ｈ ＋ Ｈ2 −−−−−− Ａｌ ＋ Ｃ
Ｈ4 ＋ Ｈ2 メタルインターコネクトを形成するための開口部３８
（図４）内での材料堆積は、下地層である導体層または
半導体層３６の表面４２が、開口部３８のフロアにおい
てＣＶＤ Ａｌに露出しているので、選択的である。従
って、ＣＶＤ Ａｌはフロア４２から上に向かって開口
部３８を充填するよう堆積され、実質的には開口部壁４
０へのＣＶＤ Ａｌ堆積は起こらない。
【００２９】更に、ターゲットと基板との間にコリメー
ターを配置して、核形成層３４を堆積させた場合、開口
部３８の壁４０にはほとんどまたは全く核形成材料が到
達しない一方、開口部のフロア４２は導体核形成層また
は半導体核形成層３６によって形成される。以上検討し
たように、実質的な非導体の誘電材料は、良好な電子ド
ナーではなく、従ってＣＶＤ導体前駆体の分解ための良
好な核形成サイトを提供しない。むしろ、開口部３８の
下方の露出された導体部材３６が分解の核となるので、
開口部フロア４２上にメタルフィルムが形成し始める。
開口部フロア４２上にメタルの初期層が形成された後、
後続の堆積が容易になり、バイア またはコンタクトフ
ロア４２から外に向かってメタルが成長してホール３８
を充填する。
ターを配置して、核形成層３４を堆積させた場合、開口
部３８の壁４０にはほとんどまたは全く核形成材料が到
達しない一方、開口部のフロア４２は導体核形成層また
は半導体核形成層３６によって形成される。以上検討し
たように、実質的な非導体の誘電材料は、良好な電子ド
ナーではなく、従ってＣＶＤ導体前駆体の分解ための良
好な核形成サイトを提供しない。むしろ、開口部３８の
下方の露出された導体部材３６が分解の核となるので、
開口部フロア４２上にメタルフィルムが形成し始める。
開口部フロア４２上にメタルの初期層が形成された後、
後続の堆積が容易になり、バイア またはコンタクトフ
ロア４２から外に向かってメタルが成長してホール３８
を充填する。
【００３０】開口部３８の誘電壁４０上の欠陥が、バイ
アまたはコンタクト内に分散した小結節を形成させるか
も知れないが、これら小結節は通常、バイアまたはコン
タクトをブロックせず、その中にボイドを作ることもし
ない。導体開口部フロアには普通、欠陥よりはるかに大
きな面積の核形成材料が露出しているので、アスペクト
比が５：１ほども大きな開口部であっても、小結節が開
口部を横切って成長し、その中にボイドを形成する前に
バイアまたはコンタクトはメタルによってフロアから上
へと充填される。
アまたはコンタクト内に分散した小結節を形成させるか
も知れないが、これら小結節は通常、バイアまたはコン
タクトをブロックせず、その中にボイドを作ることもし
ない。導体開口部フロアには普通、欠陥よりはるかに大
きな面積の核形成材料が露出しているので、アスペクト
比が５：１ほども大きな開口部であっても、小結節が開
口部を横切って成長し、その中にボイドを形成する前に
バイアまたはコンタクトはメタルによってフロアから上
へと充填される。
【００３１】本発明のもう１つの局面において、選択Ｃ
ＶＤプロセスに引き続いて、基板をＰＶＤ Ａｌチャン
バーへ移動し、ＣＶＤ ＡｌおよびＰＶＤ Ａｌの融点未
満の温度で予め形成されたＣＶＤ層の上に、ＰＶＤ Ａ
ｌ層５０を形成することができる。ＣＶＤメタル層４６
がアルミニウムの場合、ＰＶＤ Ａｌ層５０の堆積は、
約６６０℃未満、好ましくは４００℃未満のウェハ温度
で行うのが望ましい。ＰＶＤ堆積プロセス中、アルミニ
ウム層４６は約４００℃で流動し始めるが、チタン核形
成層３４は、固形メタル層として確実に所定位置に留ま
る。チタンはアルミニウムをよく濡らすので、ＣＶＤ
Ａｌは、約４００℃においても、チタン面からデウェッ
ト(dewet)せず、従って従来のＣＶＤプロセスが教示す
るアルミニウムの融点を上回るウェハ温度（＞６６０
℃）は必要ない。その結果、薄いチタン層を採用するこ
とにより、アルミニウムの融点よりはるかに低い温度で
アルミニウムの平面化を可能にし、一方ではＣＶＤまた
はＰＶＤのボイド形成プロセス限界もなく、高指向性Ａ
ｌ層の生成を可能にする。
ＶＤプロセスに引き続いて、基板をＰＶＤ Ａｌチャン
バーへ移動し、ＣＶＤ ＡｌおよびＰＶＤ Ａｌの融点未
満の温度で予め形成されたＣＶＤ層の上に、ＰＶＤ Ａ
ｌ層５０を形成することができる。ＣＶＤメタル層４６
がアルミニウムの場合、ＰＶＤ Ａｌ層５０の堆積は、
約６６０℃未満、好ましくは４００℃未満のウェハ温度
で行うのが望ましい。ＰＶＤ堆積プロセス中、アルミニ
ウム層４６は約４００℃で流動し始めるが、チタン核形
成層３４は、固形メタル層として確実に所定位置に留ま
る。チタンはアルミニウムをよく濡らすので、ＣＶＤ
Ａｌは、約４００℃においても、チタン面からデウェッ
ト(dewet)せず、従って従来のＣＶＤプロセスが教示す
るアルミニウムの融点を上回るウェハ温度（＞６６０
℃）は必要ない。その結果、薄いチタン層を採用するこ
とにより、アルミニウムの融点よりはるかに低い温度で
アルミニウムの平面化を可能にし、一方ではＣＶＤまた
はＰＶＤのボイド形成プロセス限界もなく、高指向性Ａ
ｌ層の生成を可能にする。
【００３２】ＰＶＤ Ａｌ層は少なくとも痕跡量の銅
（Ｃｕ）を含むことが望ましい。これは、ＡｌＣｕター
ゲットを用いてＰＶＤ ＡｌＣｕ層を形成すれば達成で
きる。同じクラスターツール（cluster tool）上にＰＶ
Ｄ兼ＣＶＤチャンバーを有する統合プロセス（integrat
ed process）において、ＰＶＤ ＡｌＣｕが順次ＣＶＤ
Ａｌに続くとき、それらの間に酸化物層を形成すること
ができず、ＰＶＤ ＡｌＣｕ層５０が、エピタキシャル
的にＣＶＤ Ａｌ層４６上に、粒界がなく、すなわち両
層にわたって均一な結晶層がなく成長する。更に、順次
ＣＶＤ Ａｌ／ＰＶＤ ＡｌＣｕプロセスにより、混合層
（要素４６と５０の組合せ）を約３００℃で約１５分間
アニールすることが可能になり、ＣＶＤ／ＰＶＤ層内で
の実質的に均等なＣｕ分布が達成できる。表面の反射率
を低減し、層の写真製版性能改善のため、混合ＣＶＤ／
ＰＶＤ Ａｌ層の上面５２にＰＶＤ ＴｉＮ反射防止コー
ティング（ＡＲＣ）（不図示）を施すことが望ましい。
（Ｃｕ）を含むことが望ましい。これは、ＡｌＣｕター
ゲットを用いてＰＶＤ ＡｌＣｕ層を形成すれば達成で
きる。同じクラスターツール（cluster tool）上にＰＶ
Ｄ兼ＣＶＤチャンバーを有する統合プロセス（integrat
ed process）において、ＰＶＤ ＡｌＣｕが順次ＣＶＤ
Ａｌに続くとき、それらの間に酸化物層を形成すること
ができず、ＰＶＤ ＡｌＣｕ層５０が、エピタキシャル
的にＣＶＤ Ａｌ層４６上に、粒界がなく、すなわち両
層にわたって均一な結晶層がなく成長する。更に、順次
ＣＶＤ Ａｌ／ＰＶＤ ＡｌＣｕプロセスにより、混合層
（要素４６と５０の組合せ）を約３００℃で約１５分間
アニールすることが可能になり、ＣＶＤ／ＰＶＤ層内で
の実質的に均等なＣｕ分布が達成できる。表面の反射率
を低減し、層の写真製版性能改善のため、混合ＣＶＤ／
ＰＶＤ Ａｌ層の上面５２にＰＶＤ ＴｉＮ反射防止コー
ティング（ＡＲＣ）（不図示）を施すことが望ましい。
【００３３】基板開口部のメタライゼーションのための
本発明の好ましい方法は、順次以下のステップを含む：
導体部材３６を誘電体層３２で覆うステップ、バイアま
たはコンタクト３８をエッチングして導体部材３６の一
部分を露出させるステップ、フィールド上にコーヒーレ
ントＴｉプロセスによりチタンの自己整列極薄核形成層
３４を堆積させるステップ、選択／ブランケットＣＶＤ
Ａｌ層４４、４６を堆積させるステップ、ＰＶＤ Ａｌ
Ｃｕ層５０を堆積させるステップ、およびＴｉＮ反射防
止コーティングを堆積させるステップ。
本発明の好ましい方法は、順次以下のステップを含む：
導体部材３６を誘電体層３２で覆うステップ、バイアま
たはコンタクト３８をエッチングして導体部材３６の一
部分を露出させるステップ、フィールド上にコーヒーレ
ントＴｉプロセスによりチタンの自己整列極薄核形成層
３４を堆積させるステップ、選択／ブランケットＣＶＤ
Ａｌ層４４、４６を堆積させるステップ、ＰＶＤ Ａｌ
Ｃｕ層５０を堆積させるステップ、およびＴｉＮ反射防
止コーティングを堆積させるステップ。
【００３４】図７は、上記のプロセスを実行することが
できるＰＶＤチャンバーとＣＶＤチャンバーとを有する
集積クラスターツール６０の略図である。普通、基板は
クラスターツール ６０のカセットロードロック６２を
介して出し入れされる。ブレイド６７を備えたロボット
６４がクラスターツール６０内に配置され、クラスター
ツール６０を通して基板を搬送する。１台のロボット６
４がバッファーチャンバー６８内に配置され、カセット
ロードロック６２間を搬送し、ウェハオリエンテーショ
ンチャンバー７０、プリクリーンチャンバー７２、ＰＶ
Ｄ ＴｉＮ ＡＲＣチャンバー７４、およびクールダウン
チャンバー７６内のガスを抜く。第２のロボット７８
が、トランスファーチャンバー８０に配置され、基板を
クールダウンチャンバー７６、コーヒーレントＴｉチャ
ンバー８２、ＣＶＤ Ｔｉチャンバー８４、ＣＶＤ Ａｌ
チャンバー８６、および ＰＶＤ ＡｌＣｕ 処理チャン
バー８８に対して出し入れする。集積システムにおける
トランスファーチャンバーは、１０-3ないし１０-8ｔｏ
ｒｒ程度の真空に維持することが望ましい。図６の特定
の構成は、単一のクラスターツールにおいてＣＶＤとＰ
ＶＤの両プロセスを実行できる集積処理システムを備え
ている。この特定のチャンバー構成は単に説明のためで
あって、更に多くのＰＶＤおよびＣＶＤプロセスの構成
が本発明によって考えられる。
できるＰＶＤチャンバーとＣＶＤチャンバーとを有する
集積クラスターツール６０の略図である。普通、基板は
クラスターツール ６０のカセットロードロック６２を
介して出し入れされる。ブレイド６７を備えたロボット
６４がクラスターツール６０内に配置され、クラスター
ツール６０を通して基板を搬送する。１台のロボット６
４がバッファーチャンバー６８内に配置され、カセット
ロードロック６２間を搬送し、ウェハオリエンテーショ
ンチャンバー７０、プリクリーンチャンバー７２、ＰＶ
Ｄ ＴｉＮ ＡＲＣチャンバー７４、およびクールダウン
チャンバー７６内のガスを抜く。第２のロボット７８
が、トランスファーチャンバー８０に配置され、基板を
クールダウンチャンバー７６、コーヒーレントＴｉチャ
ンバー８２、ＣＶＤ Ｔｉチャンバー８４、ＣＶＤ Ａｌ
チャンバー８６、および ＰＶＤ ＡｌＣｕ 処理チャン
バー８８に対して出し入れする。集積システムにおける
トランスファーチャンバーは、１０-3ないし１０-8ｔｏ
ｒｒ程度の真空に維持することが望ましい。図６の特定
の構成は、単一のクラスターツールにおいてＣＶＤとＰ
ＶＤの両プロセスを実行できる集積処理システムを備え
ている。この特定のチャンバー構成は単に説明のためで
あって、更に多くのＰＶＤおよびＣＶＤプロセスの構成
が本発明によって考えられる。
【００３５】普通、クラスターツール６０内で処理され
た基板はカセットロードブロック６２からバッファーチ
ャンバーに渡され、そこでロボット６４がまず基板をガ
ス抜きチャンバー ７０へ移送する。次に基板はプリク
リーンチャンバー７２、ＰＶＤ ＴｉＮ ＡＲＣチャンバ
ー７４からクールダウンチャンバー７６へと搬送され
る。クールダウンチャンバー７６からは普通、ロボット
７８が基板を、１つ以上の処理チャンバーへ、およびチ
ャンバーからチャンバーへ搬送し、クールダウンチャン
バー７６へ返送する。基板上に所望の構造を作成するた
めには、基板は１つ以上のチャンバー内において任意の
回数、任意の順序で処理または冷却されるものと予想さ
れる。処理に続いて、基板はバッファーチャンバー６８
を介してクラスターツール６０から取外され、ロードロ
ック６２へ送られる。基板上への所望のフィルム層の順
序と形成とを制御するため、マイクロプロセッサコント
ローラー８０を備える。
た基板はカセットロードブロック６２からバッファーチ
ャンバーに渡され、そこでロボット６４がまず基板をガ
ス抜きチャンバー ７０へ移送する。次に基板はプリク
リーンチャンバー７２、ＰＶＤ ＴｉＮ ＡＲＣチャンバ
ー７４からクールダウンチャンバー７６へと搬送され
る。クールダウンチャンバー７６からは普通、ロボット
７８が基板を、１つ以上の処理チャンバーへ、およびチ
ャンバーからチャンバーへ搬送し、クールダウンチャン
バー７６へ返送する。基板上に所望の構造を作成するた
めには、基板は１つ以上のチャンバー内において任意の
回数、任意の順序で処理または冷却されるものと予想さ
れる。処理に続いて、基板はバッファーチャンバー６８
を介してクラスターツール６０から取外され、ロードロ
ック６２へ送られる。基板上への所望のフィルム層の順
序と形成とを制御するため、マイクロプロセッサコント
ローラー８０を備える。
【００３６】本発明によれば、クラスターツール６０は
ロードロック６２を介してガス抜きチャンバー７０へ送
り、そこで基板から汚染物質が除去される。次に基板は
プリクリーンチャンバー７２へ移され、そこで基板上の
汚染物質を除去するためクリーニングされる。基板は誘
電層上にバリヤー層を堆積させるためＣＶＤ−ＴｉＮチ
ャンバー７５内において適切に処理される。次にロボッ
ト７８が基板をコーヒーレントＴｉチャンバー８２また
はＰＶＤ−ＴｉＮチャンバー７４に搬送するが、このチ
ャンバは基板上に極薄核形成層を堆積させるため、内部
にコリメーターを備えることが望ましい。
ロードロック６２を介してガス抜きチャンバー７０へ送
り、そこで基板から汚染物質が除去される。次に基板は
プリクリーンチャンバー７２へ移され、そこで基板上の
汚染物質を除去するためクリーニングされる。基板は誘
電層上にバリヤー層を堆積させるためＣＶＤ−ＴｉＮチ
ャンバー７５内において適切に処理される。次にロボッ
ト７８が基板をコーヒーレントＴｉチャンバー８２また
はＰＶＤ−ＴｉＮチャンバー７４に搬送するが、このチ
ャンバは基板上に極薄核形成層を堆積させるため、内部
にコリメーターを備えることが望ましい。
【００３７】この基板には、開口部が誘電体層を貫いて
バイアまたはコンタクトのフロアを画成する導体または
半導体の露出面まで達して延びている。基板には、次に
ＣＶＤ Ａｌチャンバー８６内においてＣＶＤ Ａｌのよ
うなＣＶＤメタルの層が施される。基板は次に、ＰＶＤ
ＡｌＣｕチャンバー８８内において処理され、オプシ
ョンとして集積システム上に位置するＰＶＤ ＴｉＮチ
ャンバー７４内において処理される。
バイアまたはコンタクトのフロアを画成する導体または
半導体の露出面まで達して延びている。基板には、次に
ＣＶＤ Ａｌチャンバー８６内においてＣＶＤ Ａｌのよ
うなＣＶＤメタルの層が施される。基板は次に、ＰＶＤ
ＡｌＣｕチャンバー８８内において処理され、オプシ
ョンとして集積システム上に位置するＰＶＤ ＴｉＮチ
ャンバー７４内において処理される。
【００３８】段階式真空ウェーハ処理システムが米国特
許第 5,186,718号、 発明の名称：段階式真空ウェハ処
理システムと方法、名義人：Tepman 他、発行日：１９
９３年２月１６日、に開示されており、引用して本明細
書に取り入れる。このシステムはＣＶＤチャンバーを収
容するように改造されている。図８は、図７のシステム
のＣＶＤチャンバーへガスを供給するためのガスボック
スシステムを示す。ＴｉＮガスボックス９０へはＮ2、
Ａｒ、Ｈｅ、 Ｏ2、およびＮＦ3が供給される。不活性
ガスＡｒとＮ2とともに、反応生成物テトラキス・ジメ
チル・アミノ・チタニウム（ＴＤＭＡＴ）をＣＶＤ Ｔ
ｉＮチャンバーへ処理用に送り込む。同様に、ＣＶＤ
Ａｌガスボックスへ９４はＮ2、Ａｒ、およびＨ2を供給
する。反応生成物ジメチル・アルミニウム水素化物（Ｄ
ＭＡＨ）、Ｈ2、および不活性ガスＡｒが、アルミニウ
ムを処理するためにＣＶＤ Ａｌチャンバー９６へ通さ
れる。各チャンバーは、チャンバー内を真空にするため
のターボポンプ９８と、ガーディアン１０８を介してチ
ャンバーの排気を行うためのブロワー／ドライポンプ１
０４、１０６とを備えている。
許第 5,186,718号、 発明の名称：段階式真空ウェハ処
理システムと方法、名義人：Tepman 他、発行日：１９
９３年２月１６日、に開示されており、引用して本明細
書に取り入れる。このシステムはＣＶＤチャンバーを収
容するように改造されている。図８は、図７のシステム
のＣＶＤチャンバーへガスを供給するためのガスボック
スシステムを示す。ＴｉＮガスボックス９０へはＮ2、
Ａｒ、Ｈｅ、 Ｏ2、およびＮＦ3が供給される。不活性
ガスＡｒとＮ2とともに、反応生成物テトラキス・ジメ
チル・アミノ・チタニウム（ＴＤＭＡＴ）をＣＶＤ Ｔ
ｉＮチャンバーへ処理用に送り込む。同様に、ＣＶＤ
Ａｌガスボックスへ９４はＮ2、Ａｒ、およびＨ2を供給
する。反応生成物ジメチル・アルミニウム水素化物（Ｄ
ＭＡＨ）、Ｈ2、および不活性ガスＡｒが、アルミニウ
ムを処理するためにＣＶＤ Ａｌチャンバー９６へ通さ
れる。各チャンバーは、チャンバー内を真空にするため
のターボポンプ９８と、ガーディアン１０８を介してチ
ャンバーの排気を行うためのブロワー／ドライポンプ１
０４、１０６とを備えている。
【００３９】以上の説明は本発明の好ましい実施例に向
けられてきたが、本発明の更に他の実施例も本発明の基
本的範囲から逸脱せずに考案可能である。本発明の範囲
は以下に記す特許請求項によって定まる。
けられてきたが、本発明の更に他の実施例も本発明の基
本的範囲から逸脱せずに考案可能である。本発明の範囲
は以下に記す特許請求項によって定まる。
【００４０】
【発明の効果】以上詳細に説明したように、本発明によ
れば、一回の適用によって小結節の形成をなくすととも
に選択性を改善し、更に一回の適用によって反射率が改
善されたフィルムを提供するような単一のプロセスを提
供する。
れば、一回の適用によって小結節の形成をなくすととも
に選択性を改善し、更に一回の適用によって反射率が改
善されたフィルムを提供するような単一のプロセスを提
供する。
【図１】本発明の上記特徴、利点、および目的達成の態
様の詳細理解のため、上記に概説した本発明の更に具体
的説明が、添付図面に示したその実施例を参照して得ら
れる。ただし、添付図面は本発明の代表的な実施例のみ
を示し、本発明には他の同様に有効な実施例の余地があ
る故、図面が本発明の範囲を限定するものと見なされる
べきではない。図１は、本発明の一局面による基板上の
各層の堆積を示す基板の断面図である。
様の詳細理解のため、上記に概説した本発明の更に具体
的説明が、添付図面に示したその実施例を参照して得ら
れる。ただし、添付図面は本発明の代表的な実施例のみ
を示し、本発明には他の同様に有効な実施例の余地があ
る故、図面が本発明の範囲を限定するものと見なされる
べきではない。図１は、本発明の一局面による基板上の
各層の堆積を示す基板の断面図である。
【図２】図２は、本発明の一局面によって形成された１
つの層を含む、各種プロセスによって形成された各種層
の反射率の比較表である。
つの層を含む、各種プロセスによって形成された各種層
の反射率の比較表である。
【図３】図３は、誘電体層内に形成されたフィールドと
高アスペクト比開口部とを有する基板の断面図である。
高アスペクト比開口部とを有する基板の断面図である。
【図４】図４は、図３の基板上に形成された核形成材料
の物理気相堆積サブ単一層の断面図である。
の物理気相堆積サブ単一層の断面図である。
【図５】図５は、図４のフィールド上にブランケット形
成され、開口部内に選択堆積された化学気相堆積アルミ
ニウム層の断面図である。
成され、開口部内に選択堆積された化学気相堆積アルミ
ニウム層の断面図である。
【図６】図６は、図５の基板上に形成された完全ＣＶＤ
アルミニウム層を有する基板の断面図である。
アルミニウム層を有する基板の断面図である。
【図７】図７は、本発明に従って順次メタライゼーショ
ンを行うための集積処理システムを示す図である。
ンを行うための集積処理システムを示す図である。
【図８】図８は、図７のシステムへガスを供給するため
のＣＶＤガスボックス配送システムの概略フローダイア
グラムである。
のＣＶＤガスボックス配送システムの概略フローダイア
グラムである。
３０…層構造、３２…パターニング層、３４…核形成
層、３６…導電部材、３８…開口部、４０…壁、４２…
フロアー、４６…アルミニウム層、５０…Ａｌ層、６０
…クラスターツール、６２…ロードロック、６４…ロボ
ット。
層、３６…導電部材、３８…開口部、４０…壁、４２…
フロアー、４６…アルミニウム層、５０…Ａｌ層、６０
…クラスターツール、６２…ロードロック、６４…ロボ
ット。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/768 Ｈ０１Ｌ 21/90 Ａ (72)発明者 リャン−ユー チャン アメリカ合衆国， カリフォルニア州， サン ノゼ， フェアウェイ エントラン ス ドライヴ 1304 (72)発明者 フセン チャン アメリカ合衆国， カリフォルニア州， キュパティノ， ポータル プラザ 19910 (72)発明者 ロデリック クレイグ モーズリー アメリカ合衆国， カリフォルニア州， プレザントン， ダイアヴィラ アヴェニ ュー 4337
Claims (18)
- 【請求項１】ワークピース上に高配向性のフィルムを形
成する方法であって： ａ）少なくとも１つの堆積材料からなる薄いイプシロン
層をワークピース上に堆積させるステップと； ｂ）導体材料を前記薄いイプシロン層上に堆積させるス
テップと；を有する方法。 - 【請求項２】 前記薄いイプシロン層が、Ｔｉと、Ｔｉ
Ｎと、Ａｌと、Ｎｂと、Ｔａと、珪酸アルミニウムと、
シリカと、高アルミナと、それらの混合物とから成るグ
ループから選ばれた材料によって形成される請求項１に
記載の方法。 - 【請求項３】 Ｔｉと、ＴｉＮと、Ａｌと、Ｎｂと、Ｔ
ａと、珪酸アルミニウムと、シリカと、高アルミナとか
ら成るグループから選ばれた第２の薄いイプシロン層
を、前記第１の薄いイプシロン層上に堆積させるステッ
プを更に有する請求項２に記載の方法。 - 【請求項４】 前記導体材料がアルミニウムである請求
項１に記載の方法。 - 【請求項５】 前記導体材料がＣＶＤによって堆積する
請求項４に記載の方法。 - 【請求項６】 前記薄いイプシロン層が、Ｔｉと、Ｔｉ
Ｎと、Ａｌとから成るグループから選ばれた複数の材料
を有する請求項１に記載の方法。 - 【請求項７】 前記核形成層が、チタンと、窒化チタン
と、アルミニウムと、Ｎｂと、珪酸アルミニウムと、シ
リカと、高アルミナと、Ｓｉと、Ｃｕと、それらの混合
物とから成るグループから選ばれる請求項５に記載の方
法。 - 【請求項８】 前記薄いイプシロン層がバリヤー層上に
堆積する請求項１に記載の方法。 - 【請求項９】 前記導体材料が物理気相堆積によって堆
積する請求項８に記載の方法。 - 【請求項１０】 アルミニウムの前記物理気相堆積が約
４００℃において生ずる請求項９に記載の方法。 - 【請求項１１】 前記導体材料がアルミニウムであり、
前記物理気相堆積によって堆積させられるアルミニウム
がドーパントを含み、前記方法が、約２５０℃から約３
５０℃の間の温度でアニールするステップを更に有する
請求項１０に記載の方法。 - 【請求項１２】 前記方法が、集積的ないし一体的な処
理システムにおいて行われる請求項１に記載の方法。 - 【請求項１３】ａ）少なくとも１つのＰＶＤチャンバー
と、少なくとも１つのＣＶＤチャンバーとを有する段階
的真空処理システムと； ｂ）前記処理システムを貫通して基板を移動させ、選ば
れたチャンバーに対して基板を出し入れする搬送部材
と； ｃ）前記システムを貫通する基板の動きを制御し、前記
基板上に形成されるプロセスを制御するマイクロプロセ
ッサコントローラと；を備える半導体基板処理装置。 - 【請求項１４】 基板がＰＶＤチャンバー内に配置さ
れ、Ｔｉと、ＴｉＮと、Ａｌとから成るグループから選
ばれた少なくとも１つの材料の薄い層を基板上に堆積
し、導体層を堆積させて高指向性導体フィルム層を形成
する請求項１３に記載の装置。 - 【請求項１５】 前記導体層をＰＶＤによって堆積する
請求項１４に記載の装置。 - 【請求項１６】 前記導体層をＣＶＤによって堆積する
請求項１４に記載の装置。 - 【請求項１７】 前記導体層がアルミニウムである請求
項１４に記載の装置。 - 【請求項１８】 フィルム層の反射率を改善する方法で
あって： ａ）コンフォーマルな（形状適合性のある）フィルム層
を基板表面上に設けるステップと； ｂ）スパッタリングされ自己整列するイプシロン材料の
少量フラックスを前記コンフォーマル層上に供給するス
テップと；次に、 ｃ）導体を前記イプシロン材料上に堆積させるステップ
と；を有する方法。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/611,108 US6066358A (en) | 1995-11-21 | 1996-03-05 | Blanket-selective chemical vapor deposition using an ultra-thin nucleation layer |
| US08/622,941 US6120844A (en) | 1995-11-21 | 1996-03-27 | Deposition film orientation and reflectivity improvement using a self-aligning ultra-thin layer |
| US08/611108 | 1996-03-27 | ||
| US08/622941 | 1996-03-27 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1041247A true JPH1041247A (ja) | 1998-02-13 |
Family
ID=27086440
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9091301A Pending JPH1041247A (ja) | 1996-03-05 | 1997-03-05 | 自己調心超薄膜を用いたｃｖｄアルミニウムのブランケット選択的堆積及び反射率の改善 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6120844A (ja) |
| EP (1) | EP0794568A3 (ja) |
| JP (1) | JPH1041247A (ja) |
| KR (1) | KR970067616A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008141050A (ja) * | 2006-12-04 | 2008-06-19 | Ulvac Japan Ltd | 半導体装置の製造方法及び半導体装置の製造装置 |
Families Citing this family (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6077781A (en) * | 1995-11-21 | 2000-06-20 | Applied Materials, Inc. | Single step process for blanket-selective CVD aluminum deposition |
| US6537905B1 (en) * | 1996-12-30 | 2003-03-25 | Applied Materials, Inc. | Fully planarized dual damascene metallization using copper line interconnect and selective CVD aluminum plug |
| US6139905A (en) * | 1997-04-11 | 2000-10-31 | Applied Materials, Inc. | Integrated CVD/PVD Al planarization using ultra-thin nucleation layers |
| US6143362A (en) | 1998-02-25 | 2000-11-07 | Micron Technology, Inc. | Chemical vapor deposition of titanium |
| US6284316B1 (en) | 1998-02-25 | 2001-09-04 | Micron Technology, Inc. | Chemical vapor deposition of titanium |
| US6057236A (en) * | 1998-06-26 | 2000-05-02 | International Business Machines Corporation | CVD/PVD method of filling structures using discontinuous CVD AL liner |
| US6351036B1 (en) * | 1998-08-20 | 2002-02-26 | The United States Of America As Represented By The Secretary Of The Navy | Electronic devices with a barrier film and process for making same |
| US6365059B1 (en) | 2000-04-28 | 2002-04-02 | Alexander Pechenik | Method for making a nano-stamp and for forming, with the stamp, nano-size elements on a substrate |
| US20040195202A1 (en) * | 2000-04-28 | 2004-10-07 | Alexander Pechenik | Method for making a nano-stamp and for forming, with the stamp, nano-size elements on a substrate |
| US6465887B1 (en) * | 2000-05-03 | 2002-10-15 | The United States Of America As Represented By The Secretary Of The Navy | Electronic devices with diffusion barrier and process for making same |
| US6458416B1 (en) | 2000-07-19 | 2002-10-01 | Micron Technology, Inc. | Deposition methods |
| US7192888B1 (en) | 2000-08-21 | 2007-03-20 | Micron Technology, Inc. | Low selectivity deposition methods |
| US7368014B2 (en) | 2001-08-09 | 2008-05-06 | Micron Technology, Inc. | Variable temperature deposition methods |
| US6835616B1 (en) | 2002-01-29 | 2004-12-28 | Cypress Semiconductor Corporation | Method of forming a floating metal structure in an integrated circuit |
| US7026235B1 (en) | 2002-02-07 | 2006-04-11 | Cypress Semiconductor Corporation | Dual-damascene process and associated floating metal structures |
| US7192867B1 (en) | 2002-06-26 | 2007-03-20 | Cypress Semiconductor Corporation | Protection of low-k dielectric in a passivation level |
| US6660661B1 (en) | 2002-06-26 | 2003-12-09 | Cypress Semiconductor Corporation | Integrated circuit with improved RC delay |
| US6977217B1 (en) | 2002-12-03 | 2005-12-20 | Cypress Semiconductor Corporation | Aluminum-filled via structure with barrier layer |
| US6936496B2 (en) | 2002-12-20 | 2005-08-30 | Hewlett-Packard Development Company, L.P. | Nanowire filament |
| US20040126482A1 (en) * | 2002-12-31 | 2004-07-01 | Chih-I Wu | Method and structure for selective surface passivation |
| US7132298B2 (en) * | 2003-10-07 | 2006-11-07 | Hewlett-Packard Development Company, L.P. | Fabrication of nano-object array |
| US7223611B2 (en) * | 2003-10-07 | 2007-05-29 | Hewlett-Packard Development Company, L.P. | Fabrication of nanowires |
| US7407738B2 (en) * | 2004-04-02 | 2008-08-05 | Pavel Kornilovich | Fabrication and use of superlattice |
| US7683435B2 (en) * | 2004-04-30 | 2010-03-23 | Hewlett-Packard Development Company, L.P. | Misalignment-tolerant multiplexing/demultiplexing architectures |
| US7727820B2 (en) * | 2004-04-30 | 2010-06-01 | Hewlett-Packard Development Company, L.P. | Misalignment-tolerant methods for fabricating multiplexing/demultiplexing architectures |
| US7247531B2 (en) * | 2004-04-30 | 2007-07-24 | Hewlett-Packard Development Company, L.P. | Field-effect-transistor multiplexing/demultiplexing architectures and methods of forming the same |
| US20050241959A1 (en) * | 2004-04-30 | 2005-11-03 | Kenneth Ward | Chemical-sensing devices |
| US7375012B2 (en) * | 2005-02-28 | 2008-05-20 | Pavel Kornilovich | Method of forming multilayer film |
| DE102006057386A1 (de) * | 2006-12-04 | 2008-06-05 | Uhde Gmbh | Verfahren zum Beschichten von Substraten |
| US9806041B1 (en) * | 2016-04-22 | 2017-10-31 | Infineon Technologies Ag | Method for processing an electronic component and an electronic component |
| US11421318B2 (en) | 2018-05-04 | 2022-08-23 | Applied Materials, Inc. | Methods and apparatus for high reflectivity aluminum layers |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4960732A (en) * | 1987-02-19 | 1990-10-02 | Advanced Micro Devices, Inc. | Contact plug and interconnect employing a barrier lining and a backfilled conductor material |
| US4897287A (en) * | 1988-10-06 | 1990-01-30 | The Boc Group, Inc. | Metallization process for an integrated circuit |
| US4923717A (en) * | 1989-03-17 | 1990-05-08 | Regents Of The University Of Minnesota | Process for the chemical vapor deposition of aluminum |
| US5232872A (en) * | 1989-05-09 | 1993-08-03 | Fujitsu Limited | Method for manufacturing semiconductor device |
| US5240505A (en) * | 1989-08-03 | 1993-08-31 | Mitsubishi Denki Kabushiki Kaisha | Method of an apparatus for forming thin film for semiconductor device |
| US5310410A (en) * | 1990-04-06 | 1994-05-10 | Sputtered Films, Inc. | Method for processing semi-conductor wafers in a multiple vacuum and non-vacuum chamber apparatus |
| US5345108A (en) * | 1991-02-26 | 1994-09-06 | Nec Corporation | Semiconductor device having multi-layer electrode wiring |
| US5250467A (en) * | 1991-03-29 | 1993-10-05 | Applied Materials, Inc. | Method for forming low resistance and low defect density tungsten contacts to silicon semiconductor wafer |
| DE69226411T2 (de) * | 1991-09-30 | 1998-12-24 | At & T Corp., New York, N.Y. | Herstellung eines leitenden Gebietes in elektronischen Vorrichtungen |
| US5371042A (en) * | 1992-06-16 | 1994-12-06 | Applied Materials, Inc. | Method of filling contacts in semiconductor devices |
| KR970001883B1 (ko) * | 1992-12-30 | 1997-02-18 | 삼성전자 주식회사 | 반도체장치 및 그 제조방법 |
| JPH0722339A (ja) * | 1993-07-05 | 1995-01-24 | Toshiba Corp | 薄膜形成方法 |
-
1996
- 1996-03-27 US US08/622,941 patent/US6120844A/en not_active Expired - Fee Related
-
1997
- 1997-03-04 EP EP97103489A patent/EP0794568A3/en not_active Withdrawn
- 1997-03-05 KR KR1019970007160A patent/KR970067616A/ko not_active Application Discontinuation
- 1997-03-05 JP JP9091301A patent/JPH1041247A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008141050A (ja) * | 2006-12-04 | 2008-06-19 | Ulvac Japan Ltd | 半導体装置の製造方法及び半導体装置の製造装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0794568A2 (en) | 1997-09-10 |
| EP0794568A3 (en) | 1998-09-30 |
| KR970067616A (ko) | 1997-10-13 |
| US6120844A (en) | 2000-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1041247A (ja) | 自己調心超薄膜を用いたｃｖｄアルミニウムのブランケット選択的堆積及び反射率の改善 | |
| US5356835A (en) | Method for forming low resistance and low defect density tungsten contacts to silicon semiconductor wafer | |
| US6066358A (en) | Blanket-selective chemical vapor deposition using an ultra-thin nucleation layer | |
| US5378660A (en) | Barrier layers and aluminum contacts | |
| US6077781A (en) | Single step process for blanket-selective CVD aluminum deposition | |
| US6538324B1 (en) | Multi-layered wiring layer and method of fabricating the same | |
| US5918149A (en) | Deposition of a conductor in a via hole or trench | |
| US6217721B1 (en) | Filling narrow apertures and forming interconnects with a metal utilizing a crystallographically oriented liner layer | |
| EP1021827B1 (en) | Dual damascene metallization | |
| US5371042A (en) | Method of filling contacts in semiconductor devices | |
| US6743714B2 (en) | Low temperature integrated metallization process and apparatus | |
| US6537905B1 (en) | Fully planarized dual damascene metallization using copper line interconnect and selective CVD aluminum plug | |
| EP0799903A2 (en) | Methods of sputtering a metal onto a substrate and semiconductor processing apparatus | |
| US6110828A (en) | In-situ capped aluminum plug (CAP) process using selective CVD AL for integrated plug/interconnect metallization | |
| JPH08250497A (ja) | 半導体装置の金属配線層の形成方法 | |
| JPH0936230A (ja) | 半導体装置の製造方法 | |
| US6307267B1 (en) | Semiconductor device and manufacturing method thereof | |
| JP4949551B2 (ja) | 銅相互接続の電気移動耐性が改善されるように調整されたバリヤー層 | |
| US5989633A (en) | Process for overcoming CVD aluminum selectivity loss with warm PVD aluminum | |
| TW386291B (en) | Blanket-selective deposition of CVD aluminum and reflectivity improvement using a self-aligning ultra-thin layer | |
| JP2000156357A (ja) | 半導体装置およびその製造方法 | |
| JP2752961B2 (ja) | 堆積膜形成法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050801 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050816 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060124 |