DE19538019B4 - Verfahren zur Bildung einer Metallverdrahtung einer Halbleitereinrichtung - Google Patents

Verfahren zur Bildung einer Metallverdrahtung einer Halbleitereinrichtung Download PDF

Info

Publication number
DE19538019B4
DE19538019B4 DE19538019A DE19538019A DE19538019B4 DE 19538019 B4 DE19538019 B4 DE 19538019B4 DE 19538019 A DE19538019 A DE 19538019A DE 19538019 A DE19538019 A DE 19538019A DE 19538019 B4 DE19538019 B4 DE 19538019B4
Authority
DE
Germany
Prior art keywords
tungsten
layer
forming
metal wiring
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19538019A
Other languages
English (en)
Other versions
DE19538019A1 (de
Inventor
Yang Kyu Ichon Choi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of DE19538019A1 publication Critical patent/DE19538019A1/de
Application granted granted Critical
Publication of DE19538019B4 publication Critical patent/DE19538019B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/945—Special, e.g. metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Verfahren zur Bildung einer Metallverdrahtung einer Halbleitereinrichtung mit den folgenden Schritten:
Bilden einer ersten leitfähigen Schicht (12) auf einem Halbleitersubstrat (11);
Bilden einer Isolationsschicht (13) mit einer ersten Dicke auf der sich ergebenden Struktur und anschließend Bilden einer Metallverdrahtungsmaske (14) auf der Isolationsschicht (13);
teilweises Ätzen der Isolationsschicht (13) bis zu einer erwünschten Tiefe, die geringer ist als die erste Dicke, unter Verwndung der Metallverdrahtungsmaske (14), wobei ein Graben (15) gebildet wird, und anschließend Implantieren von Siliciumionen in den Bodenbereich des Grabens, wodurch ein Siliciumimplantationsbereich (20) gebildet wird;
Entfernen der Metallverdrahtungsmaske (14) und anschließend selektives Aufwachsen von Wolfram in dem Graben (15), wodurch eine erste selektiv aufgewachsene Wolframschicht (16) gebildet wird;
Bilden einer Kontaktmaske (17) auf der sich ergebenden Struktur und darauffolgendes Ätzen eines Teiles der ersten Wolframschicht (16) und der Isolationsschicht (13) unter Verwendung der Kontaktmaske (17), wodurch ein Kontaktloch (18) gebildet wird, welches...

Description

  • Die vorliegende Erfindung betrifft ein Verfahren zur Bildung einer Metallverdrahtung einer Halbleitereinrichtung und insbesondere ein Verfahren zur Bildung einer oberen Metallverdrahtung, die in Kontakt mit einer unteren leitfähigen Schicht in einer hochintegrierten Halbleitereinrichtung ist.
  • Ein erhöhter Integrationsgrad von Halbleitereinrichtungen führt zu einem erhöhten Geometrieverhältnis, d.h., das Verhältnis von Tiefe eines Kontaktloches zur Breite des Kontaktloches. Wenn eine Metallverdrahtung, die ein Kontaktloch füllt und als obere Verdrahtung dient, aus Aluminium mit einem niedrigen Schmelzpunkt hergestellt ist, führt ein solches erhöhtes Geometrieverhältnis zu einer Verschlechterung in der Elektrowanderung und der elastischen Spannungswanderung. Da die Topologie aufgrund des höheren Geometrieverhältnisses anwächst, können Hohlräume in den Kontaktlöchern bei dem Auffüllverfahren der Metallschicht in die Kontaktlöcher unter Verwendung eines Ablagerungsverfahrens gebildet werden. Weiterhin können unnötige Rückstände bei dem Verfahren zur Bildung eines Musters zurückbleiben. In diesem Fall kann ein Kurzschluß zwischen benachbarten Mustern erzeugt werden. Wird die Metallverdrahtung aus Wolfram gebildet, kann sich die Bildung eines schlechten Musters und die Erzeugung von Teilchen ergeben. Als Ergebnis kann ein Kurzschluß auftreten.
  • In bekannter Weise wird eine solche obere Metallverdrahtung dadurch gebildet, daß ein Kontaktloch geformt wird, eine Metallschicht in das Kontaktloch eingefüllt wird und anschließend die Metallschicht geätzt wird. Ein Beispiel für ein solches bekanntes Verfahren zur Bildung einer Metallverdrahtung, welche in Kontakt mit einer unteren leitfähigen Schicht steht, wird im folgenden anhand der 2A bis 2C beschrieben.
  • Nach 2A ist in einem Halbleitersubstrat 1 ein Diffusionsbereich 2 ausgebildet. Eine Isolationsschicht 3 ist auf dem Halbleitersubstrat 1 gebildet.
  • Auf der Isolationsschicht 3 wird anschließend eine Kontaktmaske 4 gebildet, siehe 2B. Unter Verwendung der Kontaktmaske 4 wird die Isolationsschicht 3 in einem Bereich entsprechend zu einem Kontaktbereich geätzt, wodurch ein Kontaktloch 5 gebildet wird. Durch das Kontaktloch 5 wird der Diffusionsbereich 2 freigelegt.
  • Anschließend wird die Kontaktmaske 4 entfernt, siehe 2C. Auf der sich ergebenden Struktur wird eine Metallschicht aufgetragen. Dann wird die Metallschicht unter Verwendung einer Metallverdrahtungsmaske (nicht dargestellt) geätzt, wodurch eine Metallverdrahtung 6 gebildet wird.
  • Allerdings ist dieses Verfahren dazu angepaßt, daß die Metallverdrahtung in Kontakt mit dem unteren Diffusionsbereich gerät, nachdem das Kontaktloch gebildet wurde und unter der Bedingung, daß die Isolationsschicht eine ebene Oberfläche aufweist. Hat die Isolationsschicht eine Oberfläche mit hoher Topologie, kann ein Bereich der Metallschicht nach Bildung der Metallverdrahtung zurückbleiben. Weiterhin kann sich ein schlechter Kontakt aufgrund von Hohlräumen in dem Kontaktloch ergeben.
  • Aus der US 5,358,903 ist es bekannt, eine Metallverdrahtung zwischen einem Diffusionsbereich und einer zweiten Leitungsschicht durch selektives Aufwachsen von Wolfram in einem Kontaktloch ausgehend vom Siliziumsubstrat herzustellen.
  • Auch die US 4,837,051 lehrt Methoden zu Füllen von Kontaktlöchern mit Wolfram durch selektives Aufwachsen am Boden des Kontaktlochs vom Substrat sowie von auf dem Substrat gebildeter Polysiliziumbahnen aus.
  • Die DE 40 21 516 A1 behandelt das selektive Aufwachsen von Wolfram in Kontaktlöcher verschiedener Tiefe wie zum Substrat bzw. zu höheren Leitbahnen durch ein differenziertes Aufwachsen mittels Steuern des Verhältnisses der Reaktionsgase.
  • Die US 4,954,214 lehrt zum Füllen von Gräben eine Keimschicht für selektives Aufwachsen von Wolfram vor einer Isolierschicht zu bilden, in welche die zu füllenden Gräben eingebracht werden. Alternativ wird jedoch zum Füllen der Gräben auch das Implantieren von Silizium in den Boden der Gräben in der Isolationsschicht. empfohlen, um Keimstellen zum selektiven Aufwachsen zu bilden.
  • Die US 4,746,621 geht darüber insofern hinaus, als dass dort sowohl Gräben als auch durchgehende Kontaktlöcher durch selektives Aufwachsen von Wolfram gefüllt werden, wozu ebenfalls das Implantieren von Silizium in den Boden der Gräben bzw. Kontaktlöcher in der Isolationsschicht verwendet wird.
    •
  • Der Erfindung liegt daher die Aufgabe zugrunde, die obengenannten Nachteile zu beseitigen und ein Verfahren zur Bildung einer Metallverdrahtung einer Halbleitereinrichtung bereitzustellen, das einen Kurzschluß in der Metallverdrahtung verhindert oder ein Brechen der Metallverdrahtung verhindert, indem diese auf der Isolationsschicht vor Bildung eines Kontaktloches in der Isolationsschicht gebildet wird und selektiv eine Metallschicht zum Auffüllen des Kontaktloches nach dessen Bildung aufgewachsen wird. Gemäß einem Aspekt wird durch die vorliegende Erfindung ein Verfahren zur Bildung einer Metallverdrahtung auf einer Halbleitereinrichtung mit den folgenden Schritten bereitgestellt: Bilden einer ersten leitfähigen Schicht auf einem Halbleitersubstrat; Bilden einer Isolationsschicht auf der sich nach Bilden der ersten leitfähigen Schicht ergebenden Struktur und dann Bilden einer Metallverdrahtungsmaske auf der Isolationsschicht; teilweises Ätzen der Isolationsschicht bis auf eine vorbestimmte Dicke unter Verwendung der Metallverdrahtungsmaske, wodurch ein Graben gebildet wird, und dann Implantieren von Siliciumionen in den Bodenbereich des Grabens, wodurch ein Siliciumimplantationsbereich gebildet wird; Entfernen der Metallverdrahtungsmaske und dann selektives Aufwachsen von Wolfram in dem Graben, wodurch eine erste selektiv aufgewachsene Wolframschicht gebildet wird; Bilden einer Kontaktmaske auf der nach Bilden der ersten Wolframschicht erhaltenen, resultierenden Struktur und anschließendes Ätzen der ersten Wolframschicht und der Isolationsschicht unter Verwendung der Kontaktmaske, wodurch ein Kontaktloch zum Freilegen der ersten leitfähigen Schicht gebildet wird; und Entfernen der Kontaktmaske und anschließend selektives Aufwachsen von Wolfram in dem Kontaktloch, wodurch eine zweite selektiv aufgewachsene Wolframschicht gebildet wird, die das Kontaktloch füllt, wobei die erste Wolframschicht als obere leitfähige Schicht mit der ersten leitfähigen Schicht elektrisch verbunden ist.
  • Gemäß einem weiteren Aspekt der vorliegenden Erfindung wird ein Verfahren zur Bildung einer Metallverdrahtung einer Halbleitereinrichtung mit einem Halbleitersubstrat mit Diffusionsbereichen und Bauelementisolationsschichten bereitgestellt, wobei eine erste leitfähige Schicht auf dem Halbleitersubstrat gebildet wird, eine erste Isolationsschicht auf der nach Bildung der ersten leitfähigen Schicht resultierenden Struktur gebildet wird, die erste Isolationsschicht eine eingeebnete Oberfläche aufweist, eine Vielzahl von beabstandeten zweiten leitfähigen Schichten gebildet wird, eine zweite Isolationsschicht auf der nach Bildung der ersten Isolationsschicht und den zweiten leitfähigen Schichten resultierenden Struktur gebildet wird, und die Metallverdrahtung in Kontakt mit dem Diffusionsbereich und den zweiten leitfähigen Schichten ist, mit den folgenden Schritten: teilweises Ätzen der zweiten Isolationsschicht bis zu einer vorbestimmten Dicke unter Verwendung einer Metallverdrahtungsmaske, wodurch Gräben gebildet werden und anschließendes Implantieren von Siliciumionen in die entsprechenden Bodenabschnitte der Gräben, wodurch Siliciumimplantierte Regionen gebildet werden; selektives Aufwachsen von Wolfram in den Gräben, wodurch erste selektiv aufgewachsene Wolframschichten gebildet werden; Ätzen der ersten selektiv aufgewachsenen Wolframschichten, der zweiten Isolationsschicht und der ersten Isolationsschicht unter Verwendung einer Kontaktmaske, wodurch Kontaktlöcher entsprechend zum Freilegen der zweiten leitfähigen Schichten und der Diffusionsschichten gebildet werden; selektives Aufwachsen von Wolfram in den Kontaktlöchern, wodurch zweite selektiv aufgewachsene Wolframschichten gebildet werden, die entsprechend die Kontaktlöcher füllen, wobei jede der ersten Wolframschichten elektrisch mit jedem zugehörigen Diffusionsbereich und jeder zugehörigen zweiten leitfähigen Schicht verbunden ist.
    •
  • Im folgenden werden vorteilhafte Ausführungsbeispiele der Erfindung anhand der in der Zeichnung beigefügten Figuren näher erläutert und beschrieben.
  • Es zeigen:
  • 1A bis 1E Querschnitte zur Darstellung aufeinanderfolgender Schritte eines Verfahrens zur Herstellung einer Metallverdrahtung bei einer Halbleitereinrichtung gemäß einem ersten Ausführungsbeispiel der vorliegenden Erfindung;
  • 2A bis 2C Querschnittsansichten zur Darstellung eines bekannten Verfahrens zur Bildung einer Metallverdrahtung einer Halbleitereinrichtung; und
  • 3A bis 3F Querschnittsansichten zur entsprechenden Darstellung aufeinanderfolgender Schritte eines Verfahrens zur Bildung einer Metallverdrahtung einer Halbleitereinrichtung gemäß einem zweiten Ausführungsbeispiel der vorliegenden Erfindung;
  • 1A bis 1E sind Querschnittsansichten zur Darstellung entsprechender aufeinanderfolgender Schritte eines Verfahrens zur Bildung einer Metallverdrahtung einer Halbleitereinrichtung gemäß einem ersten Ausführungsbeispiel der vorliegenden Erfindung.
  • Es wird ein Halbleitersubstrat 11 vorbereitet, in dem nach 1A ein Diffusionsbereich 12 gebildet ist. Eine Isolationsschicht 13 wird auf dem Halbleitersubstrat 11 gebildet.
  • Anschließend wird eine Metallverdrahtungsmaske 14 nach 1B auf der Isolationsschicht 13 gebildet. Unter Verwendung der Metallverdrahtungsmaske 14 wird ein ausgewählter Bereich der Isolationsschicht 13 bis zu einer Dicke geätzt, die einer erwünschten Metallverdrahtungsdicke entspricht, wodurch ein Graben 15 gebildet wird, der sich in Längsrichtung erstreckt.
  • Dann werden Siliciumionen in den Bodenbereich des Grabens 15 implantiert, wodurch ein Siliciumimplantationsbereich 20 gebildet ist. Dieser dient als Reaktionskeim für einen folgenden Schritt zum Auftragen von Wolfram nach 1C.
  • Anschließend wird die Metallverdrahtungsmaske 14 entfernt. Dann wird eine Wolframschicht 16 im Graben 15 aufgetragen. Um die Aufwachsrate des Wolframs zu erhöhen, können Phosphor (P), Bor (B) oder Arsen (As) zusätzlich in den Siliciumimplantationsbereich 20 implantiert werden.
  • Auf der erhaltenen Struktur wird dann nach 1D eine Kontaktmaske 17 aufgetragen. Unter Verwendung dieser Kontaktmaske 17 wird die selektiv aufgewachsene Wolframschicht 16 und die Isolationsschicht 13 partiell in Bereichen entsprechend zu einem Kontaktlochbereich weggeätzt, wodurch ein Kontaktloch 18 gebildet ist, durch welches der Diffusionsbereich 12 freigelegt ist.
  • Nach Vollendung der Bildung des Kontaktloches 18 wird nach 1E die Kontaktmaske 17 entfernt. Anschließend wird eine weitere Wolframschicht 19 selektiv in dem Kontaktloch 18 aufgewachsen, bis dieses vollständig mit Wolfram gefüllt ist. Dadurch wird erreicht, daß die obere leitfähige Schicht, d.h. die selektiv aufgewachsene Wolframschicht 16, elektrisch mit dem unteren Diffusionsbereich 12 verbunden ist. Es sei angemerkt, daß keine Hohlräume während des Füllens des Kontaktloches 18 gebildet werden, da die Wolframschicht 19 mit einer höheren Rate als die Wolframschicht 16 aufgewachsen wird.
  • 3A bis 3F zeigen die aufeinanderfolgenden Schritte eines Verfahrens zur Bildung einer Metallverdrahtung einer Halbleitereinrichtung gemäß einem zweiten Ausführungsbeispiel der vorliegenden Erfindung.
  • Gemäß dieses Ausführungsbeispiels wird ein Halbleitersubstrat 21 vorbereitet, indem nach 3A beabstandete Bauteilisolationsschichten 22 gebildet sind. Zwischen benachbarten Bauteilisolationsschichten 22 ist ein Diffusionsbereich 23 gebildet. Eine erste leitfähige Schicht 24, die aus einer Polysiliciumschicht gebildet sein kann, überlappt jede Bauteilisolationsschicht 22. Über dieser sich ergebenden Struktur wird eine erste Isolationsschicht 25 gebildet. Eine Vielzahl von beabstandeten, zweiten leitfähigen Schichten 26, von denen jede beispielsweise aus einer Polysiliciumschicht gebildet ist, wird auf der ersten Isolationsschicht 25 gebildet. Eine zweite Isolationsschicht 27 wird dann auf der sich ergebenden Struktur gebildet. Bei dem Verfahren zur Durchführung des obengenannten Schrittes werden Zellen in Zellbereichen gebildet. Nach Vollendung dieses Schritts wird eine Metallverdrahtungsmaske 28 auf der zweiten Isolationsschicht 27 aufgetragen.
  • Unter Verwendung der Metallverdrahtungsmaske 28 werden ausgewählte Bereiche der zweiten Isolationsschicht 27 bis zu einer Dicke abgeätzt, die der erwünschten Metallverdrahtungsdacke entspricht. Dabei werden Gräben 35 nach 3B gebildet. Siliciumionen werden dann in die Bodenbereiche eines jeden Grabens 25 implantiert, wodurch ein Siliciumimplantationsbereich 29 gebildet ist, der als Reaktionskeim im anschließenden Schritt zum Auftragen von Wolfram dient. Anschließend wird die Metallverdrahtungsmaske 28 entfernt. Um die Aufwachsrate des Wolframs zu erhöhen, können Phosphor, Bor oder Arsen zusätzlich in dem Siliciumimplantationsbereich 29 implantiert werden.
  • Darauffolgend wird eine Wolframschicht 30 selektiv in jedem Graben 35 nach 3C aufgetragen. Die Wolframschicht 30 wird als obere leitfähige Schicht verwendet. Da die Wolframschicht 30 selektiv in dem Graben 35 aufgewachsen wird, kann ein Einebnungseffekt erhalten werden, selbst wenn keine getrennte Einebnung durchgeführt wird, bei der Herstellung einer Halbleitereinrichtung mit einem Doppel-, Tri- oder Multiniveaumetallverfahren.
  • Auf der sich ergebenden Struktur wird dann eine Kontaktmaske 31 so gebildet, daß die selektiv aufgewachsene Wolframschicht 30 nach 3D freigelegt ist.
  • Unter Verwendung der Kontaktmaske werden die selektiv aufgewachsene Wolframschicht 30 und die zweite Isolationsschicht 37 partiell in solchen Bereichen weggeätzt, die einem Kontaktlochbereich entsprechen, wodurch ein Kontaktloch 32 gebildet ist, durch welches die zugehörige zweite leitfähige Schicht 26 nach 3E freigelegt ist. Anschließend wird ein freigelegter Bereich der ersten Isolationsschicht 27 geätzt, wodurch ein Kontaktloch 32' gebildet ist, durch welches der Diffusionsbereich 23 freigelegt ist.
  • Entsprechende Wolframschichten 33 werden dann selektiv in den Kontaktlöchern 32 und 32' aufgewachsen, so daß diese elektrisch mit dem Diffusionsbereich 23 oder der zweiten leitfähigen Schicht 26 nach 3F in Kontakt stehen. In diesem Fall wird das Aufwachsen des Wolframs bezüglich des tiefsten Kontaktloches 32' durchgeführt. Folglich wird Wolfram in dem Kontaktloch 32 zuviel aufgewachsen. Es sei angemerkt, daß sich kein Hohlraum während des Auffüllens der Kontaktlöcher 32 und 32' ergibt, da die Wolframschicht 33 auf dem Diffusionsbereich 23 oder der zweiten leitfähigen Schicht 26 mit einer höheren Rate als die Wolframschicht 30 aufgewachsen wird, welche als Metallverdrahtung eingesetzt wird.
  • Wie sich aus der vorangehenden Beschreibung ergibt, stellt die vorliegende Erfindung ein Verfahren zur Bildung einer Metallverdrahtung einer Halbleitereinrichtung bereit, welches verhindert, daß unnötige Reste bei dem Verfahren zur Bildung eines Musters aufgrund der Topologie der unteren Schicht zurückbleiben und welches verhindert, daß Hohlräume in einem Kontaktloch gebildet werden. Demgemäß ist es möglich zu verhindern, daß die Metallverdrahtung einen Kurzschluß aufweist oder unterbrochen ist.
  • Die bevorzugten Ausführungsbeispiele der Erfindung sind zu illustrativen Zwecken dargestellt worden. Verschiedene Modifikationen, Zusätze und Substitution sind möglich, ohne daß der durch die beigefügten Ansprüche definierte Schutzumfang verlassen wird.

Claims (10)

  1. Verfahren zur Bildung einer Metallverdrahtung einer Halbleitereinrichtung mit den folgenden Schritten: Bilden einer ersten leitfähigen Schicht (12) auf einem Halbleitersubstrat (11); Bilden einer Isolationsschicht (13) mit einer ersten Dicke auf der sich ergebenden Struktur und anschließend Bilden einer Metallverdrahtungsmaske (14) auf der Isolationsschicht (13); teilweises Ätzen der Isolationsschicht (13) bis zu einer erwünschten Tiefe, die geringer ist als die erste Dicke, unter Verwndung der Metallverdrahtungsmaske (14), wobei ein Graben (15) gebildet wird, und anschließend Implantieren von Siliciumionen in den Bodenbereich des Grabens, wodurch ein Siliciumimplantationsbereich (20) gebildet wird; Entfernen der Metallverdrahtungsmaske (14) und anschließend selektives Aufwachsen von Wolfram in dem Graben (15), wodurch eine erste selektiv aufgewachsene Wolframschicht (16) gebildet wird; Bilden einer Kontaktmaske (17) auf der sich ergebenden Struktur und darauffolgendes Ätzen eines Teiles der ersten Wolframschicht (16) und der Isolationsschicht (13) unter Verwendung der Kontaktmaske (17), wodurch ein Kontaktloch (18) gebildet wird, welches die erste leitfähige Schicht (12) freilegt; und Entfernen der Kontaktmaske (17) und anschließend selektives Aufwachsen von Wolfram in dem Kontaktloch (18), wodurch eine zweite selektiv aufgewachsene Wolframschicht (19) zum Auffüllen des Kontaktloches gebildet wird, wodurch die erste Wolframschicht (10) als obere leitfähige Schicht elektrisch mit der ersten leitfähigen Schicht (12) verbunden ist.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die erste leitfähige Schicht (12) ein Diffusionsbereich ist.
  3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Graben (15) eine Tiefe entsprechend der gewünschten Dicke der ersten Wolframschicht hat.
  4. Verfahren nach Anspruch 1, gekennzeichnet durch den weiteren Schritt einer zusätzlichen Implantierung von Phosphor, Bor oder Arsen in den Siliciumimplantationsbereich (20), der im Bodenbereich des Grabens (15) gebildet ist.
  5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die zweite selektiv aufgewachsene Wolframschicht (19) schlecht auf der ersten selektiv aufgewachsenen Wolframschicht (16) aufwächst.
  6. Verfahren zur Bildung einer Metallverdrahtung einer Halbleitereinrichtung mit einem Halbleitersubstrat (21), welches Diffusionsbereiche (23) und Bauteilisolationsschichten (22), eine erste über dem Halbleitersubstrat (21) gebildete leitfähige Schicht (24), eine auf der sich ergebenden Struktur nach Bildung der ersten leitfähigen Schicht gebildete erste Isolationsschicht (25), welche eine ebene Oberfläche aufweist, eine Vielzahl von beabstandeten zweiten leitfähigen Schichten (26) und eine auf der sich ergebenden Struktur nach Bildung der ersten Isoiationsschicht (25) und der zweiten leitfähigen Schichten (26) aufgebrachte zweite Isolationsschicht (27) einer ersten Dicke aufweist, wobei die Metallverdrahtung in Kontakt mit den Diffusionsbereichen (23) und den zweiten leitfähigen Schichten (26) steht, mit den folgenden Schritten: partielles Ätzen der zweiten Isolationsschicht (27) bis zu einer erwünschten Tiefe, die geringer ist als die erste Dicke, unter Verwendung einer Metallverdrahtungsmaske (28), wodurch Gräben gebildet werden, und anschließendes Implantieren von Siliciumionen in entsprechende Bodenbereiche der Gräben (35) zur Bildung von Siliciumimplantationsbereichen (29); selektives Aufwachsen von Wolfram in den Gräben (35) zur Bildung erster selektiv aufgewachsener Wolframschichten (30); Ätzen eines Teiles der ersten selektiv aufgewachsenen Wolframschichten (30), der zweiten Isolationsschicht (27) und der ersten Isolationsschicht (25) unter Verwendung einer Kontaktmaske, wodurch Kontaktlöcher (32, 32') entsprechend zum Freilegen der zweiten leitfähigen Schichten (26) und der Diffusionsbereiche (23) gebildet werden; selektives Aufwachsen von Wolfram in den Kontaktlöchern (32, 32') zur Bildung von zweiten selektiv aufgewachsenen Wolframschichten (33), welche entsprechend die Kontaktlöcher (32, 32') auffüllen, wodurch jede der ersten Wolframschicht (30) elektrisch mit dem zugehörigen Diffusionsbereich (23) bzw. einer zweiten leitfähigen Schicht (26) verbunden ist.
  7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß der Schritt zum selektiven Aufwachsen von Wolfram in den Kontaktlöchern (32, 32'), welche unterschiedliche Tiefen aufweisen, unter Bezugnahme auf die tiefste Kontaktöffnung (32') durchgeführt wird.
  8. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß Wolfram selektiv derart aufgewachsen wird, daß die resultierende Oberfläche eben ist.
  9. Verfahren nach Anspruch 6, gekennzeichnet durch den weiteren Schritt der zusätzlichen Implantation von Phosphor, Bor oder Arsen in den Siliciumimplantationsbereichen (29), welche entsprechend in Bodenbereichen der Gräben (35) gebildet sind.
  10. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß die zweiten selektiv aufgewachsenen Wolframschichten (33) schlecht auf den zugehörigen ersten selektiv aufgewachsenen Wolframschichten (30) als Metallverdrahtung aufwachsen.
DE19538019A 1994-10-12 1995-10-12 Verfahren zur Bildung einer Metallverdrahtung einer Halbleitereinrichtung Expired - Fee Related DE19538019B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019940026085A KR0137978B1 (ko) 1994-10-12 1994-10-12 반도체 소자 제조방법
KR94-26085 1994-10-12

Publications (2)

Publication Number Publication Date
DE19538019A1 DE19538019A1 (de) 1996-04-18
DE19538019B4 true DE19538019B4 (de) 2006-03-02

Family

ID=19394941

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19538019A Expired - Fee Related DE19538019B4 (de) 1994-10-12 1995-10-12 Verfahren zur Bildung einer Metallverdrahtung einer Halbleitereinrichtung

Country Status (6)

Country Link
US (1) US5804504A (de)
JP (1) JP3079513B2 (de)
KR (1) KR0137978B1 (de)
CN (1) CN1074857C (de)
DE (1) DE19538019B4 (de)
GB (1) GB2294157B (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6458649B1 (en) * 1999-07-22 2002-10-01 Micron Technology, Inc. Methods of forming capacitor-over-bit line memory cells
KR100335488B1 (ko) * 1999-09-16 2002-05-04 윤종용 자기 정렬 콘택을 가지는 반도체 소자 및 그 제조방법
KR100875167B1 (ko) * 2007-07-25 2008-12-22 주식회사 동부하이텍 반도체 소자의 금속배선과 그의 형성방법
KR101104962B1 (ko) * 2008-11-28 2012-01-12 한국전자통신연구원 관통 비아 제조 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4746621A (en) * 1986-12-05 1988-05-24 Cornell Research Foundation, Inc. Planar tungsten interconnect
US4837051A (en) * 1986-12-19 1989-06-06 Hughes Aircraft Company Conductive plug for contacts and vias on integrated circuits
US4954214A (en) * 1989-01-05 1990-09-04 Northern Telecom Limited Method for making interconnect structures for VLSI devices
DE4021516A1 (de) * 1990-07-06 1992-01-16 Samsung Electronics Co Ltd Verfahren zum differenzierten aufwachsen von wolfram fuer die selektive chemische abscheidung aus der gasphase
US5358903A (en) * 1992-06-16 1994-10-25 Hyundai Electronics Industries Co. Ltd. Contact of a semiconductor device and its manufacturing process

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59220952A (ja) * 1983-05-31 1984-12-12 Toshiba Corp 半導体装置の製造方法
US4670091A (en) * 1984-08-23 1987-06-02 Fairchild Semiconductor Corporation Process for forming vias on integrated circuits
JPS62104140A (ja) * 1985-10-31 1987-05-14 Fujitsu Ltd 半導体装置の製造方法
JPS6395649A (ja) * 1986-10-13 1988-04-26 Fuji Xerox Co Ltd 半導体装置の製造方法
JP2512740B2 (ja) * 1987-03-17 1996-07-03 富士通株式会社 半導体装置の製造方法
JPS6482620A (en) * 1987-09-25 1989-03-28 Toshiba Corp Manufacture of semiconductor device
GB2233494A (en) * 1989-06-26 1991-01-09 Philips Nv Providing an electrode on a semiconductor device
JPH03127825A (ja) * 1989-10-13 1991-05-30 Matsushita Electric Ind Co Ltd コンタクトホールの埋め込み方法
JPH0727880B2 (ja) * 1989-11-10 1995-03-29 株式会社東芝 半導体装置の製造方法
JPH03244132A (ja) * 1990-02-22 1991-10-30 Sony Corp 選択金属膜による孔埋め法
JPH04355951A (ja) * 1991-02-06 1992-12-09 Hitachi Vlsi Eng Corp 半導体装置及びその製造方法
JPH04298030A (ja) * 1991-03-27 1992-10-21 Sony Corp メタルプラグの形成方法
JP2855981B2 (ja) * 1992-08-03 1999-02-10 日本電気株式会社 半導体装置の製造方法
US5529953A (en) * 1994-10-14 1996-06-25 Toshiba America Electronic Components, Inc. Method of forming studs and interconnects in a multi-layered semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4746621A (en) * 1986-12-05 1988-05-24 Cornell Research Foundation, Inc. Planar tungsten interconnect
US4837051A (en) * 1986-12-19 1989-06-06 Hughes Aircraft Company Conductive plug for contacts and vias on integrated circuits
US4954214A (en) * 1989-01-05 1990-09-04 Northern Telecom Limited Method for making interconnect structures for VLSI devices
DE4021516A1 (de) * 1990-07-06 1992-01-16 Samsung Electronics Co Ltd Verfahren zum differenzierten aufwachsen von wolfram fuer die selektive chemische abscheidung aus der gasphase
US5358903A (en) * 1992-06-16 1994-10-25 Hyundai Electronics Industries Co. Ltd. Contact of a semiconductor device and its manufacturing process

Also Published As

Publication number Publication date
JP3079513B2 (ja) 2000-08-21
JPH08203997A (ja) 1996-08-09
DE19538019A1 (de) 1996-04-18
KR960015794A (ko) 1996-05-22
US5804504A (en) 1998-09-08
GB9520895D0 (en) 1995-12-13
CN1134603A (zh) 1996-10-30
CN1074857C (zh) 2001-11-14
KR0137978B1 (ko) 1998-06-15
GB2294157B (en) 1998-08-19
GB2294157A (en) 1996-04-17

Similar Documents

Publication Publication Date Title
DE4418352B4 (de) Halbleiterbauelement mit einer Siliziumsäulen-Transistorstruktur mit ringförmig umgebendem Gate sowie Verfahren zu dessen Herstellung
EP0001100B1 (de) Verfahren zum Herstellen von in Silicium eingelegten dielektrischen Isolationsbereichen mittels geladener und beschleunigter Teilchen
DE68923305T2 (de) Elektrische Leitungen für elektronische Bauelemente.
DE2430692C2 (de) Verfahren zum Herstellen von Verbindungslöchern in Isolierschichten
DE102006040585B4 (de) Verfahren zum Auffüllen eines Grabens in einem Halbleiterprodukt
DE2636971C2 (de) Verfahren zum Herstellen einer isolierenden Schicht mit ebener Oberfläche auf einer unebenen Oberfläche eines Substrats
DE102005048036B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit tiefen Grabenstrukturen
DE60034265T2 (de) Halbleiterbauelement mit SOI-Struktur und dessen Herstellungsverfahren
DE2265257A1 (de) Verfahren zum herstellen von inselartigen einkristallbereichen fuer integrierte halbleiterschaltungen
DE19654686C2 (de) Verfahren zum Herstellen einer Dreiwannen-Anordnung in einer Halbleitervorrichtung
DE19538019B4 (de) Verfahren zur Bildung einer Metallverdrahtung einer Halbleitereinrichtung
DE3223842C2 (de)
DE10261404B4 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE3842749A1 (de) Verfahren zum herstellen einer integrierten schaltung
DE19957302A1 (de) Substrat mit mindestens zwei darauf angeordneten Metallstrukturen und Verfahren zu dessen Herstellung
DE10303926B4 (de) Verbesserte Technik zur Herstellung von Kontakten für vergrabene dotierte Gebiete in einem Halbleiterelement
DE102008034789B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung, Verfahren zum Herstellen einer SOI-Vorrichtung, Halbleitervorrichtung und SOI-Vorrichtung
DE60032051T2 (de) Verfahren zum Bilden einer mehrlagigen Zweifach-Polysilizum-Struktur
DE2516393A1 (de) Verfahren zum herstellen von metall- oxyd-halbleiter-schaltungen
DE2703618A1 (de) Verfahren zur herstellung einer integrierten halbleiterschaltung
DE10239218A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung und deren Aufbau
DE4426364B4 (de) Halbleiterbauelement mit einem selbstjustiertangeordneten Kontakt und Verfahren zu seiner Herstellung
DE10032795C2 (de) Herstellungsverfahren für ein Halbleiterbauelement mit einem Graben
DE4029070C2 (de)
DE19700854B4 (de) Verfahren zur Herstellung einer Isolationsschicht für eine Halbleitereinrichtung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20140501