DE19957302A1 - Substrat mit mindestens zwei darauf angeordneten Metallstrukturen und Verfahren zu dessen Herstellung - Google Patents

Substrat mit mindestens zwei darauf angeordneten Metallstrukturen und Verfahren zu dessen Herstellung

Info

Publication number
DE19957302A1
DE19957302A1 DE19957302A DE19957302A DE19957302A1 DE 19957302 A1 DE19957302 A1 DE 19957302A1 DE 19957302 A DE19957302 A DE 19957302A DE 19957302 A DE19957302 A DE 19957302A DE 19957302 A1 DE19957302 A1 DE 19957302A1
Authority
DE
Germany
Prior art keywords
insulating layer
structures
produced
spacers
cavities
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19957302A
Other languages
English (en)
Other versions
DE19957302C2 (de
Inventor
Siegfried Schwarzl
Werner Pamler
Zvonimir Gabric
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE19957302A priority Critical patent/DE19957302C2/de
Priority to TW089125205A priority patent/TW499734B/zh
Priority to US09/725,346 priority patent/US6686643B2/en
Priority to KR1020000071542A priority patent/KR100651317B1/ko
Priority to JP2000363142A priority patent/JP2001210715A/ja
Publication of DE19957302A1 publication Critical patent/DE19957302A1/de
Application granted granted Critical
Publication of DE19957302C2 publication Critical patent/DE19957302C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

Die Metallstrukturen (MS) können durch einen Damascene-Prozeß erzeugt werden und sind in einer ersten isolierenden Schicht (I1) und einer darüber angeordneten zweiten isolierenden Schicht (I2) angeordnet. Zwischen den Metallstrukturen (MS) ist jeweils mindestens ein Hohlraum (H) angeordnet, der in der ersten isolierenden Schicht (I1) angeordnet ist und durch die zweite isolierende Schicht (I2) bedeckt wird. Die Hohlräume (H) und die Metallstrukturen (MS) können durch selbstjustierte Prozeßschritte nebeneinander erzeugt werden.

Description

Die Erfindung betrifft ein Substrat mit mindestens zwei dar­ auf angeordneten Metallstrukturen.
Integrierte Schaltungsanordnungen werden mit immer höherer Packungsdichte erzeugt. Dies hat zur Folge, daß Leiterbahnen in Metallisierungsebenen einen immer kleineren Abstand von­ einander aufweisen. Dadurch steigen Kapazitäten, die durch die Leiterbahnen gebildet werden und zu hohen Signallaufzei­ ten, hoher Verlustleistung und Übersprechen führen. Bisher wurde als Dielektrikum zwischen den Leiterbahnen hauptsäch­ lich SiO2 verwendet, dessen relative Dielektrizitätskonstante εr = 3,9 beträgt.
Methoden zur Erniedrigung der relativen Dielektrizitätskon­ stanten und damit zur Erniedrigung der Kapazität zwischen Leiterbahnen werden beispielsweise in B. Shieh et al "Air gaps lower k of interconnect dielectrics", Solid State Tech­ nology (Februar 1999), 51, beschrieben. Auf einem Substrat wird eine erste isolierende Schicht aus SiO2 erzeugt. Darüber wird eine Metallschicht und darüber eine zweite isolierende Schicht aus SiO2 erzeugt. Durch ein photolithographisches Verfahren werden die zweite isolierende Schicht und die Me­ tallschicht so strukturiert, daß aus der Metallschicht Lei­ terbahnen erzeugt werden. Zur Erzeugung von Hohlräumen zwi­ schen den Leiterbahnen wird SiO2 mit Hilfe eines PECVD- Prozesses selektiv auf der zweiten isolierenden Schicht abge­ schieden bis Öffnungen zwischen den Leiterbahnen zugewachsen sind. Anschließend wird SiO2 mit Hilfe eines HDP-CVD- Prozesses abgeschieden, um die Bildung von Hohlräumen mit ei­ ner sehr großen vertikalen Ausdehnung zu verhindern. Die Hohlräume grenzen an die Leiterbahnen an, so daß das Dielek­ trikum, das die Kapazität zwischen den Leiterbahnen bestimmt, eine relative Dielektrizitätskonstante aufweist, die fast gleich Eins ist. Die Leiterbahnen werden durch Ätzen der Me­ tallschicht erzeugt. Insbesondere bei der Verwendung von Kup­ fer für die Leiterbahn ist jedoch ein solcher Prozeß nachtei­ lig.
Der Erfindung liegt das Problem zugrunde, ein Substrat mit mindestens zwei darauf angeordneten Metallstrukturen anzuge­ ben, die mit einem Damascene-Prozeß herstellbar sind und eine kleine Kapazität bilden. Ferner soll ein Verfahren zur Her­ stellung eines solchen Substrats angegeben werden.
Bei einem Damascene-Prozeß werden zur Erzeugung von Kontakten oder Leiterbahnen in einer isolierenden Schicht Vertiefungen erzeugt. Anschließend wird Metall abgeschieden und durch che­ misch-mechanisches Polieren planarisiert, so daß in den Ver­ tiefungen die Kontakte und die Leiterbahnen erzeugt werden.
Das Problem wird gelöst durch ein Substrat mit mindestens zwei darauf angeordneten Metallstrukturen, bei dem auf dem Substrat eine erste isolierende Schicht angeordnet ist. Auf der ersten isolierenden Schicht ist eine zweite isolierende Schicht angeordnet, die aus einem anderen Material als die erste isolierende Schicht besteht. In der ersten isolierenden Schicht sind Hohlräume angeordnet, die durch die zweite iso­ lierende Schicht bedeckt werden. Die Metallstrukturen sind voneinander beabstandet und weisen jeweils eine obere hori­ zontale Oberfläche auf, die in der Höhe einer oberen horizon­ talen Oberfläche der zweiten isolierenden Schicht liegt. Die Hohlräume sind so angeordnet, daß sie nicht an die Metall­ strukturen angrenzen und daß mindestens ein Hohlraum zwischen den beiden Metallstrukturen angeordnet ist. Sämtliche hori­ zontalen Querschnitte des Hohlraums im Bereich der ersten isolierenden Schicht sind im wesentlichen gleich.
Das Problem wird ferner gelöst durch ein Verfahren zur Erzeu­ gung eines Substrats mit mindestens zwei darauf angeordneten Metallstrukturen, bei dem auf dem Substrat eine erste isolie­ rende Schicht erzeugt wird. Auf der ersten isolierenden Schicht wird eine zweite isolierende Schicht erzeugt, die aus einem anderen Material als die erste isolierende Schicht be­ steht. In der ersten isolierenden Schicht werden Hohlräume erzeugt, die durch die zweite isolierende Schicht bedeckt werden. Die Metallstrukturen werden so erzeugt, daß sie von­ einander beabstandet sind und jeweils eine obere horizontale Oberfläche aufweisen, die in der Höhe einer oberen horizonta­ len Oberfläche der zweiten isolierenden Schicht liegt. Die Hohlräume werden so erzeugt, daß sie nicht an die Metall­ strukturen angrenzen und daß mindestens ein Hohlraum zwischen den beiden Metallstrukturen angeordnet ist. Der Hohlraum wird so erzeugt, daß sämtliche horizontalen Querschnitte des Hohl­ raums im Bereich der ersten isolierenden Schicht im wesentli­ chen gleich sind.
Die horizontalen Querschnitte und die horizontalen Oberflä­ chen verlaufen im wesentlichen parallel zu einer Oberfläche des Substrats, auf dem die erste isolierende Schicht angeord­ net ist.
Der Hohlraum zwischen den Metallstrukturen verringert die Ka­ pazität, die durch die beiden Metallstrukturen gebildet wird.
Da die Hohlräume tiefer liegen als die Metallstrukturen, kön­ nen die Metallstrukturen durch Erzeugung von Vertiefungen in der ersten isolierenden Schicht sowie Auffüllung der Vertie­ fungen durch Abscheiden und chemisch mechanisches Polieren von Metall erzeugt werden. Es kann also ein Damascene-Prozeß zur Erzeugung der Metallstrukturen verwendet werden.
Die Metallstrukturen sind beispielsweise Kontakte oder Lei­ terbahnen einer Metallisierungsebene einer integrierten Schaltungsanordnung.
Da die Hohlräume nicht an die Metallstrukturen angrenzen, können die Metallstrukturen nach Erzeugung der Hohlräume er­ zeugt werden, ohne daß beim Abscheiden des Metalls die Hohl­ räume mit Metall gefüllt werden.
Das Vorsehen der zweiten isolierenden Schicht ermöglicht die Erzeugung des Hohlraums, bei dem sämtliche horizontale Quer­ schnitte im Bereich der ersten isolierenden Schicht im we­ sentlichen gleich sind. Innerhalb der ersten isolierenden Schicht verengen sich also z. B. die Hohlräume nicht nach oben, was zu einer größeren Kapazität führen würde.
Beispielsweise wird der Hohlraum erzeugt, indem eine Vertie­ fung in der ersten isolierenden Schicht erzeugt wird und mit einer Füllung gefüllt wird. Anschließend wird die zweite iso­ lierende Schicht abgeschieden. In der zweiten isolierenden Schicht wird eine Öffnung über der Füllung gebildet durch die die Füllung durch isotropes Ätzen entfernt wird. Anschließend wird die Öffnung geschlossen. Eine weitere Möglichkeit den Hohlraum zu erzeugen besteht darin, eine Vertiefung in der ersten isolierenden Schicht zu erzeugen und mindestens einen Teil der zweiten isolierenden Schicht durch selektives Ab­ scheiden zu erzeugen, bei dem kein Material auf der ersten isolierenden Schicht abgeschieden wird.
Im folgenden wird ein Verfahren beschrieben, bei dem der Hohlraum durch selektives Abscheiden erzeugt wird und bei dem die Hohlräume und die Metallstrukturen selbstjustiert neben­ einander erzeugt werden.
Auf der ersten isolierenden Schicht wird eine Maske erzeugt, die mindestens ein erstes Gebiet und ein davon beabstandetes zweites Gebiet der ersten isolierenden Schicht bedeckt. Mit Hilfe der Maske wird die erste isolierende Schicht bis zu ei­ ner ersten Tiefe geätzt. Nach dem Ätzen bis zur ersten Tiefe werden als Teil der zweiten isolierenden Schicht Spacer mit einer solchen Dicke erzeugt, daß mindestens zwei der Spacer zwischen dem ersten Gebiet und dem zweiten Gebiet angeordnet sind und voneinander beabstandet sind. Nach Erzeugung der Spacer wird Material möglichst konform abgeschieden und ani­ sotrop rückgeätzt bis die Maske freigelegt wird, so daß Füll­ strukturen erzeugt werden. Ist der Abstand zwischen den bei­ den Spacern größer als die doppelte Dicke des für die Füll­ strukturen abgeschiedenen Materials, so sind zwei spacerför­ mige Füllstrukturen zwischen den beiden Spacern angeordnet, die jeweils an einen der beiden Spacer angrenzen. Ist der Ab­ stand zwischen den beiden Spacern kleiner als die doppelte Dicke des für die Füllstrukturen abgeschiedenen Materials, so grenzt eine Füllstruktur an beide Spacer an.
Nach Erzeugung der Füllstrukturen werden als Teil der zweiten isolierenden Schicht Füllschichten erzeugt, indem Material abgeschieden und chemisch mechanisch poliert wird, bis die Maske freigelegt wird. Vorzugsweise ist die Dicke des abge­ schiedenen Materials für die Füllschichten größer als die Summe der Dicke der Maske und der ersten Tiefe, so daß nach dem chemisch-mechanischen Polieren eine ebene Oberfläche vor­ liegt.
Die Füllstrukturen werden nach Erzeugung der Füllschichten entfernt. Die durch die Entfernung der Füllstrukturen freige­ legten Teile der ersten isolierenden Schicht werden bis zu einer zweiten Tiefe, die tiefer als die erste Tiefe liegt, geätzt, so daß erste Vertiefungen erzeugt werden. Es wird Ma­ terial durch einen selektiven Abscheideprozeß derart abge­ schieden, daß das Material auf die Spacer aber nicht auf der ersten isolierenden Schicht abgeschieden wird, bis in den er­ sten Vertiefungen vom Material bedeckte Hohlräume entstehen. Nach Bildung der Hohlräume wird chemisch-mechanisch poliert bis die Maske abgetragen wird, so daß aus dem selektiv abge­ schiedenen Material als Teil der zweiten isolierenden Schicht Deckelstrukturen erzeugt werden, die die Hohlräume bedecken und zwischen den Spacern angeordnet sind.
Das erste Gebiet und das zweite Gebiet, die durch die Entfer­ nung der Maske freigelegt sind, werden selektiv zu den Dec­ kelstrukturen, den Füllschichten und den ersten Spacern ge­ ätzt, so daß zweite Vertiefungen, die mindestens bis zur zweiten Tiefe reichen, erzeugt werden. Anschließend wird Me­ tall abgeschieden und durch chemisch mechanisches Polieren abgetragen bis die Deckelstrukturen freigelegt werden, so daß in den zweiten Vertiefungen Metallstrukturen erzeugt werden.
Die Metallstrukturen werden also durch einen Damascene-Prozeß hergestellt.
Die Deckelstrukturen, die Spacer und die Füllschichten bilden die zweite isolierende Schicht.
Die erste Tiefe bestimmt die Dicke der Deckelstrukturen und ist gleich der Dicke der Deckelstrukturen. Die zweite Tiefe bestimmt einen Abstand zwischen den Böden der Hohlräume und einer unteren horizontalen Oberfläche der ersten isolierenden Schicht. Die Differenz zwischen der Dicke der ersten isolie­ renden Schicht und der zweiten Tiefe ist gleich diesem Ab­ stand. Eine Breite der Hohlräume kann bis zu der doppelten Dicke des Materials, das zur Erzeugung der Füllstrukturen ab­ geschieden wird, betragen. Die Dicke des Materials zur Erzeu­ gung der Füllstrukturen ist im wesentlichen, d. h. bei 100%ig konformer Abscheidung, gleich der Breite der Hohlräume für den Fall, daß der Abstand zwischen zwei der Spacer, zwischen denen kein Teil der Maske liegt, größer ist als die doppelte Dicke dieses Materials. Die Breite eines Hohlraums ist eine Abmessung, die in einer horizontalen Ebene verläuft und senk­ recht zu einer neben dem Hohlraum angeordneten seitlichen Fläche eines der Metallstrukturen verläuft.
Die zweiten Vertiefungen können die erste isolierende Schicht durchtrennen.
Aufgrund der selbstjustierten Prozeßschritte sind die Hohl­ räume so angeordnet, daß die Metallstrukturen seitlich an Teile der ersten isolierenden Schicht angrenzen, die eine de­ finierte horizontale Dicke aufweisen. Diese definierte hori­ zontale Dicke wird durch die Dicke der Spacer bestimmt. Die Dicke der Spacer ist gleich der definierten horizontalen Dic­ ke.
Die Kapazität, die durch die beiden Metallstrukturen gebildet wird, ist umso kleiner je dünner die Spacer und die Deckel­ strukturen sind und je tiefer die zweite Tiefe ist.
Zur Erniedrigung der Kapazität ist es vorteilhaft, wenn der Abstand zwischen den beiden Metallstrukturen etwa gleich der Summe der doppelten Dicke der Spacer und der doppelten Dicke des zur Erzeugung der Füllstrukturen abgeschiedenen Materials ist. In diesem Fall ist ein einziger, besonders breiter Hohl­ raum zwischen den Metallstrukturen angeordnet.
Durch das selektive Abscheiden des Materials zur Erzeugung der Deckelstrukturen weist die zweite isolierende Schicht Einbuchtungen auf, die über mittleren Bereichen der Hohlräume angeordnet sind.
Die Füllstrukturen sind selektiv ätzbar zur Maske, zu den Füllschichten und zu den Spacern. Die erste isolierende Schicht ist selektiv ätzbar zur Maske, zu den Füllschichten, zu den Spacern und zu den Deckelstrukturen. Die Maske, die Füllschichten, die Spacer und die Deckelstrukturen können aus demselben Material bestehen.
Zur Prozeßvereinfachung ist es vorteilhaft, wenn die Füll­ strukturen und die erste isolierende Schicht aus demselben Material bestehen, da die Entfernung der Füllstrukturen und die Erzeugung der zweiten Vertiefungen in einem Ätzschritt durchgeführt werden können. Beispielsweise bestehen die Füll­ strukturen und die erste isolierende Schicht aus Siliziumni­ trid. Vorzugsweise bestehen dann die Maske, die Füllschich­ ten, die Spacer und die Deckelstrukturen aus SiO2.
Bestehen die Spacer aus SiO2, so kann das selektive Abschei­ den des Materials auf den Spacern durch einen O3/TEOS-CVD- Prozeß erfolgen. Vorzugsweise wird der Prozeß bei einem Druck von zwischen 200 und 700 Torr und einer Ozonkonzentration zwischen 10 und 15 Gew.-% durchgeführt.
Vorzugsweise ist die zweite isolierende Schicht abgesehen von den Einbuchtungen bei einer Technologiegeneration, bei der Metallstrukturen eine Breite von x*350 nm aufweisen, wobei x eine positive Zahl ist, zwischen x*50 nm und x*100 nm dick. Beim Ätzen bis zur ersten Tiefe wird also zwischen x*100 nm und x*150 nm tief geätzt.
Die Spacer und die dadurch definierte horizontale Dicke der Teile der ersten isolierenden Schicht betragen vorzugsweise zwischen x*30 nm und x*80 nm.
Ist die erste isolierende Schicht auf einem Material aufge­ bracht, auf dem beim selektiven Abscheiden des Materials ebenfalls Material abgeschieden werden würde, so ist es vor­ teilhaft, wenn die ersten Vertiefungen die erste isolierende Schicht nicht durchtrennen. Vorzugsweise werden die ersten Vertiefungen so erzeugt, daß die zweite Tiefe zwischen x*30 m und x*80 nm oberhalb der unteren horizontalen Oberfläche der ersten isolierenden Schicht liegt.
Das Material zur Erzeugung der Füllstrukturen wird vorzugs­ weise in einer Dicke von ca. x*100 nm und x*200 nm abgeschie­ den.
Zur Verhinderung von Diffusion von Metallionen, z. B. Cu, in die erste isolierende Schicht und/oder in die zweite isolie­ rende Schicht ist es vorteilhaft, wenn vor Erzeugung der Me­ tallstrukturen und nach Erzeugung der zweiten Vertiefungen eine dünne als Diffusionsbarriere wirkende Schicht abgeschie­ den wird. Diese Schicht besteht beispielsweise aus TaN/Ta oder einer Doppelschicht aus TaN und Ta.
Im folgenden wird ein Ausführungsbeispiel der Erfindung an­ hand der Figuren näher erläutert.
Fig. 1 zeigt einen Querschnitt durch ein Substrat, nachdem Halbleiterbauelemente, eine SiO2-Schicht, Kontakte, eine erste isolierende Schicht und eine Maske erzeugt wurden.
Fig. 2 zeigt den Querschnitt aus Fig. 1, nachdem Spacer und Füllstrukturen erzeugt wurden.
Fig. 3 zeigt den Querschnitt aus Fig. 2, nachdem Füll­ schichten erzeugt wurden, die Füllstrukturen entfernt wurden und erste Vertiefungen erzeugt wurden.
Fig. 4 zeigt den Querschnitt aus Fig. 3, nachdem Deckel­ strukturen erzeugt wurden und die Maske entfernt wur­ de.
Fig. 5 zeigt den Querschnitt aus Fig. 4, nachdem zweite Vertiefungen und Metallstrukturen erzeugt wurden.
Fig. 6 zeigt ein Ersatzschaltbild für die Kapazitäten zwi­ schen zwei der Metallstrukturen.
Die Figuren sind nicht maßstabsgetreu.
Im Ausführungsbeispiel ist ein Substrat 1 aus Silizium vorge­ sehen, in dessen Oberfläche Halbleiterbauelemente Ha einer integrierten Schaltungsanordnung angeordnet sind, die schema­ tisch in Fig. 1 dargestellt sind.
Auf dem Substrat 1 wird eine ca. 400 nm dicke SiO2-Schicht S abgeschieden. In der SiO2-Schicht S werden Kontaktlöcher zu den Halbleiterbauelementen Ha geöffnet und Kontakte K er­ zeugt, indem Wolfram in einer Dicke von ca. 200 nm abgeschie­ den wird und durch chemisch mechanisches Polieren abgetragen wird bis die SiO2-Schicht S freigelegt wird (siehe Fig. 1).
Auf der SiO2-Schicht S wird zur Erzeugung einer ersten iso­ lierenden Schicht I1 Siliziumnitrid in einer Dicke von ca. 600 nm durch einen Plasma-CVD-Prozeß abgeschieden.
Auf der ersten isolierenden Schicht I1 wird zur Erzeugung ei­ ner Maske M SiO2 in einer Dicke von ca. 150 nm abgeschieden und durch ein photolithographisches Verfahren strukturiert. Fig. 1 zeigt drei streifenförmige Gebiete der ersten isolie­ renden Schicht I1, die von der Maske M bedeckt werden. Die streifenförmigen Gebiete sind ca. 350 nm breit. Ein erstes der Gebiete und ein zweites der Gebiete weisen einen Abstand von ca. 600 nm voneinander auf. Das zweite Gebiet und ein drittes der Gebiete weisen einen Abstand von ca. 350 nm von­ einander auf. Bei der Strukturierung des SiO2 zur Erzeugung der Maske M wird auch die erste isolierende Schicht I1 bis zu einer ersten Tiefe T1 geätzt, die ca. 150 nm beträgt.
Anschließend wird SiO2 in einer Dicke von ca. 50 nm abge­ schieden und selektiv zu Siliziumnitrid anisotrop rückgeätzt bis Teile der ersten isolierenden Schicht I1 und die Maske M freigelegt werden. Dadurch entstehen Spacer SP, die an seit­ liche Flächen der Maske M angrenzen. Zwischen jeweils zwei der streifenförmigen Gebiete sind zwei der Spacer SP angeord­ net (siehe Fig. 2).
Zur Erzeugung von Füllstrukturen F wird Siliziumnitrid in ei­ ner Dicke von ca. 150 nm abgeschieden und selektiv zu SiO2 anisotrop rückgeätzt bis die Maske M freigelegt wird. Zwi­ schen dem ersten streifenförmigen Gebiet und dem zweiten streifenförmigen Gebiet werden dadurch zwei spacerförmige der Füllstrukturen F gebildet, die an die Spacer SP angrenzen. Zwischen dem zweiten streifenförmigen Gebiet und dem dritten streifenförmigen Gebiet wird eine der Füllstrukturen F gebil­ det, die an zwei der Spacer SP angrenzt (siehe Fig. 2).
Zur Erzeugung von Füllschichten FS wird SiO2 in einer Dicke von ca. 500 nm abgeschieden und durch chemisch-mechanisches Polieren abgetragen bis die Füllstrukturen F freigelegt wer­ den (siehe Fig. 3). Dadurch wird eine ebene Oberfläche ge­ bildet. Die Füllschichten FS sind zwischen den Füllstrukturen F angeordnet.
Durch anisotropes Ätzen von Siliziumnitrid selektiv zu SiO2 mit zum Beispiel SF6/He oder CF4/O2/Ar werden die Füllstruk­ turen F entfernt und darunterliegende Teile der ersten iso­ lierenden Schicht I1 bis zu einer zweiten Tiefe T2, die ca. 50 nm oberhalb der SiO2-Schicht S liegt, geätzt. Dadurch wer­ den in der ersten isolierenden Schicht I1 erste Vertiefungen V1 erzeugt (siehe Fig. 3).
Durch einen O3/TEOS-CVD-Prozeß wird bei einem Druck von ca. 200 bis 700 Torr und einer Ozonkonzentration von ca. 10 bis 15 Gew.-% SiO2 selektiv auf SiO2 abgeschieden. Dabei wird das SiO2 auf den Spacern SP der Maske M und den Füllschichten FS aber nicht auf der ersten isolierenden Schicht I1 abgeschie­ den. Das selektive Abscheiden des SiO2 wird beendet, wenn in den ersten Vertiefungen V1 Hohlräume H gebildet werden, die vom selektiv abgeschiedenen SiO2 vollständig bedeckt werden. Anschließend wird chemisch mechanisch poliert bis die erste isolierende Schicht I1 freigelegt wird. Dabei wird die Maske M entfernt. Aus dem selektiv abgeschiedenen SiO2 werden durch das chemisch-mechanische Polieren Deckelstrukturen D gebil­ det, die die Hohlräume H bedecken (siehe Fig. 4). Die Dec­ kelstrukturen D, die nach dem chemisch-mechanischen Polieren übrigbleibenden Teile der Spacer SP und die nach dem che­ misch-mechanischen Polieren übrigbleibenden Teile der Füll­ schichten FS bilden eine zweite isolierende Schicht I2.
Durch anisotropes Ätzen mit zum Beispiel SF6/He oder CF4/O2/Ar wird Siliziumnitrid selektiv zu SiO2 geätzt, so daß in den streifenförmigen Gebieten zweite Vertiefungen V2 er­ zeugt werden, die die erste isolierende Schicht I1 durchtren­ nen (siehe Fig. 5). Dabei werden die Kontakte K freigelegt.
Zur Erzeugung von Metallstrukturen MS wird Kupfer in einer Dicke von ca. 400 nm durch Sputtern abgeschieden und durch chemisch mechanisches Polieren planarisiert, bis die zweite isolierende Schicht I2 freigelegt wird. Die Metallstrukturen MS wirken als Leiterbahnen und sind über die Kontakte K mit den Halbleiterbauelementen Ha der integrierten Schaltungsan­ ordnung verbunden.
Im folgenden wird die spezifische Kapazität des Hohlraums H, der zwischen der Metallstruktur MS, die im zweiten streifen­ förmigen Gebiet erzeugt wurde, und der Metallstruktur MS, die im dritten streifenförmigen Gebiet erzeugt wurde, angeordnet ist, berechnet. Die spezifische Kapazität ist die auf eine Längeneinheit der Metallstrukturen MS bezogene Kapazität.
Fig. 6 zeigt das Ersatzschaltbild für die spezifische Kapa­ zität zwischen den beiden Metallstrukturen.
Eine obere Kapazität CO wird gebildet durch Teile der Metall­ strukturen MS, die von einer oberen Oberfläche der Metall­ strukturen MS bis zur ersten Tiefe T1 reichen. Zwischen die­ sen Teilen der Metallstrukturen MS ist im wesentlichen SiO2 vorhanden, so daß C0/L = (εr' ε0) T1/B ist, wobei B der Ab­ stand zwischen den beiden Metallstrukturen MS ist, εr die re­ lative Dielektrizitätskonstante von SiO2 ist und 3,9 beträgt und L eine Längeneinheit ist.
Die mittlere Kapazität CH, die durch mittlere Teile der Me­ tallstrukturen MS gebildet werden, die von der ersten Tiefe T1 bis zur zweiten Tiefe T2 reichen, ist eine Reihenschaltung von drei Kapazitäten. Bei der ersten Kapazität C1 ist die zu­ gehörige Dielektrizitätskonstante εr die von Siliziumnitrid also gleich 7,8. C1/L = εr × ε0 × (T2 - T1)/B1, wobei B1 gleich der horizontalen Dicke der Spacer SP ist. Die dritte Kapazität C3 hat denselben Wert wie die erste Kapazität. Die zweite Kapazität C2 wird durch den Hohlraum H gebildet. C2/L = ε0 × (T2 - T1)/(B - 2 × B1). Die Kapazität CH der Reihen­ schaltung beträgt folglich CH/L = ε0 × (T2 - T1)/(B × (1 + (εr - 1) × (B - 2 × B1)/B)).
Die untere Kapazität CU, die durch Teile der Metallstrukturen MS, die sich von der SiO2-Schicht S bis zur zweiten Tiefe T2 erstrecken, gebildet wird, wird durch Siliziumnitrid be­ stimmt. CU/L = εr × ε0 × (DI - T2)/B, wobei DI die vertikale Dicke der Metallstrukturen MS ist.
Die gesamte Kapazität ist die Summe aus CU, CO und CH.
Es sind viele Variationen des Ausführungsbeispiels denkbar, die ebenfalls im Rahmen der Erfindung liegen. So können Ab­ messungen der beschriebenen Schichten, Spacer, Kontakte, Ver­ tiefungen und Metallstrukturen an die jeweiligen Erfordernis­ se angepaßt werden. Dasselbe gilt für die Wahl der Materiali­ en.
Zur Erzeugung von Vias oder Kontaktpads statt Leiterbahnen können die Gebiete der ersten isolierenden Schicht I1, die von der Maske M bedeckt werden, auch quadratische oder runde Form haben.
Kupfer kann auch durch Sputtern und elektrochemische Abschei­ dung aufgebracht werden.

Claims (10)

1. Substrat mit mindestens zwei darauf angeordneten Metall­ strukturen,
  • - bei dem auf dem Substrat (1) eine erste isolierende Schicht (I1) angeordnet ist,
  • - bei dem auf der ersten isolierenden Schicht (I1) eine zwei­ te isolierende Schicht (I2) angeordnet ist, die aus einem anderen Material als die erste isolierende Schicht (I1) be­ steht,
  • - bei dem in der ersten isolierenden Schicht (I1) Hohlräume (H) angeordnet sind, die durch die zweite isolierende Schicht (I2) bedeckt werden,
  • - bei dem die Metallstrukturen (MS) voneinander beabstandet sind und jeweils eine obere horizontale Oberfläche aufwei­ sen, die in der Höhe einer oberen horizontalen Oberfläche der zweiten isolierenden Schicht (I2) liegt,
  • - bei dem die Hohlräume (H) so angeordnet sind, daß sie nicht an die Metallstrukturen (MS) angrenzen und daß mindestens ein Hohlraum (H) zwischen den beiden Metallstrukturen (MS) angeordnet ist,
  • - bei dem sämtliche horizontale Querschnitte des Hohlraums (H) im Bereich der ersten isolierenden Schicht (I1) im we­ sentlichen gleich sind.
2. Substrat nach Anspruch 1,
  • - bei dem die erste isolierende Schicht (I1) aus Siliziumni­ trid besteht,
  • - bei dem die zweite isolierende Schicht (I2) aus SiO2 be­ steht.
3. Substrat nach Anspruch 1 oder 2,
  • - bei dem die zweite isolierende Schicht (I2) Einbuchtungen aufweist, die über mittleren Bereichen der Hohlräume (H) angeordnet sind.
4. Substrat nach einem der Ansprüche 1 bis 3,
  • - bei dem die Hohlräume (H) so angeordnet sind, daß die Me­ tallstrukturen (MS) seitlich an Teile der ersten isolieren­ den Schicht (I1) angrenzen, die eine definierte horizontale Dicke aufweisen.
5. Substrat nach Anspruch 4,
  • - bei dem die zweite isolierende Schicht (I2) abgesehen von den Einbuchtungen zwischen 50 nm und 100 nm dick ist,
  • - bei dem die definierte horizontale Dicke der Teile der er­ sten isolierenden Schicht (I1) zwischen 30 nm und 80 nm be­ trägt.
6. Verfahren zur Erzeugung eines Substrat mit mindestens zwei darauf angeordneten Metallstrukturen,
  • - bei dem auf dem Substrat (1) eine erste isolierende Schicht (I1) erzeugt wird,
  • - bei dem auf der ersten isolierenden Schicht (I1) eine zwei­ te isolierende Schicht (I2) erzeugt wird, die aus einem an­ deren Material als die erste isolierende Schicht (I1) be­ steht,
  • - bei dem in der ersten isolierenden Schicht (I1) Hohlräume (H) erzeugt werden, die durch die zweite isolierende Schicht (I2) bedeckt werden,
  • - bei dem die Metallstrukturen (MS) so erzeugt werden daß sie voneinander beabstandet sind und jeweils eine obere hori­ zontale Oberfläche aufweisen, die in der Höhe einer oberen horizontalen Oberfläche der zweiten isolierenden Schicht (I2) liegt,
  • - bei dem die Hohlräume (H) so erzeugt werden, daß sie nicht an die Metallstrukturen (MS) angrenzen und daß mindestens ein Hohlraum (H) zwischen den beiden Metallstrukturen (MS) angeordnet ist,
  • - bei dem der Hohlraum (H) so erzeugt wird, daß sämtliche ho­ rizontalen Querschnitte des Hohlraums (H) im Bereich der ersten isolierenden Schicht (I1) im wesentlichen gleich sind.
7. Verfahren nach Anspruch 6,
  • - bei dem auf der ersten isolierenden Schicht (I1) eine Maske (M) erzeugt wird, die ein erstes Gebiet und ein davon beab­ standetes zweites Gebiet der ersten isolierenden Schicht (I1) bedeckt,
  • - bei dem mit Hilfe der Maske (M) die erste isolierende Schicht (I1) bis zu einer ersten Tiefe (T1) geätzt wird,
  • - bei dem nach dem Ätzen bis zur ersten Tiefe (T1) als Teil der zweiten isolierenden Schicht (I2) Spacer (SP) mit einer solchen Dicke erzeugt werden, daß mindestens zwei der Spacer (SP) zwischen dem ersten Gebiet und dem zweiten Ge­ biet angeordnet sind und voneinander beabstandet sind,
  • - bei dem nach Erzeugung der Spacer (SP) Material abgeschie­ den und rückgeätzt wird bis die Maske (M) freigelegt wird, so daß Füllstrukturen (F) erzeugt werden,
  • - bei dem nach Erzeugung der Füllstrukturen (F) als Teil der zweiten isolierenden Schicht (I2) Füllschichten (FS) er­ zeugt werden, indem Material abgeschieden und chemisch­ mechanisch poliert wird, bis die Maske (M) freigelegt wird,
  • - bei dem die Füllstrukturen (F) nach Erzeugung der Füll­ schichten (FS) entfernt werden,
  • - bei dem die durch die Entfernung der Füllstrukturen (F) freigelegten Teile der ersten isolierenden Schicht (I1) bis zu einer zweiten Tiefe (T2), die tiefer als die erste Tiefe (T1) liegt, geätzt werden, so daß erste Vertiefungen (V1) erzeugt werden,
  • - bei dem Material selektiv auf die Spacer (SP) und nicht auf der ersten isolierenden Schicht (I1) abgeschieden wird, bis in den ersten Vertiefungen (V1) vom Material bedeckte Hohl­ räume (H) entstehen,
  • - bei dem nach Bildung der Hohlräume (H) chemisch mechanisch poliert wird, bis die Maske (M) abgetragen wird, so daß aus dem selektiv abgeschiedenen Material als Teil der zweiten isolierenden Schicht (I2) Deckelstrukturen (D) erzeugt wer­ den, die die Hohlräume (H) bedecken,
  • - bei dem das erste Gebiet und das zweite Gebiet, die auf­ grund der Entfernung der Maske (M) freiliegen, selektiv zu den Deckelstrukturen (D), den Füllschichten (FS) und den Spacern (SP) anisotrop geätzt werden, so daß zweite Vertie­ fungen (V2), die mindestens bis zur zweiten Tiefe (T2) rei­ chen, erzeugt werden,
  • - bei dem Metall abgeschieden und durch chemisch mechanisches polieren abgetragen wird bis die Deckelstrukturen (D) frei­ gelegt werden, so daß in den zweiten Vertiefungen (V2) die Metallstrukturen (MS) erzeugt werden.
8. Verfahren nach Anspruch 7,
  • - bei dem die erste isolierende Schicht (I1) und die Füll­ strukturen (F) aus Siliziumnitrid erzeugt werden,
  • - bei dem die Deckelstrukturen (D), die Spacer (SP) und die Füllschichten (FS) aus SiO2 erzeugt werden.
9. Verfahren nach Anspruch 7 oder 8,
  • - bei dem die Spacer (SP) aus SiO2 erzeugt werden,
  • - bei dem das selektive Abscheiden des Materials auf den Spacern (SP) durch einen O3/TEOS-CVD-Prozeß bei einem Druck von zwischen 200 Torr und 700 Torr und einer Ozonkonzentra­ tion zwischen 10 und 15 Gew.-% erfolgt.
10. Verfahren nach einem der Ansprüche 7 bis 9,
  • - bei dem die Metallstrukturen (MS) eine Breite von x*350 nm aufweisen, wobei x eine positive Zahl ist,
  • - bei dem beim Ätzen bis zur erste Tiefe (T1) zwischen x*100 nm und x*150 nm tief geätzt wird,
  • - bei dem die ersten Vertiefungen (V1) so erzeugt werden, daß die zweite Tiefe (T2) zwischen x*30 nm und x*80 nm oberhalb einer unteren horizontalen Oberfläche der ersten isolieren­ den Schicht (I1) liegt,
  • - bei dem die Spacer (SP) mit einer Dicke von zwischen x*30 nm und x*80nm erzeugt werden,
  • - bei dem das Material zur Erzeugung der Füllstrukturen (F) in einer Dicke von zwischen x*100 nm und x*200 nm abgeschie­ den wird.
DE19957302A 1999-11-29 1999-11-29 Substrat mit mindestens zwei darauf angeordneten Metallstrukturen und Verfahren zu dessen Herstellung Expired - Fee Related DE19957302C2 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE19957302A DE19957302C2 (de) 1999-11-29 1999-11-29 Substrat mit mindestens zwei darauf angeordneten Metallstrukturen und Verfahren zu dessen Herstellung
TW089125205A TW499734B (en) 1999-11-29 2000-11-28 Substrate with at least two metal-structures and its production method
US09/725,346 US6686643B2 (en) 1999-11-29 2000-11-29 Substrate with at least two metal structures deposited thereon, and method for fabricating the same
KR1020000071542A KR100651317B1 (ko) 1999-11-29 2000-11-29 그 위에 적어도 두 개의 금속 구조물이 배치된 기판 및 그제조 방법
JP2000363142A JP2001210715A (ja) 1999-11-29 2000-11-29 少なくとも２つの金属構造体が配置された基板とその製作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19957302A DE19957302C2 (de) 1999-11-29 1999-11-29 Substrat mit mindestens zwei darauf angeordneten Metallstrukturen und Verfahren zu dessen Herstellung

Publications (2)

Publication Number Publication Date
DE19957302A1 true DE19957302A1 (de) 2001-05-31
DE19957302C2 DE19957302C2 (de) 2001-11-15

Family

ID=7930662

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19957302A Expired - Fee Related DE19957302C2 (de) 1999-11-29 1999-11-29 Substrat mit mindestens zwei darauf angeordneten Metallstrukturen und Verfahren zu dessen Herstellung

Country Status (5)

Country Link
US (1) US6686643B2 (de)
JP (1) JP2001210715A (de)
KR (1) KR100651317B1 (de)
DE (1) DE19957302C2 (de)
TW (1) TW499734B (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10228344A1 (de) * 2002-06-25 2004-01-15 Infineon Technologies Ag Verfahren zur Herstellung von Mikrostrukturen sowie Anordnung von Mikrostrukturen
US7755160B2 (en) 2004-01-22 2010-07-13 Infineon Technologies Ag Plasma excited chemical vapor deposition method silicon/oxygen/nitrogen-containing-material and layered assembly
US7807563B2 (en) 2004-10-15 2010-10-05 Infineon Technologies Ag Method for manufacturing a layer arrangement and layer arrangement

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10161312A1 (de) * 2001-12-13 2003-07-10 Infineon Technologies Ag Verfahren zum Herstellen einer Schicht-Anordnung und Schicht-Anordnung
US6989024B2 (en) * 2002-02-28 2006-01-24 Counter Clockwise, Inc. Guidewire loaded stent for delivery through a catheter
US6838354B2 (en) * 2002-12-20 2005-01-04 Freescale Semiconductor, Inc. Method for forming a passivation layer for air gap formation
US6770554B1 (en) * 2003-03-27 2004-08-03 Applied Micro Circuits Corporation On-chip interconnect circuits with use of large-sized copper fill in CMP process
DE10341544B4 (de) * 2003-09-09 2005-10-13 Infineon Technologies Ag Verfahren zum Herstellen einer Leiterbahnanordnung und Leiterbahnanordnung
US7285474B2 (en) * 2004-09-16 2007-10-23 International Business Machines Corporation Air-gap insulated interconnections
US20070198076A1 (en) * 2006-02-13 2007-08-23 Stephen Hebert System for delivering a stent
CN102299095B (zh) * 2010-06-22 2015-09-16 中国科学院微电子研究所 层间介质层、具有该介质层的半导体器件及制造方法
US20150372107A1 (en) * 2014-06-18 2015-12-24 Stmicroelectronics, Inc. Semiconductor devices having fins, and methods of forming semiconductor devices having fins

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5869880A (en) * 1995-12-29 1999-02-09 International Business Machines Corporation Structure and fabrication method for stackable, air-gap-containing low epsilon dielectric layers
US5949143A (en) * 1998-01-22 1999-09-07 Advanced Micro Devices, Inc. Semiconductor interconnect structure with air gap for reducing intralayer capacitance in metal layers in damascene metalization process

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5994776A (en) * 1996-01-11 1999-11-30 Advanced Micro Devices, Inc. Interlevel dielectric with multiple air gaps between conductive lines of an integrated circuit
US6211561B1 (en) * 1998-11-16 2001-04-03 Conexant Systems, Inc. Interconnect structure and method employing air gaps between metal lines and between metal layers
US6815329B2 (en) * 2000-02-08 2004-11-09 International Business Machines Corporation Multilayer interconnect structure containing air gaps and method for making

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5869880A (en) * 1995-12-29 1999-02-09 International Business Machines Corporation Structure and fabrication method for stackable, air-gap-containing low epsilon dielectric layers
US5949143A (en) * 1998-01-22 1999-09-07 Advanced Micro Devices, Inc. Semiconductor interconnect structure with air gap for reducing intralayer capacitance in metal layers in damascene metalization process

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10228344A1 (de) * 2002-06-25 2004-01-15 Infineon Technologies Ag Verfahren zur Herstellung von Mikrostrukturen sowie Anordnung von Mikrostrukturen
US6825098B2 (en) 2002-06-25 2004-11-30 Infineon Technologies Ag Method for fabricating microstructures and arrangement of microstructures
US7023063B2 (en) 2002-06-25 2006-04-04 Infineon Technologies Ag Arrangement of microstructures
DE10228344B4 (de) * 2002-06-25 2007-02-08 Infineon Technologies Ag Verfahren zur Herstellung von Mikrostrukturen sowie Anordnung von Mikrostrukturen
US7755160B2 (en) 2004-01-22 2010-07-13 Infineon Technologies Ag Plasma excited chemical vapor deposition method silicon/oxygen/nitrogen-containing-material and layered assembly
US7807563B2 (en) 2004-10-15 2010-10-05 Infineon Technologies Ag Method for manufacturing a layer arrangement and layer arrangement

Also Published As

Publication number Publication date
TW499734B (en) 2002-08-21
KR100651317B1 (ko) 2006-11-28
US6686643B2 (en) 2004-02-03
KR20010052018A (ko) 2001-06-25
US20010002732A1 (en) 2001-06-07
DE19957302C2 (de) 2001-11-15
JP2001210715A (ja) 2001-08-03

Similar Documents

Publication Publication Date Title
DE10256346B4 (de) Halbleiterbauelement mit MIM-Kondensator und Zwischenverbindung und Herstellungsverfahren dafür
DE102005039323B4 (de) Leitbahnanordnung sowie zugehöriges Herstellungsverfahren
DE19935946B4 (de) Verfahren zum Ausbilden einer dielektrischen Schicht
DE69730580T2 (de) Verfahren zur Herstellung eines Halbleiterelements mit zwei Isolatoren unterschiedlicher Dielektrizitätskonstante
DE60211915T2 (de) Halbleiterstruktur unter verwendung von opfermaterial und zugeörige herstellungsverfahren
DE4310955C2 (de) Verfahren zum Bearbeiten eines Halbleiterwafers
DE3834241A1 (de) Halbleitereinrichtung
DE19957302C2 (de) Substrat mit mindestens zwei darauf angeordneten Metallstrukturen und Verfahren zu dessen Herstellung
DE10056871A1 (de) Feldeffekttransistor mit verbessertem Gatekontakt und Verfahren zur Herstellung desselben
DE69015564T2 (de) Vollverdiefte verbindungsstruktur mit titanium/wolfram und selektivem cvd-wolfram.
DE10140754A1 (de) Leiterbahnanordnung und Verfahren zum Herstellen einer Leiterbahnanordnung
DE10302377A1 (de) Verfahren zur Herstellung eines vertikalen Metall-Isolator-Metall-Kondensators
DE19645033A1 (de) Verfahren zur Bildung eines Metalldrahtes
DE102004033825A1 (de) Verfahren zur Herstellung einer Kondensatoranordnung sowie zugehörige Kondensatoranordnung
DE19843624C1 (de) Integrierte Schaltungsanordnung und Verfahren zu deren Herstellung
DE10228344B4 (de) Verfahren zur Herstellung von Mikrostrukturen sowie Anordnung von Mikrostrukturen
DE102006041004B4 (de) Technik zum Reduzieren plasmainduzierter Ätzschäden während der Herstellung von Kontaktdurchführungen in Zwischenschichtdielektrika
WO2005074021A1 (de) Passivierung tiefer isolierender trenngraeben mit versenkten abdeckschichten
DE19719909A1 (de) Zweifaches Damaszierverfahren
DE60032051T2 (de) Verfahren zum Bilden einer mehrlagigen Zweifach-Polysilizum-Struktur
DE10109877A1 (de) Leiterbahnanordnung und Verfahren zur Herstellung einer Leiterbahnanordnung
DE10142201A1 (de) Mittels einer gefrierenden Prozessflüssigkeit erzeugte Hohlräume mit Submikrometer-Strukturen in einer Halbleitereinrichtung
DE10239218A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung und deren Aufbau
DE69133411T2 (de) Iteratives Verfahren zum Herstellen von selbstjustierender Kontaktmetallisierung
DE19920970A1 (de) Verfahren zum Ausbilden von Kontaktstrecken und gleichzeitigen Planarisieren einer Substratoberfläche in integrierten Schaltungen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee