DE19700868C2 - Verfahren zum Herstellen von Verbindungen in einem Halbleiterbauteil - Google Patents

Verfahren zum Herstellen von Verbindungen in einem Halbleiterbauteil

Info

Publication number
DE19700868C2
DE19700868C2 DE19700868A DE19700868A DE19700868C2 DE 19700868 C2 DE19700868 C2 DE 19700868C2 DE 19700868 A DE19700868 A DE 19700868A DE 19700868 A DE19700868 A DE 19700868A DE 19700868 C2 DE19700868 C2 DE 19700868C2
Authority
DE
Germany
Prior art keywords
conductive material
insulating layer
layer
plug
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19700868A
Other languages
English (en)
Other versions
DE19700868A1 (de
Inventor
Young Kwon Jun
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
LG Semicon Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Semicon Co Ltd filed Critical LG Semicon Co Ltd
Publication of DE19700868A1 publication Critical patent/DE19700868A1/de
Application granted granted Critical
Publication of DE19700868C2 publication Critical patent/DE19700868C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76847—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned within the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

Die Erfindung betrifft ein Verfahren zum Herstellen von Verbindungen in ei­ nem Halbleiterbauteil, insbesondere zum Herstellen metallischer Verbindun­ gen.
Im Allgemeinen verfügen Dünnfilme aus Aluminium oder einer Legierung hieraus über hohe elektrische Leitfähigkeit und gute Strukturierbarkeit durch Trockenätzvorgänge. Ferner ist die Anhaftung an Siliziumoxidfilme gut, und die Kosten sind relativ gering. Dem gemäß werden sie im weiten Umfang als Materialien zum Herstellen von Verbindungen innerhalb eines Halbleiterbau­ teils verwendet.
Wenn jedoch die Integration integrierter Schaltungen zunimmt, wird die Größe von Bauelementen kleiner und die Ver­ bindungen werden feiner und in mehreren Schichten aufgebaut. Demgemäß werden Stufenüberdeckungen im Inneren eines Verbin­ dungslochs oder über ein Loch hinweg zu Problemen.
Anders gesagt, wird beim Verwenden eines Sputterverfahrens, das ein herkömmliches Verfahren zum Herstellen eines metal­ lischen Verbindungsfilms ist, ein solcher Film in einem Teil mit topologischen Unterschieden aufgrund einer Abschattungs­ wirkung nur dünn ausgebildet. Dies tritt insbesondere in Verbindungslöchern auf, bei denen das Verhältnis von Tiefe zu Höhe 1 oder mehr ist.
Demgemäß wird statt eines physikalischen Abscheidungsverfah­ rens ein chemisches Dampfniederschlagungsverfahren verwen­ det, mit dem Filme mit gleichmäßiger Dicke abgeschieden wer­ den können. So haben Forschungen zu einem Wolframfilm ge­ führt, der durch ein chemisches Dampfniederschlagungsverfah­ ren bei niedrigem Druck (LPCVD) mit guter Stufenüberdeckung hergestellt werden kann.
Jedoch ist der Widerstand eines Wolframverbindungsfilms mehr als doppelt so groß als der eines Aluminiumverbindungsfilms, so dass es schwierig ist, einen Wolframfilm tatsächlich als Verbindungsfilm zu verwenden. Demgemäß erfolgten weitere Entwicklungen zu einem Verfahren, bei dem ein Pfropfen in einem Verbindungsloch hergestellt wird.
Als Verfahren zum Herstellen eines Pfropfens existieren ein Verfahren, bei dem ein Wolframfilm selektiv durch ein in einem Verbindungsloch freigelegtes Substrat durch Anwenden eines selektiven chemischen Dampfniederschlagungsverfahrens aufgewachsen wird, und ein Verfahren, bei dem nach dem Her­ stellen eines Metallsperrfilms oder einer Kleberschicht ein Wolframfilm auf der gesamten Oberfläche abgeschieden wird und auf eine Abscheidungsdicke oder darüber hinaus abgeätzt wird.
Jedoch ist es bei einem derartigen selektiven Aufwachsver­ fahren nicht einfach, dafür zu sorgen, dass der Wolframfilm nicht auf einem Isolierfilm aufwächst.
Im Fall des Rückätzens nach der Abscheidung des Überzugs ist es erforderlich, eine zuverlässige Sperrschicht oder eine Kleberschicht in einem Verbindungsloch mit hohem Seitenver­ hältnis auszubilden. Um dies auszuführen, sollte unter Ver­ wendung eines Kollimators oder eines CVD-Verfahrens eine minimale Dicke gewährleistet werden, die dazu ausreicht, für Keimbildung von Wolfram am Boden oder der Seitenwand des Verbindungslochs zu sorgen.
Indessen ist, da die Dicke des Verbindungslochs abhängig vom Ausmaß der Einebnung eines Isolierfilms variabel ist, die Oberfläche des Verbindungslochs nicht tatsächlich dieselbe wie die eines Pfropfens (im allgemeinen ist die Oberfläche des Pfropfens niedriger).
Wenn zunächst durch ein CVD-Verfahren ein Verbindungsfilm aus Aluminium aufgebracht wird, ist die Stufenüberdeckung verbessert. Gleichzeitig kann Kontinuität mit Randprozessen betreffend die Technologie der Herstellung von Aluminiumver­ bindungen durch ein herkömmliches Sputterverfahren beibehal­ ten werden. Indessen hat Kupfer einen Widerstand unter dem von Aluminium sowie gute Elektromigrations- und Spannungs­ migrationseigenschaften, wodurch die Zuverlässigkeit verbes­ sert ist.
Demgemäß wurde nach Verfahren zum Herstellen von Kupfer durch Sputtern oder ein CVD-Verfahren geforscht.
Wenn jedoch eine Halogenverbindung, wie sie zum Ätzen von Aluminium nützlich ist, bei einem Ätzvorgang für Kupfer an­ gewandt wird, sollte, da der Dampfdruck von Halogenverbin­ dungen niedrig ist, die Betriebstemperatur auf ungefähr 500°C erhöht werden, um eine sinnvolle Ätzrate zu erhalten. Demgemäß wird im Fall einer Kupferverbindung anstelle einer direkten Strukturierung durch Ätzen ein Graben mit der Form eines Verbindungsmusters in einem Substrat ausgebildet. Dann wird Kupfer abgeschieden und durch ein chemisch-mechanisches Polierverfahren (CMP) zurückgeätzt, um dadurch eine vergra­ bene Leitung herzustellen. Alternativ wird ein Verfahren ausgeführt, bei dem ein Pfropfen selektiv durch vertikales Wachstum unter Verwendung einer unteren leitenden Schicht in einem Verbindungsloch oder durch ein Loch als Keim ausgebil­ det wird.
Hierbei wurde hinsichtlich Verfahren zum Herstellen einer vergrabenen Leitung ein Verfahren vorgeschlagen, bei dem ein Kontaktpfropfen und eine Leitung selbst-ausgerichtet werden, um die Kontaktfläche zwischen ihnen gleichmäßig aufrechtzu­ halten, wobei eine vergrabene Verbindung hergestellt wird, die die Kontaktbeständigkeit und die Integration verbessern Rann.
Nachfolgend wird unter Bezugnahme auf die Fig. 1a bis 1f, die Schnittansichten zum Veranschaulichen eines Herstellver­ fahrens sind, ein herkömmliches Verfahren zum Herstellen einer Verbindung in einem Halbleiterbauteil beschrieben.
Zunächst wird, wie es in Fig. 1a dargestellt ist, eine Iso­ lierschicht 3 auf einem Substrat 1 hergestellt, auf dem eine untere Leitung 2 ausgebildet ist.
Wie es in Fig. 1b dargestellt ist, wird auf die Isolier­ schicht 3 ein erster Photoresist 4 aufgetragen und so gemustert, dass ein Teil der Oberfläche der Leitung 2 freigelegt ist.
Unter Verwendung des ersten Photoresists 4 als Maske wird die Isolierschicht 3 selektiv entfernt, um ein Verbindungs­ loch 5 zum Verbinden der unteren Leitung 2 mit einer oberen Leitung, die in einem Folgeprozess hergestellt wird, auszu­ bilden.
Wie es in Fig. 1c dargestellt ist, wird, nachdem der erste Photoresist 4 entfernt ist, ein zweiter Photoresist 6 auf die strukturierte Isolierschicht 6 aufgetragen und struktu­ riert. Unter Verwendung des zweiten Photoresists 6 als Maske wird die Isolierschicht 3 selektiv entfernt, um einen Graben 7 zum Herstellen der oberen Leitung auszubilden.
Wie es in Fig. 1d dargestellt ist, wird nach dem Entfernen des zweiten Photoresist 6 eine Sperrschicht 8 aus einem Sperrmaterial, nämlich einem Metall mit hohem Schmelzpunkt oder einer Verbindung hieraus, auf der Isolierschicht 3 ein­ schließlich des freigelegten Substrats 1 hergestellt.
Dabei wird als hochschmelzendes Metall Titan (Ti) oder Ti­ tannitrid (TiN) verwendet.
Wie es in Fig. 1e dargestellt ist, wird mittels CVD oder eines elektrolytischen Abscheidungsverfahrens ein leitendes Material wie Kupfer auf der Sperrschicht 8 hergestellt, um dadurch eine obere leitende Schicht 9 herzustellen, die das Verbindungsloch 5 und den Graben 7 auffüllt.
Wie es in Fig. 1f dargestellt ist, wird die obere leitende Schicht 9 mittels eines CMP-Verfahrens zurückgeätzt, bis die Oberfläche der Sperrschicht 8 freiliegt, um dadurch den her­ kömmlichen Prozess zum Herstellen einer Verbindung in einem Halbleiterbauteil abzuschließen.
Jedoch besteht beim obigen herkömmlichen Verfahren zum Herstellen einer Verbindung in einem Halbleiterbauteil das folgende Problem.
Bei einer Erhöhung der Integrationsdichte werden die Verbindungen feiner, wodurch die Fläche des Verbindungslochs abnimmt. Da der Widerstand des vergrabenen leitenden Materials relativ größer als derjenige des Verbindungs­ lochs mit kleiner Fläche ist, nimmt der Widerstand der vergrabenen Verbin­ dung zu, was die Zuverlässigkeit eines Bauteils beeinträchtigt.
Die US 5,305,519 beschreibt ein Verfahren zum Herstellen von Verbindungen in einem Halbleiterbauteil, bei dem in eine Zwischenisolationsschicht, die eine untere leitende Schicht bedeckt, zunächst Leitungsausnehmungen aus­ gebildet werden, um anschließend Durchgangslöcher herzustellen, die die Lei­ tungsöffnungen mit der ersten leitenden Schicht verbinden. Anschließend wird ein Aluminiumpfropfen in dem Durchgangsloch hergestellt.
Danach wird zunächst ein TiW-Film auf der gesamten resultierenden Oberflä­ che abgeschieden und nachfolgend zurückgeätzt, sodass der TiW-Film nur an den Seiten der Leitungsausnehmung belassen wird. Anschließend wird ein drittes leitendes Material abgeschieden, um die obere Leitungsschicht in der dafür vorgesehenen Ausnehmung auszubilden.
Die WO 96/112 297 beschreibt die gleichzeitige Herstellung eines Durch­ gangslochs und eines Grabens für eine obere leitende Schicht in einem einzi­ gen Ätzschritt, wobei zwischen einer unteren isolierenden Schicht und einer oberen isolierenden Schicht einer Ätzstopmaske vorgesehen ist.
Aus der US 5,284,799 ist ein weiteres Verfahren zum Herstellen von Verbin­ dungen in einem Halbleiterbauteil bekannt, bei dem in einem Kontaktloch in einer ersten Isolierschicht ein Kontaktpfropfen ausgebildet wird. Anschlie­ ßend wird mit einem sich selbst ausrichtenden Ätzprozess der obere Teil des Kontaktlochs konusartig erweitert, sodass der Durchmesser des Kontaktlochs an der Oberfläche der Isolierschicht im Wesentlichen gleich der Breite einer auf der Isolierschicht auszubildenden oberen Leitung ist.
Nach dem Aufweiten des oberen Abschnitts des Kontaktlochs wird auf der ge­ samten resultierenden Oberfläche leitendes Material abgeschieden und rück­ geätzt, sodass ein konischer oberer Kontaktpfropfenabschnitt im erweiterten Bereich des Kontaktlochs mit der Oberfläche der ersten Isolierschicht ab­ schließt.
Anschließend erfolgt die Ausbildung der oberen leitenden Schicht.
Der Erfindung liegt die Aufgabe zugrunde, ein weiteres Verfahren der ein­ gangs genannten Art bereitzustellen, mit dem auch bei erhöhter Integrations­ dichte eine vergrabene Verbindung zwischen zwei leitenden Schichten mit ge­ ringem Widerstand und hoher Zuverlässigkeit hergestellt werden kann.
Diese Aufgabe wird durch das Verfahren nach Anspruch 1 gelöst.
Erfindungsgemäß wird also zunächst in einem ersten Verbindungsloch und auf der ersten Isolierschicht um dieses herum leitendes Material aufge­ bracht, um einen vergrabenen Pfropfen auszubilden und eine Struktur für eine obere leitende Schicht festzulegen. Anschließend wird eine Isolations­ schichtstruktur aufgebracht und rückgeätzt, um die Oberfläche des Propfens bzw. des der oberen leitenden Schicht entsprechenden Materials freizulegen, sodass dieses dann bis zu einer vorbestimmten Tiefe entfernt werden kann. Auf diese Weise werden dann die Gräben für die Struktur der oberen leiten­ den Schicht hergestellt. Durch die Ausbildung des zweiten Verbindungslochs oder der Grabenstruktur nach dem Herstellen des leitenden Pfropfens im ers­ ten Verbindungsloch können Verunreinigungen, die nach dem Herstellen des Pfropfens vorhanden sind, entfernt werden, sodass ein zuverlässiger Kontakt zwischen dem Pfropfen und der oberen leitenden Schicht erhalten wird, die in der Grabenstruktur hergestellt wird.
Die Erfindung wird im Folgenden unter Bezugnahme auf die beigefügten Zeichnungen näher beschrieben.
Fig. 1a bis 1f sind Schnittansichten zum Veranschaulichen eines herkömmli­ chen Verfahrens zum Herstellen von Verbindungen in einem Halbleiterbauteil;
Fig. 2a bis 2e, 3a bis 3e, 4a bis 4f und 5a bis 5e sind Schnittansichten zum Veranschaulichen eines Verfahrens zum Herstellen von Verbindungen in einem Halbleiterbauteil, wobei sich Fig. 4a bis 4f und 5a bis 5f auf ein erstes und zweites Ausführungsbei­ spiel der Erfindung beziehen.
Beim Verfahren gemäß Fig. 2a bis 2e, dem ersten Beispiel, wird ein Gra­ ben zum Herstellen eines Verbindungslochs und einer oberen Leitung auf einem isolierenden Substrat hergestellt, auf dem eine untere Leitung ausgebildet ist. Unter Verwendung der unteren Leitung als Keim wird das erste leitende Material selektiv so aufgewachsen, dass es das Verbindungsloch auf­ füllt. Nach dem Herstellen eines zweiten leitenden Materials als Sperrschicht wird ein drittes leitendes Material herge­ stellt, um den Graben tatsächlich aufzufüllen.
Dies wird nachfolgend im einzelnen beschrieben.
Zunächst wird, wie es in Fig. 2a dargestellt ist, eine unte­ re Leitung 22 auf einem Substrat 21 hergestellt. Auf dem Substrat 21 wird eine Isolierschicht 23 hergestellt, die eine untere Leitung 22 enthält.
Es wird ein erster Photoresist (nicht dargestellt) aufgetra­ gen und strukturiert. Unter Verwendung des strukturierten Photoresists als Maske wird die Isolierschicht 23 selektiv so entfernt, dass ein Verbindungsloch 24 zum Verbinden der unteren Leitung 22 mit einer oberen Leitung, die in einem Folgeprozess hergestellt wird, ausgebildet wird.
Nach dem Entfernen des ersten Photoresist wird ein zweiter Photoresist (nicht dargestellt) auf die strukturierte Iso­ lierschicht 23 aufgetragen und strukturiert. Unter Verwendung des strukturierten Photoresists als Maske wird die Iso­ lierschicht 23 selektiv entfernt, um einen Graben 25 zum Herstellen der oberen Leitung auszubilden.
Wie es in Fig. 2b dargestellt ist, wird ein erstes leitendes Material 26 unter Verwendung der unteren Leitung 22 als Keim selektiv auf dieser aufgewachsen. So wird das Verbindungs­ loch 24 mit dem ersten leitenden Material 26 aufgefüllt.
Dabei wird als erstes leitendes Material eine Metalllegie­ rung wie eine solche aus Aluminium (Al) oder Silber (Ag) verwendet.
Dabei wird im Fall der Verwendung von Aluminium eine Vor­ richtung für metall-organische CVD (MOCVD) verwendet. Als Quelle des organischen Materials wird Dimethylaminalan (DMEAA), d. h. [CH3)2(CH3CH2)N]AlH3 verwendet. Diese Quellen werden unter Verwendung einer Blasenerzeugungsvorrichtung mittels eines Trägergases vermischt. Dabei beträgt der Druck 0,5-5 Torr (1 Torr = 1,33 hPa), die Strömung beträgt 100-­ 1000 sccm (Standard-ccm), und die Temperatur beträgt 130-­ 170°C.
Wie es in Fig. 2c dargestellt ist, wird auf der Isolier­ schicht 23 mit dem das Verbindungsloch 24 auffüllenden ers­ ten leitenden Material 26 ein zweites leitendes Material 27 abgeschieden.
Dabei spielt das zweite leitende Material 27 die Rolle, die Diffusion eines Hauptmaterials zu verhindern, das die obere Leitung bildet, die in einem anschließenden Prozess herge­ stellt wird. Ferner wird das zweite leitende Material 27 als Keimschicht zum Aufwachsen der oberen Leitung verwendet. Demgemäß wird als Material hierfür eine Metallverbindung wie TiN, Ti, TiW und W oder ein anderes metallisches Material verwendet. Die Herstellung erfolgt durch ein Sputterverfah­ ren oder ein CVD-Verfahren.
Wie es in Fig. 2d dargestellt ist, wird auf dem zweiten lei­ tenden Material 27 ein drittes leitendes Material 28 so her­ gestellt, dass der Graben 25 aufgefüllt wird.
Dabei erfolgt die Herstellung, wenn Kupfer (Cu) als drittes leitendes Material 28 verwendet wird, unter Verwendung eines MOCVD-Verfahrens mit einer flüssigen Quelle wie (hfac)Cu(TMVS) (Hexafluoracetylacetonat-Cu-Trimethylvinyl­ silan) oder einer festen Quelle wie Cu(hfac)2.
Wenn die das dritte leitende Material 28 bildende Hauptkom­ ponente mit der übereinstimmt, die das zweite leitende Mate­ rial 27 bildet, kann der Prozess der Herstellung des zweiten leitenden Materials 27 weggelassen werden.
Wie es in Fig. 2e dargestellt ist, werden das dritte leiten­ de Material 25 und das zweite leitende Material 27 unter Verwendung eines Gases aus einem Halogenelement oder unter Verwendung eines CMP-Verfahrens rückgeätzt, um die Struktur der oberen Leitung 28a auszubilden.
Beim zweiten Beispiel, wie es durch die Fig. 3a bis 3e veranschaulicht ist, wird zunächst ein Kontaktpfropfen hergestellt, und dann wird ein Graben für eine obere Leitung ausgebildet. So kann eine Verunreinigung verursacht werden, wie sie durch selektive Verluste hervor­ gerufen wird, nachdem ein zweites leitendes Material selek­ tiv aufgewachsen wurde.
D. h., dass, wie es in Fig. 3a dargestellt ist, eine untere Leitung 32 auf einem Substrat 31 hergestellt wird. Auf dem Substrat 31 mit der unteren Leitung 32 wird eine Isolierschicht 33 hergestellt.
Es wird ein erster Photoresist (nicht dargestellt) aufgetra­ gen und strukturiert. Unter Verwendung des strukturierten Photoresists als Maske wird die Isolierschicht 23 selektiv entfernt, um einen Teil der Oberfläche der unteren Leitung freizulegen, um dadurch ein Verbindungsloch zum Anschließen einer oberen Leitung auszubilden, die in einem folgenden Prozess hergestellt wird.
Dann wird unter Verwendung der freigelegten unteren Leitung 32 als Keim ein erstes leitendes Material 34 selektiv im Verbindungsloch auf der unteren Leitung 32 aufgewachsen.
Dabei werden für das erste leitende Material 34 dieselben Materialien und Verfahren verwendet wie beim ersten Ausfüh­ rungsbeispiel.
Wie es in Fig. 3b dargestellt ist, wird nach dem Aufbringen eines zweiten Photoresists (nicht dargestellt) ein Musterbe­ reich 35 für eine obere Leitung definiert. Unter Verwendung des zweiten Photoresists als Maske wird die Isolierschicht 33 selektiv entfernt, um einen Graben zum Herstellen des Musters der oberen Leitung auszubilden.
Dabei wird, wenn die Isolierschicht 33 entfernt wird, verun­ reinigendes Material um das Verbindungsloch herum ebenfalls mit entfernt.
Wie es in Fig. 3c dargestellt ist, wird ein zweites leiten­ des Material 36 auf der Oberfläche des ersten leitenden Ma­ terials 34 und der Isolierschicht 33 hergestellt.
Die Aufgabe und die Materialien betreffend das zweite lei­ tende Material 36 sind dieselben wie die betreffend das zweite leitende Material beim ersten Beispiel.
Wie es in Fig. 3d dargestellt ist, wird auf dem zweiten lei­ tenden Material 36 ein drittes leitendes Material 37 ausge­ bildet. Wenn dabei Kupfer verwendet wird, können dieselben Materialien und Verfahren wie beim ersten Bei­ spiel verwendet werden. Auch kann, wie beim ersten Beispiel der Prozess zum Herstellen des zweiten leiten­ den Materials weggelassen werden, wenn als drittes leitendes Material kein weiteres Material verwendet wird.
Das Zurückätzen des dritten leitenden Materials 37 und des zweiten leitenden Materials 36, wie es in Fig. 3e veran­ schaulicht ist, erfolgen auf dieselbe Weise wie beim ersten Beispiel, wodurch der Prozess abgeschlossen wird.
Ein erstes und ein zweites Ausführungsbeispiel der Erfin­ dung sind Verfahren, bei denen ein Prozess zum Herstellen eines Schutzfilms an der Seitenwand einer oberen Leitung hinzugefügt wird, um Oxidation der oberen Leitung zu verhin­ dern, was die Kontaktbeständigkeit und die Zuverlässigkeit der Verbindung verbessert.
Wie es in Fig. 4a für das erste Ausführungsbeispiel veran­ schaulicht ist, ist eine untere Leitung 42 auf einem Sub­ strat 41 hergestellt. Auf der gesamten Oberfläche des Sub­ strats einschließlich der unteren Leitung 42 wird eine erste Isolierschicht 43 hergestellt.
Dann wird ein erster Photoresist (nicht dargestellt) aufge­ tragen und strukturiert. Unter Verwendung des strukturierten ersten Photoresists als Maske wird die Isolierschicht 43 se­ lektiv entfernt, um einen Teil der Oberfläche der unteren Leitung 42 freizulegen, um dadurch ein Verbindungsloch 44 zum Anschließen einer oberen Leitung auszubilden, die in einem folgenden Prozess hergestellt wird.
Wie es in Fig. 4b dargestellt ist, wird unter Verwendung der freigelegten unteren Leitung 42 als Keim ein erstes leiten­ des Material 45 selektiv im Verbindungsloch 44 auf der unte­ ren Leitung 42 aufgewachsen.
Dabei wird das erste leitende Material 45 so weit aufgewach­ sen, dass es das Verbindungsloch 44 auffüllt und die erste Isolierschicht 43 um das Verbindungsloch 44 herum bedeckt.
Dann wird das erste leitende Material 45 auf der ersten Iso­ lierschicht 43 selektiv entfernt, so dass es als Opferfilm für die obere Leitung wirkt, die in einem folgenden Prozess hergestellt wird. Dann wird eine zweite Isolierschicht 46 auf der ersten Isolierschicht 43 einschließlich dem ersten leitenden Material 45 hergestellt.
Dabei werden für das erste leitende Material dieselben Mate­ rialien und Verfahren wie beim ersten Beispiel verwendet.
Wie es in Fig. 4c dargestellt ist, wird eine dritte Isolier­ schicht 47 in Form eines Siliziumnitridfilms oder aus aufge­ schleudertem Glas (SOG = spin on glass) auf der zweiten Iso­ lierschicht 46 hergestellt. Das sich ergebende Erzeugnis wird unter Verwendung eines CMP-Verfahrens zurückgeätzt, bis die Oberfläche der zweiten Isolierschicht 46 freigelegt ist.
Wie es in Fig. 4d dargestellt ist, wird die zweite Isolier­ schicht 46 selektiv abgeätzt, um die Oberfläche des ersten leitenden Materials 45 freizulegen. Dann wird nur das erste leitende Material 45 auf vorbestimmte Tiefe abgeätzt.
Wie es in Fig. 4e dargestellt ist, werden ein zweites leitendes Material 48 und ein drittes leitendes Material 49 aufeinanderfolgend auf dem ersten leitenden Material 45 und der zweiten und dritten Isolierschicht 46 und 47 abgeschie­ den.
Wie es in Fig. 4f dargestellt ist, werden das dritte leiten­ de Material 49 und das zweite leitende Material 48 unter Verwendung eines Gases aus einem Halogenelement oder unter Verwendung eines CMP-Verfahrens zurückgeätzt, um dadurch das Muster der oberen Leitung 49a auszubilden. Im Ergebnis ist der Prozess zum Herstellen einer Verbindung in einem Halb­ leiterbauteil gemäß dem ersten Ausführungsbeispiel der Er­ findung abgeschlossen.
Hierbei spielt das zweite leitende Material 48 die Rolle des Verhinderns einer Diffusion des die obere Leitung bildenden Hauptmaterials, wie sie in einem Folgeprozess hergestellt wird, und es wird als Keimschicht zum Aufwachsen der oberen Leitung verwendet.
Wenn für das dritte leitende Material Kupfer verwendet wird, werden dieselben Ausgangsmaterialien und Verfahren wie beim ersten Beispiel verwendet.
Beim zweiten Ausführungsbeispiel, wie es durch die Fig. 5a bis 5e veranschaulicht ist, wird zunächst, wie in Fig. 5a dargestellt, eine untere Leitung 52 auf einem Substrat 51 hergestellt. Auf der gesamten Oberfläche einschließlich der unteren Leitung 52 wird eine erste Isolierschicht 53 herge­ stellt.
Dann wird ein erster Photoresist (nicht dargestellt) aufge­ tragen und strukturiert. Unter Verwendung des strukturierten ersten Photoresists als Maske wird die erste Isolierschicht 53 selektiv entfernt, um einen Teil der Oberfläche der unteren Leitung 52 freizulegen, um so ein Verbindungsloch 54 zum Anschließen einer oberen Leitung herzustellen, die in einem folgenden Prozess ausgebildet wird.
Wie es in Fig. 5b dargestellt ist, wird unter Verwendung der freigelegten unteren Leitung 52 als Keim ein erstes leiten­ des Material 55 selektiv im Verbindungsloch 54 auf der obe­ ren Leitung 52 aufgewachsen.
Dabei wird das erste leitende Material 55 so aufgewachsen, dass es das Verbindungsloch 54 auffüllt und die erste Iso­ lierschicht 53 um das Verbindungsloch 54 herum bedeckt.
Dann wird das erste leitende Material 55 auf der ersten Iso­ lierschicht 53 selektiv so entfernt, dass es als Opferfilm für die obere Leitung verwendet wird, die in einem folgenden Prozess hergestellt wird. Dann wird eine zweite Isolier­ schicht 56 auf der ersten Isolierschicht 53 mit dem ersten leitenden Material 55 hergestellt.
Als erstes leitendes Material können dabei dieselben Mate­ rialien, Verfahren und Herstellbedingungen wie beim ersten Beispiel verwendet werden.
Wie es in Fig. 5c dargestellt ist, wird auf der zweiten Iso­ lierschicht 56 eine dritte Isolierschicht 57 wie eine solche aus Siliziumnitrid oder SOG hergestellt. Unter Verwendung eines CMP-Verfahrens wird diese dritte Isolierschicht 57 zu­ rückgeätzt, bis die Oberfläche der zweiten Isolierschicht 56 freiliegt.
Wie es in Fig. 5d dargestellt ist, wird die freigelegte zweite Isolierschicht 56 selektiv so abgeätzt, dass die Oberfläche des ersten leitenden Materials 55 freiliegt. Dann wird das erste leitende Material 55 auf der ersten Isolierschicht 53 so entfernt, dass es nur das Verbindungsloch auf­ füllt.
Wie es in Fig. 5e dargestellt ist, werden ein zweites lei­ tendes Material 58 und ein drittes leitendes Material 59 aufeinanderfolgend auf der gesamten Oberfläche einschließ­ lich dem ersten leitenden Material 55 im Verbindungsloch hergestellt.
Wie es in Fig. 5f dargestellt ist, werden das dritte leiten­ de Material 59 und das zweite leitende Material 58 unter Verwendung eines Gases aus einem Halogenelement oder unter Verwendung eines CMP-Verfahrens zurückgeätzt, um dadurch das Muster der oberen Leitung 59a auszubilden. Im Ergebnis ist der Prozess zum Herstellen einer Verbindung in einem Halb­ leiterbauteil gemäß dem zweiten Ausführungsbeispiel der Er­ findung abgeschlossen.
Hierbei gilt für das zweite und dritte leitende Material dasselbe, was im ersten Ausführungsbeispiel ausgeführt wur­ de.
Wie vorstehend beschrieben, verfügt das erfindungsgemäße Verfahren zum Herstellen von Verbindungen in einem Halblei­ terbauteil über die folgenden Wirkungen:
  • - erstens wird ein ein Verbindungsloch auffüllender Pfropfen unter Verwendung von selektivem Wachstum hergestellt, und dann werden eine Sperrschicht und eine leitende Schicht für die Verbindungsherstellung ausgebildet. So wird im Verbin­ dungsloch keine Sperrschicht hergestellt, wodurch sich der Widerstand des Pfropfens (vergrabene Verbindung) verringert;
  • - zweitens wird, bevorzugterweise, ein Schutzfilm an der Seitenwand einer Leitung hergestellt, um Oxidation derselben zu verhindern. So sind der Kontaktwiderstand und die Zuver­ lässigkeit der Verbindung verbessert.

Claims (11)

1. Verfahren zum Herstellen von Verbindungen in einem Halbleiterbauteil mit folgenden Schritten:
  • - Herstellen einer ersten Isolierschicht (43, 53) auf einem Substrat (41, 51), auf dem eine untere leitende Schicht (42, 52) ausgebildet ist;
  • - Strukturieren der ersten Isolierschicht (43, 53) so, daß ein Teil der Oberfläche der unteren Leitung freigelegt ist, um dadurch ein erstes Verbin­ dungsloch (44, 54) herzustellen.
  • - Selektives Aufwachsen eines ersten leitenden Materials (45, 55) im ers­ ten Verbindungsloch (44, 54) und auf der ersten Isolierschicht (43, 53) um das erste Verbindungsloch (44, 54) herum, um einen Pfropfen auszubilden;
  • - aufeinanderfolgendes Herstellen einer zweiten Isolierschicht (46, 56) und einer dritten Isolierschicht (47, 57) auf der ersten Isolierschicht (43, 53) ein­ schließlich des Pfropfens;
  • - Freilegen der Oberfläche des Pfropfens durch Rückätzen der dritten Iso­ lierschicht (47, 57) und selektives Entfernen der zweiten Isolierschicht (46, 56);
  • - Entfernen des Pfropfens, dessen Oberfläche freigelegt ist, bis auf eine vorbestimmte Tiefe, um dadurch ein zweites Verbindungsloch mit einer durch die zweite Isolierschicht (46, 56) gebildeten Seitenwand herzustellen; und
  • - aufeinanderfolgendes Herstellen eines zweiten leitenden Materials (48, 58) und eines dritten leitenden Materials (49, 59) auf der gesamten Oberflä­ che einschließlich des verbliebenen Pfropfens und Strukturieren dieser Schichten zum Herstellen einer oberen leitenden Schicht (49a, 59a).
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die vorbe­ stimmte Tiefe das obere Ende des Verbindungslochs (54) ist.
3. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekenn­ zeichnet, dass das zweite leitende Material (36; 48; 58) aus einer Metallver­ bindung wie TiN oder TiW oder einem Metall wie Ti oder W besteht.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass das zweite leitende Material (36; 48; 58) die Rolle spielt, die Diffusion des die obere Leitung bildenden Hauptmaterials (37; 49; 59) zu verhindern, und es als Keimschicht zum Aufwachsen der oberen Leitung verwendet wird.
5. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die obere Leitung aus Kupfer (Cu) besteht.
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, dass als Quelle für Kupfer eine Flüssigquelle wie (hfac) Cu (TMVS) oder eine Feststoffquelle wie Cu (hfac)2 verwendet wird.
7. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass das erste leitende Material (34; 45; 55) aus einem Metall wie Aluminium (Al) oder Silber (Ag) oder einer Legierung hieraus besteht.
8. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekenn­ zeichnet, dass das erste leitende Material (34; 45; 55) unter Verwendung der unteren Leitung als Keim aufgewachsen wird.
9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass dann, wenn Aluminium als erstes leitendes Material (34; 45; 55) verwendet wird, eine MOVCD-Vorrichtung verwendet wird und Dimethylaminalan (DMEAA) d. h. [(CH3)2(CH3CH2)N]AlH3 als organische Quelle für das Metall verwendet wird.
10. Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass dann, wenn Aluminium verwendet wird, der Druck 0,66 bis 6,65 hPa beträgt, die Strö­ mung 100 bis 1000 sccm beträgt und die Temperatur 130 bis 170°C beträgt.
11. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass das zweite leitende Material und das dritte leitende Material (37; 49; 59) unter Verwendung eines Gases aus einem Halogenelement oder unter Verwen­ dung eines chemisch-mechanischen Polierverfahrens (CMP) rückgeätzt wer­ den.
DE19700868A 1996-05-16 1997-01-13 Verfahren zum Herstellen von Verbindungen in einem Halbleiterbauteil Expired - Fee Related DE19700868C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960016462A KR100215846B1 (ko) 1996-05-16 1996-05-16 반도체장치의 배선형성방법

Publications (2)

Publication Number Publication Date
DE19700868A1 DE19700868A1 (de) 1997-11-20
DE19700868C2 true DE19700868C2 (de) 2003-08-14

Family

ID=19458917

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19700868A Expired - Fee Related DE19700868C2 (de) 1996-05-16 1997-01-13 Verfahren zum Herstellen von Verbindungen in einem Halbleiterbauteil

Country Status (4)

Country Link
US (1) US5897369A (de)
JP (1) JP2832824B2 (de)
KR (1) KR100215846B1 (de)
DE (1) DE19700868C2 (de)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6537905B1 (en) * 1996-12-30 2003-03-25 Applied Materials, Inc. Fully planarized dual damascene metallization using copper line interconnect and selective CVD aluminum plug
KR19980077525A (ko) * 1997-04-21 1998-11-16 문정환 배선 형성 방법
US6131279A (en) * 1998-01-08 2000-10-17 International Business Machines Corporation Integrated manufacturing packaging process
TW410434B (en) * 1998-03-17 2000-11-01 United Microelectronics Corp Structure of multilevel interconnects in semiconductor device and its manufacturing method
US6433428B1 (en) * 1998-05-29 2002-08-13 Kabushiki Kaisha Toshiba Semiconductor device with a dual damascene type via contact structure and method for the manufacture of same
US6110826A (en) * 1998-06-08 2000-08-29 Industrial Technology Research Institute Dual damascene process using selective W CVD
US6127263A (en) * 1998-07-10 2000-10-03 Applied Materials, Inc. Misalignment tolerant techniques for dual damascene fabrication
US6391771B1 (en) 1998-07-23 2002-05-21 Applied Materials, Inc. Integrated circuit interconnect lines having sidewall layers
TW437040B (en) 1998-08-12 2001-05-28 Applied Materials Inc Interconnect line formed by dual damascene using dielectric layers having dissimilar etching characteristics
US5985753A (en) * 1998-08-19 1999-11-16 Advanced Micro Devices, Inc. Method to manufacture dual damascene using a phantom implant mask
US6225207B1 (en) * 1998-10-01 2001-05-01 Applied Materials, Inc. Techniques for triple and quadruple damascene fabrication
JP3708732B2 (ja) 1998-12-25 2005-10-19 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
US6211085B1 (en) * 1999-02-18 2001-04-03 Taiwan Semiconductor Company Method of preparing CU interconnect lines
US6245670B1 (en) * 1999-02-19 2001-06-12 Advanced Micro Devices, Inc. Method for filling a dual damascene opening having high aspect ratio to minimize electromigration failure
TW400619B (en) * 1999-03-05 2000-08-01 United Microelectronics Corp The manufacture method of dual damascene structure
US6147404A (en) * 1999-05-24 2000-11-14 Advanced Micro Devices, Inc. Dual barrier and conductor deposition in a dual damascene process for semiconductors
JP2001010425A (ja) * 1999-06-24 2001-01-16 Yazaki Corp 車両の水没検出装置
US6627542B1 (en) 1999-07-12 2003-09-30 Applied Materials, Inc. Continuous, non-agglomerated adhesion of a seed layer to a barrier layer
SG93856A1 (en) * 1999-07-19 2003-01-21 Chartered Semiconductor Mfg A selective & damage free cu cleaning process for pre-dep, post etch/cmp
US6130150A (en) * 1999-08-06 2000-10-10 Lucent Technologies, Inc. Method of making a semiconductor device with barrier and conductor protection
KR100358045B1 (ko) * 1999-12-22 2002-10-25 주식회사 하이닉스반도체 반도체 소자의 구리 금속 배선 형성 방법
TW584917B (en) 2000-01-06 2004-04-21 Matsushita Electric Ind Co Ltd Method of forming interconnect
JP3651765B2 (ja) 2000-03-27 2005-05-25 株式会社東芝 半導体装置
JP2002368081A (ja) * 2001-06-06 2002-12-20 Sony Corp 半導体装置の製造方法
KR100421280B1 (ko) * 2001-12-04 2004-03-09 주식회사 하이닉스반도체 반도체 소자의 다층 금속 배선 형성 방법
US6958540B2 (en) * 2003-06-23 2005-10-25 International Business Machines Corporation Dual damascene interconnect structures having different materials for line and via conductors
WO2005022643A1 (en) * 2003-09-02 2005-03-10 Arizona Board Of Regents Thermal stability for silver metallization
US7514354B2 (en) * 2005-12-30 2009-04-07 Samsung Electronics Co., Ltd Methods for forming damascene wiring structures having line and plug conductors formed from different materials
US8860147B2 (en) * 2007-11-26 2014-10-14 Texas Instruments Incorporated Semiconductor interconnect
US7863176B2 (en) * 2008-05-13 2011-01-04 Micron Technology, Inc. Low-resistance interconnects and methods of making same
DE102011002769B4 (de) * 2011-01-17 2013-03-21 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Halbleiterbauelement und Verfahren zur Herstellung einer Hybridkontaktstruktur mit Kontakten mit kleinem Aspektverhältnis in einem Halbleiterbauelement
US20140001633A1 (en) * 2012-06-27 2014-01-02 Nanya Technology Corporation Copper interconnect structure and method for fabricating thereof
US9653352B2 (en) * 2014-04-11 2017-05-16 Applied Materials, Inc. Methods for forming metal organic tungsten for middle of the line (MOL) applications

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5305519A (en) * 1991-10-24 1994-04-26 Kawasaki Steel Corporation Multilevel interconnect structure and method of manufacturing the same
US5354712A (en) * 1992-11-12 1994-10-11 Northern Telecom Limited Method for forming interconnect structures for integrated circuits
JPH07201983A (ja) * 1993-12-28 1995-08-04 Mitsubishi Electric Corp 半導体装置およびその製造方法
WO1996012297A2 (en) * 1994-10-11 1996-04-25 Advanced Micro Devices, Inc. Simplified dual damascene process for multilevel metallization and interconnection structure

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5270254A (en) * 1991-03-27 1993-12-14 Sgs-Thomson Microelectronics, Inc. Integrated circuit metallization with zero contact enclosure requirements and method of making the same
JPH04298030A (ja) * 1991-03-27 1992-10-21 Sony Corp メタルプラグの形成方法
US5312774A (en) * 1991-12-05 1994-05-17 Sharp Kabushiki Kaisha Method for manufacturing a semiconductor device comprising titanium
JPH0669349A (ja) * 1992-08-19 1994-03-11 Nec Corp 半導体装置の製造方法
JPH06260441A (ja) * 1993-03-03 1994-09-16 Nec Corp 半導体装置の製造方法
JP3297220B2 (ja) * 1993-10-29 2002-07-02 株式会社東芝 半導体装置の製造方法および半導体装置
US5534462A (en) * 1995-02-24 1996-07-09 Motorola, Inc. Method for forming a plug and semiconductor device having the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5305519A (en) * 1991-10-24 1994-04-26 Kawasaki Steel Corporation Multilevel interconnect structure and method of manufacturing the same
US5354712A (en) * 1992-11-12 1994-10-11 Northern Telecom Limited Method for forming interconnect structures for integrated circuits
JPH07201983A (ja) * 1993-12-28 1995-08-04 Mitsubishi Electric Corp 半導体装置およびその製造方法
WO1996012297A2 (en) * 1994-10-11 1996-04-25 Advanced Micro Devices, Inc. Simplified dual damascene process for multilevel metallization and interconnection structure

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Jain, A. (u.a.): Chemical Vapor Deposition of Copper from (hfac) Cu VTMS, In: J. Electrochem. Soc., Vol. 140, No. 5, May 1993, S. 1434-1438 *
Roberts, B. (u.a.): Interconnect metallization for future device generations, In: Solid Sate Technology, February 1995, S. 69-78 *

Also Published As

Publication number Publication date
US5897369A (en) 1999-04-27
DE19700868A1 (de) 1997-11-20
JPH09306994A (ja) 1997-11-28
JP2832824B2 (ja) 1998-12-09
KR970077206A (ko) 1997-12-12
KR100215846B1 (ko) 1999-08-16

Similar Documents

Publication Publication Date Title
DE19700868C2 (de) Verfahren zum Herstellen von Verbindungen in einem Halbleiterbauteil
DE3851163T2 (de) Kontakt in einer Bohrung in einem Halbleiter und Verfahren zu seiner Herstellung.
DE69837674T2 (de) Doppeldamaszen-metallisierung
DE102005052000B3 (de) Halbleiterbauelement mit einer Kontaktstruktur auf der Grundlage von Kupfer und Wolfram
DE69025886T2 (de) Verfahren zum teilweisen Anfüllen von Kontakten oder Durchführungen verschiedener Tiefe
DE69836114T2 (de) Kupferverdrahtung mit verbessertem Elektromigrationswiderstand und reduzierter Defektempfindlichkeit
DE102008063430B4 (de) Verfahren zur Herstellung eines Metallisierungssystem eines Halbleiterbauelements mit zusätzlich verjüngten Übergangskontakten
DE3873903T2 (de) Verfahren, um eine elektrische verbindung auf einer silizium-halbleitervorrichtung herzustellen.
DE102011002769B4 (de) Halbleiterbauelement und Verfahren zur Herstellung einer Hybridkontaktstruktur mit Kontakten mit kleinem Aspektverhältnis in einem Halbleiterbauelement
JPH04233242A (ja) Ｉｃステージの製造方法
DE102007020268B3 (de) Halbleiterbauelement und Verfahren zum Verhindern der Ausbildung von elektrischen Kurzschlüssen aufgrund von Hohlräumen in der Kontaktzwischenschicht
DE102004005697B4 (de) Herstellungsverfahren für eine widerstandsfähige Via-Struktur und zugehörige Via-Struktur
DE102007057682A1 (de) Hybridkontaktstruktur mit Kontakt mit kleinem Aspektverhältnis in einem Halbleiterbauelement
US5804501A (en) Method for forming a wiring metal layer in a semiconductor device
DE19608208B4 (de) Verfahren zur Herstellung von Metallzwischenverbindungen in Halbleitereinrichtungen
DE19752637B4 (de) Verfahren zur Herstellung einer Leitungsanordnung einer Halbleitereinrichtung
DE102004062472B4 (de) Verfahren zur Herstellung einer Metallverbindungsleitung unter Verwendung einer bei niedriger Temperatur gebildeten Barrierenmetallschicht
DE102007004884A1 (de) Verfahren zur Herstellung einer Metallschicht über einem strukturierten Dielektrikum durch stromlose Abscheidung unter Anwendung einer selektiv vorgesehenen Aktivierungsschicht
DE102009055433B4 (de) Kontaktelemente von Halbleiterbauelementen, die auf der Grundlage einer teilweise aufgebrachten Aktivierungsschicht hergestellt sind, und entsprechende Herstellungsverfahren
DE102007035837A1 (de) Halbleiterbauelement mit einer Kornorientierungsschicht
DE4238080C2 (de) Verbindungsstruktur für leitende Schichten einer Halbleitervorrichtung und ein Verfahren zu deren Herstellung
DE10351005B4 (de) Barrierenschicht mit einer Titannitridbeschichtung für eine Kupfermetallisierungsschicht, die ein Dielektrikum mit kleinem ε aufweist
DE112004002377T5 (de) Doppel-Damaszierungsprozess unter Verwendung von kohlenstoffdotierten und kohlenstofffreien Oxidschichten
DE3888511T2 (de) Verfahren zum Herstellen von elektrischen Kontakten in integrierten Schaltungen.
DE19723096B4 (de) Verfahren zum Bilden einer Verbindungsleitung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8304 Grant after examination procedure
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20110802