JP2002368081A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2002368081A JP2002368081A JP2001170474A JP2001170474A JP2002368081A JP 2002368081 A JP2002368081 A JP 2002368081A JP 2001170474 A JP2001170474 A JP 2001170474A JP 2001170474 A JP2001170474 A JP 2001170474A JP 2002368081 A JP2002368081 A JP 2002368081A
- Authority
- JP
- Japan
- Prior art keywords
- conductive material
- material layer
- layer
- wiring
- connection hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 配線溝と接続孔とに同時に導電性材料を埋め
込んで配線構造を形成する際に、導電性材料の微細な接
続孔への埋め込みを可能にして、配線の微細化に対応す
るプラグ形成を可能にして、配線の信頼性の向上を図
る。 【解決手段】 基板１１を覆う層間絶縁膜１２に、基板
１１に接続される接続孔１３とこの接続孔１３上端が底
部に接続される配線溝１４とを形成する工程と、少なく
とも接続孔１３および配線溝１４を埋め込むように第１
の導電性材料層１５を形成する工程と、接続孔１３内部
に第１の導電性材料層１５を残すようにして、その他の
余剰な第１の導電性材料層１５を除去する工程と、少な
くとも配線溝１４を埋め込むように第２の導電性材料層
１８を形成する工程と、配線溝１４の内部に第２の導電
性材料層１８を残すようにして、その他の余剰な第２の
導電性材料層１８を除去する工程とを備えている。
込んで配線構造を形成する際に、導電性材料の微細な接
続孔への埋め込みを可能にして、配線の微細化に対応す
るプラグ形成を可能にして、配線の信頼性の向上を図
る。 【解決手段】 基板１１を覆う層間絶縁膜１２に、基板
１１に接続される接続孔１３とこの接続孔１３上端が底
部に接続される配線溝１４とを形成する工程と、少なく
とも接続孔１３および配線溝１４を埋め込むように第１
の導電性材料層１５を形成する工程と、接続孔１３内部
に第１の導電性材料層１５を残すようにして、その他の
余剰な第１の導電性材料層１５を除去する工程と、少な
くとも配線溝１４を埋め込むように第２の導電性材料層
１８を形成する工程と、配線溝１４の内部に第２の導電
性材料層１８を残すようにして、その他の余剰な第２の
導電性材料層１８を除去する工程とを備えている。
Description
【０００１】
【発明の属する技術分野】本発明は、プラグとそれに接
続する配線を備えた半導体装置の製造方法に関し、詳し
くは、いわゆるデュアルダマシン構造を備えた半導体装
置の製造方法に関する。
続する配線を備えた半導体装置の製造方法に関し、詳し
くは、いわゆるデュアルダマシン構造を備えた半導体装
置の製造方法に関する。
【０００２】
【従来の技術】下層と接続された溝配線の形成方法に
は、従来、いわゆるデュアルダマシンによる形成方法
と、いわゆるシングルダマシンの積層による形成方法が
ある。
は、従来、いわゆるデュアルダマシンによる形成方法
と、いわゆるシングルダマシンの積層による形成方法が
ある。
【０００３】例えば、「次世代ＵＬＳＩプロセス技術」
（平１２−２−２９）リアライズ社p.42の図１４に、Ｌ
ＳＩの配線構造の断面図が開示されている。上層は銅
（Ｃｕ）デュアルダマシン構造となっており、下層はタ
ングステン（Ｗ）ダマシンと銅（Ｃｕ）のシングルダマ
シンの積層構造になっている。
（平１２−２−２９）リアライズ社p.42の図１４に、Ｌ
ＳＩの配線構造の断面図が開示されている。上層は銅
（Ｃｕ）デュアルダマシン構造となっており、下層はタ
ングステン（Ｗ）ダマシンと銅（Ｃｕ）のシングルダマ
シンの積層構造になっている。
【０００４】Ｃｕデュアルダマシン構造は、配線溝と配
線孔とを一度に形成した後、埋め込み配線を形成する方
法であり、「月刊Semiconductor World」（1998.12）プ
レスジャーナルp.138-139に記載されている。この方法
を用いた工程を図５によって説明する。
線孔とを一度に形成した後、埋め込み配線を形成する方
法であり、「月刊Semiconductor World」（1998.12）プ
レスジャーナルp.138-139に記載されている。この方法
を用いた工程を図５によって説明する。
【０００５】図５の（１）に示すように、基板１１１上
に層間絶縁膜１１２を形成する。次いで図５の（２）に
示すように、リソグラフィー技術とエッチング技術とを
用いて、上記層間絶縁膜１１２に接続孔１１３とそれに
接続する配線溝１１４とを形成する。この接続孔１１３
は上記基板１１１に達するように形成される。この接続
孔１１３および配線溝１１４の形成方法については「月
刊Semiconductor World」（1998.12）プレスジャーナル
p.138の図１およびその関連記載に詳細な説明がなされ
ている。
に層間絶縁膜１１２を形成する。次いで図５の（２）に
示すように、リソグラフィー技術とエッチング技術とを
用いて、上記層間絶縁膜１１２に接続孔１１３とそれに
接続する配線溝１１４とを形成する。この接続孔１１３
は上記基板１１１に達するように形成される。この接続
孔１１３および配線溝１１４の形成方法については「月
刊Semiconductor World」（1998.12）プレスジャーナル
p.138の図１およびその関連記載に詳細な説明がなされ
ている。
【０００６】次いで、図５の（３）に示すように、上記
接続孔１１３および配線溝１１４の内面および上記層間
絶縁膜１１２上に、例えば銅配線を形成するならばバリ
アメタル層１１５を窒化タンタル膜で成膜する。さら
に、図５の（４）にバリアメタル層１１５表面に銅シー
ド膜１１６を形成する。次いで、めっき法によって、上
記接続孔１１３および上記配線溝１１４を埋め込むよう
に、上記銅シード膜１１６表面に銅を堆積して銅めっき
層１１７を形成する。
接続孔１１３および配線溝１１４の内面および上記層間
絶縁膜１１２上に、例えば銅配線を形成するならばバリ
アメタル層１１５を窒化タンタル膜で成膜する。さら
に、図５の（４）にバリアメタル層１１５表面に銅シー
ド膜１１６を形成する。次いで、めっき法によって、上
記接続孔１１３および上記配線溝１１４を埋め込むよう
に、上記銅シード膜１１６表面に銅を堆積して銅めっき
層１１７を形成する。
【０００７】次いで上記層間絶縁膜１１２上の余剰な銅
めっき層１１７（銅シード層１１６も含む）、余剰なバ
リアメタル層１１５を除去し、図５の（５）に示すよう
に、上記接続孔１１３内にバリアメタル層１１５を介し
て上記基板１１１に接続するプラグ１１８を形成すると
ともに、上記配線溝１１４内にプラグ１１８に接続する
溝配線１１９を形成する。
めっき層１１７（銅シード層１１６も含む）、余剰なバ
リアメタル層１１５を除去し、図５の（５）に示すよう
に、上記接続孔１１３内にバリアメタル層１１５を介し
て上記基板１１１に接続するプラグ１１８を形成すると
ともに、上記配線溝１１４内にプラグ１１８に接続する
溝配線１１９を形成する。
【０００８】次に、タングステンのダマシン構造と銅の
シングルダマシン構造の積層構造を形成する方法につい
て、図６によって以下に説明する。
シングルダマシン構造の積層構造を形成する方法につい
て、図６によって以下に説明する。
【０００９】図６の（１）に示すように、基板１１１上
に第１の層間絶縁膜１２１を形成する。次いで、リソグ
ラフィー技術とエッチング技術とを用いて、上記第１の
層間絶縁膜１２１に接続孔１２２を形成する。この接続
孔１２２は上記基板１１１に達するように形成される。
に第１の層間絶縁膜１２１を形成する。次いで、リソグ
ラフィー技術とエッチング技術とを用いて、上記第１の
層間絶縁膜１２１に接続孔１２２を形成する。この接続
孔１２２は上記基板１１１に達するように形成される。
【００１０】次いで、図６の（２）に示すように、上記
接続孔１２２の内面および上記第１の層間絶縁膜１２１
上に、バリアメタル層１２３を例えば窒化チタン膜で成
膜する。さらにＣＶＤ法によって、上記接続孔１２２を
埋め込むように、上記第１の層間絶縁膜１２１上に上記
バリアメタル層１２３を介してタングステン層１２４を
形成する。
接続孔１２２の内面および上記第１の層間絶縁膜１２１
上に、バリアメタル層１２３を例えば窒化チタン膜で成
膜する。さらにＣＶＤ法によって、上記接続孔１２２を
埋め込むように、上記第１の層間絶縁膜１２１上に上記
バリアメタル層１２３を介してタングステン層１２４を
形成する。
【００１１】その後、第１の層間絶縁膜１２１上の余剰
なタングステン層１２４およびバリアメタル層１２３を
ＣＭＰによって除去し、図６の（３）に示すように、上
記接続孔１２２内に、バリアメタル層１２３を介して、
上記基板１１１に接続するものでタングステン層１２４
からなるタングステンプラグ１２５を形成する。この加
工ではＣＭＰを用いているので、第１の層間絶縁膜１２
１表面は平坦化される。
なタングステン層１２４およびバリアメタル層１２３を
ＣＭＰによって除去し、図６の（３）に示すように、上
記接続孔１２２内に、バリアメタル層１２３を介して、
上記基板１１１に接続するものでタングステン層１２４
からなるタングステンプラグ１２５を形成する。この加
工ではＣＭＰを用いているので、第１の層間絶縁膜１２
１表面は平坦化される。
【００１２】次に、図６の（４）に示すように、第１の
層間絶縁膜１２１上にタングステンプラグ１２５を覆う
第２の層間絶縁膜１２６を形成する。次いで、図６の
（５）に示すように、上記第２の層間絶縁膜１２６に上
記タングステンプラグ１２５に達する配線溝１２７を形
成する。
層間絶縁膜１２１上にタングステンプラグ１２５を覆う
第２の層間絶縁膜１２６を形成する。次いで、図６の
（５）に示すように、上記第２の層間絶縁膜１２６に上
記タングステンプラグ１２５に達する配線溝１２７を形
成する。
【００１３】次いで、図６の（６）に示すように、上記
配線溝１２７の内面および上記第２の層間絶縁膜１２６
上に、例えば銅配線を形成するならばバリアメタル層１
２８として窒化タンタル膜を成膜する。さらに、図６の
（７）に示すように、上記バリアメタル層１２８表面に
銅シード膜１２９を形成する。さらにめっき法によっ
て、上記配線溝１２７を埋め込むように、上記銅シード
膜１２９表面に銅を堆積して銅めっき層１３０を形成す
る。
配線溝１２７の内面および上記第２の層間絶縁膜１２６
上に、例えば銅配線を形成するならばバリアメタル層１
２８として窒化タンタル膜を成膜する。さらに、図６の
（７）に示すように、上記バリアメタル層１２８表面に
銅シード膜１２９を形成する。さらにめっき法によっ
て、上記配線溝１２７を埋め込むように、上記銅シード
膜１２９表面に銅を堆積して銅めっき層１３０を形成す
る。
【００１４】次いで上記第２の層間絶縁膜１２６上の余
剰な銅めっき層１３０（銅シード層１２９も含む）、バ
リアメタル層１２８をＣＭＰによって除去し、図６の
（８）に示すように、上記配線溝１２７内に、上記バリ
アメタル層１２８を介して、上記タングステンプラグ１
２５に接続するもので銅めっき層１３０からなる溝配線
１３１を形成する。
剰な銅めっき層１３０（銅シード層１２９も含む）、バ
リアメタル層１２８をＣＭＰによって除去し、図６の
（８）に示すように、上記配線溝１２７内に、上記バリ
アメタル層１２８を介して、上記タングステンプラグ１
２５に接続するもので銅めっき層１３０からなる溝配線
１３１を形成する。
【００１５】
【発明が解決しようとする課題】しかしながら、上記デ
ュアルダマシンによる配線形成方法では、配線の微細化
が進むと接続孔への導電性材料の埋め込みが難しくな
る。
ュアルダマシンによる配線形成方法では、配線の微細化
が進むと接続孔への導電性材料の埋め込みが難しくな
る。
【００１６】上記ダマシンの積層による形成方法では、
配線の微細化が進むと、微小なリソグラフィーの位置合
わせずれにより、配線と接続孔との位置ずれが生じる
と、溝配線とプラグとの接続部分の面積が減少し、信頼
性が悪化する。
配線の微細化が進むと、微小なリソグラフィーの位置合
わせずれにより、配線と接続孔との位置ずれが生じる
と、溝配線とプラグとの接続部分の面積が減少し、信頼
性が悪化する。
【００１７】
【課題を解決するための手段】本発明は、上記課題を解
決するためになされた半導体装置の製造方法である。
決するためになされた半導体装置の製造方法である。
【００１８】本発明の第１の半導体装置の製造方法は、
基板を覆う層間絶縁膜に、前記基板に接続される接続孔
および該接続孔上端が底部に接続される配線溝を形成す
る工程と、少なくとも前記接続孔および前記配線溝を埋
め込むように第１の導電性材料層を形成する工程と、前
記接続孔の内部に前記第１の導電性材料層を残すように
して、その他の余剰な前記第１の導電性材料層を除去す
る工程と、少なくとも前記配線溝を埋め込むように第２
の導電性材料層を形成する工程と、前記配線溝の内部に
前記第２の導電性材料層を残すようにして、その他の余
剰な前記第２の導電性材料層を除去する工程とを備えて
いる。
基板を覆う層間絶縁膜に、前記基板に接続される接続孔
および該接続孔上端が底部に接続される配線溝を形成す
る工程と、少なくとも前記接続孔および前記配線溝を埋
め込むように第１の導電性材料層を形成する工程と、前
記接続孔の内部に前記第１の導電性材料層を残すように
して、その他の余剰な前記第１の導電性材料層を除去す
る工程と、少なくとも前記配線溝を埋め込むように第２
の導電性材料層を形成する工程と、前記配線溝の内部に
前記第２の導電性材料層を残すようにして、その他の余
剰な前記第２の導電性材料層を除去する工程とを備えて
いる。
【００１９】上記第１の半導体装置の製造方法では、層
間絶縁膜に接続孔および配線溝を形成した後、少なくと
も接続孔および配線溝を埋め込むように第１の導電性材
料層を形成し、次いで、接続孔の内部に第１の導電性材
料層を残すようにして、その他の余剰な第１の導電性材
料層を除去した後、少なくとも配線溝を埋め込むように
第２の導電性材料層を形成し、次いで、配線溝の内部に
第２の導電性材料層を残すようにして、その他の余剰な
第２の導電性材料層を除去することから、第１の導電性
材料層に埋め込み性の良いものを選択することができ
る。その結果、配線の微細化が進んだ場合であっても、
接続孔への導電性材料の埋め込みが容易に行えるように
なる。
間絶縁膜に接続孔および配線溝を形成した後、少なくと
も接続孔および配線溝を埋め込むように第１の導電性材
料層を形成し、次いで、接続孔の内部に第１の導電性材
料層を残すようにして、その他の余剰な第１の導電性材
料層を除去した後、少なくとも配線溝を埋め込むように
第２の導電性材料層を形成し、次いで、配線溝の内部に
第２の導電性材料層を残すようにして、その他の余剰な
第２の導電性材料層を除去することから、第１の導電性
材料層に埋め込み性の良いものを選択することができ
る。その結果、配線の微細化が進んだ場合であっても、
接続孔への導電性材料の埋め込みが容易に行えるように
なる。
【００２０】また、不必要な第１の導電性材料層を除去
した後、配線溝の埋め込みを行えばよいことから、第２
の導電性材料層に接続孔への埋め込み性が良好でない材
料も選択することが可能になる。よって、第２の導電性
材料層を形成する際の材料選択の範囲が広くなることか
ら、配線溝を埋め込む第２の導電性材料層には、電気抵
抗のより低い材料を選択することが可能になり、接続孔
および配線溝のすべてを第１の導電性材料で埋め込んだ
場合よりも低抵抗な配線が提供される。
した後、配線溝の埋め込みを行えばよいことから、第２
の導電性材料層に接続孔への埋め込み性が良好でない材
料も選択することが可能になる。よって、第２の導電性
材料層を形成する際の材料選択の範囲が広くなることか
ら、配線溝を埋め込む第２の導電性材料層には、電気抵
抗のより低い材料を選択することが可能になり、接続孔
および配線溝のすべてを第１の導電性材料で埋め込んだ
場合よりも低抵抗な配線が提供される。
【００２１】本発明の第２の半導体装置の製造方法は、
基板を覆う層間絶縁膜に、前記基板に接続される接続孔
および該接続孔上端が底部に接続される配線溝を形成す
る工程と、少なくとも前記接続孔および前記配線溝の各
内面を被覆する第１の導電性材料層を形成する工程と、
前記接続孔および前記配線溝に前記第１の導電性材料層
を介して埋め込むように第２の導電性材料層を形成する
工程と、前記接続孔の内部に前記第１の導電性材料層を
介して前記第２の導電性材料層を残すようにして、その
他の余剰な前記第１の導電性材料層および前記第２の導
電性材料層を除去する工程と、少なくとも前記配線溝の
内面を被覆する第３の導電性材料層を形成する工程と、
前記配線溝の内部に前記第３の導電性材料層を介して埋
め込むように前記第４の導電性材料層を形成する工程
と、前記配線溝の内部に前記第３の導電性材料層を介し
て前記第４の導電性材料層を残すようにして、その他の
余剰な前記第３の導電性材料層および前記第４の導電性
材料層を除去する工程とを備えている。
基板を覆う層間絶縁膜に、前記基板に接続される接続孔
および該接続孔上端が底部に接続される配線溝を形成す
る工程と、少なくとも前記接続孔および前記配線溝の各
内面を被覆する第１の導電性材料層を形成する工程と、
前記接続孔および前記配線溝に前記第１の導電性材料層
を介して埋め込むように第２の導電性材料層を形成する
工程と、前記接続孔の内部に前記第１の導電性材料層を
介して前記第２の導電性材料層を残すようにして、その
他の余剰な前記第１の導電性材料層および前記第２の導
電性材料層を除去する工程と、少なくとも前記配線溝の
内面を被覆する第３の導電性材料層を形成する工程と、
前記配線溝の内部に前記第３の導電性材料層を介して埋
め込むように前記第４の導電性材料層を形成する工程
と、前記配線溝の内部に前記第３の導電性材料層を介し
て前記第４の導電性材料層を残すようにして、その他の
余剰な前記第３の導電性材料層および前記第４の導電性
材料層を除去する工程とを備えている。
【００２２】上記第２の半導体装置の製造方法では、層
間絶縁膜に接続孔および配線溝を形成し、接続孔および
配線溝を第１の導電性材料層と第２の導電性材料層とで
埋め込んだ後、接続孔の内部に第１の導電性材料層を介
して第２の導電性材料層を残すことから、第２の導電性
材料層が密着層やバリア層を必要とする場合には、第１
の導電性材料層が密着層やバリア層として形成される。
その後、配線溝を第３の導電性材料層と第４の導電性材
料層とで埋め込んだ後、配線溝の内部に第３の導電性材
料層を介して第４の導電性材料層を残すようにして、そ
の他の余剰な第３の導電性材料層および第４の導電性材
料層を除去することから、第４の導電性材料層が密着層
やバリア層を必要とする場合には、第３の導電性材料層
が密着層やバリア層として形成される。
間絶縁膜に接続孔および配線溝を形成し、接続孔および
配線溝を第１の導電性材料層と第２の導電性材料層とで
埋め込んだ後、接続孔の内部に第１の導電性材料層を介
して第２の導電性材料層を残すことから、第２の導電性
材料層が密着層やバリア層を必要とする場合には、第１
の導電性材料層が密着層やバリア層として形成される。
その後、配線溝を第３の導電性材料層と第４の導電性材
料層とで埋め込んだ後、配線溝の内部に第３の導電性材
料層を介して第４の導電性材料層を残すようにして、そ
の他の余剰な第３の導電性材料層および第４の導電性材
料層を除去することから、第４の導電性材料層が密着層
やバリア層を必要とする場合には、第３の導電性材料層
が密着層やバリア層として形成される。
【００２３】また、接続孔の埋め込みを第２の導電性材
料層で行うことから、第２の導電性材料層には埋め込み
性の良いものを選択することができる。その結果、配線
の微細化が進んで微細な接続孔が形成された場合であっ
ても、接続孔への導電性材料の埋め込みが容易になる。
料層で行うことから、第２の導電性材料層には埋め込み
性の良いものを選択することができる。その結果、配線
の微細化が進んで微細な接続孔が形成された場合であっ
ても、接続孔への導電性材料の埋め込みが容易になる。
【００２４】また、不必要な第２の導電性材料層および
第１の導電性材料層を除去した後、配線溝の埋め込みを
第４の導電性材料層で行うことから、第４の導電性材料
層には接続孔の埋め込み性が良好でない材料も選択する
ことが可能になる。よって、第４の導電性材料層を形成
する際の材料選択の範囲が広くなることから、配線溝を
埋め込む第４の導電性材料層に電気抵抗のより低い材料
を選択することで、接続孔および配線溝のすべてを第２
の導電性材料で埋め込んだ場合よりも低抵抗な配線が提
供される。
第１の導電性材料層を除去した後、配線溝の埋め込みを
第４の導電性材料層で行うことから、第４の導電性材料
層には接続孔の埋め込み性が良好でない材料も選択する
ことが可能になる。よって、第４の導電性材料層を形成
する際の材料選択の範囲が広くなることから、配線溝を
埋め込む第４の導電性材料層に電気抵抗のより低い材料
を選択することで、接続孔および配線溝のすべてを第２
の導電性材料で埋め込んだ場合よりも低抵抗な配線が提
供される。
【００２５】本発明の第３の半導体装置の製造方法は、
基板を覆う層間絶縁膜に、前記基板に接続される接続孔
および該接続孔上端が底部に接続される配線溝を形成す
る工程と、少なくとも前記接続孔および前記配線溝の各
内面を被覆する第１の導電性材料層を形成する工程と、
前記接続孔および前記配線溝を前記第１の導電性材料層
を介して埋め込むように第２の導電性材料層を形成する
工程と、前記接続孔の内部に前記第１の導電性材料層を
介して前記第２の導電性材料層を残すようにして、その
他の余剰な前記第２の導電性材料層を除去する工程と、
前記配線溝の内部に前記第１の導電性材料層を介して埋
め込むように前記第３の導電性材料層を形成する工程
と、前記配線溝の内部に前記第１の導電性材料層を介し
て前記第３の導電性材料層を残すようにして、その他の
余剰な前記第３の導電性材料層を除去する工程とを備え
ている。
基板を覆う層間絶縁膜に、前記基板に接続される接続孔
および該接続孔上端が底部に接続される配線溝を形成す
る工程と、少なくとも前記接続孔および前記配線溝の各
内面を被覆する第１の導電性材料層を形成する工程と、
前記接続孔および前記配線溝を前記第１の導電性材料層
を介して埋め込むように第２の導電性材料層を形成する
工程と、前記接続孔の内部に前記第１の導電性材料層を
介して前記第２の導電性材料層を残すようにして、その
他の余剰な前記第２の導電性材料層を除去する工程と、
前記配線溝の内部に前記第１の導電性材料層を介して埋
め込むように前記第３の導電性材料層を形成する工程
と、前記配線溝の内部に前記第１の導電性材料層を介し
て前記第３の導電性材料層を残すようにして、その他の
余剰な前記第３の導電性材料層を除去する工程とを備え
ている。
【００２６】上記第３の半導体装置の製造方法では、層
間絶縁膜に接続孔および配線溝を形成し、接続孔および
配線溝を第１の導電性材料層と第２の導電性材料層とで
埋め込んだ後、接続孔の内部に第１の導電性材料層を介
して第２の導電性材料層を残し、次いで配線溝を第３の
導電性材料層で埋め込んだ後、配線溝の内部に第１の導
電性材料層を介して第３の導電性材料層を残すようにし
て、その他の余剰な第３の導電性材料層を除去すること
から、第２、第３の導電性材料層が密着層やバリア層を
必要とし、第２、第３の導電性材料に対して同じ材料を
下地として使用できる場合には、第１の導電性材料層が
密着層やバリア層として形成される。また、第２の導電
性材料層には埋め込み性の良いものを選択することが可
能になる。その結果、配線の微細化が進んだ場合であっ
ても、接続孔への導電性材料の埋め込みが容易に行え
る。
間絶縁膜に接続孔および配線溝を形成し、接続孔および
配線溝を第１の導電性材料層と第２の導電性材料層とで
埋め込んだ後、接続孔の内部に第１の導電性材料層を介
して第２の導電性材料層を残し、次いで配線溝を第３の
導電性材料層で埋め込んだ後、配線溝の内部に第１の導
電性材料層を介して第３の導電性材料層を残すようにし
て、その他の余剰な第３の導電性材料層を除去すること
から、第２、第３の導電性材料層が密着層やバリア層を
必要とし、第２、第３の導電性材料に対して同じ材料を
下地として使用できる場合には、第１の導電性材料層が
密着層やバリア層として形成される。また、第２の導電
性材料層には埋め込み性の良いものを選択することが可
能になる。その結果、配線の微細化が進んだ場合であっ
ても、接続孔への導電性材料の埋め込みが容易に行え
る。
【００２７】また、第１の導電性材料層を残した状態で
不必要な第２の導電性材料層を除去した後、配線溝への
埋め込みを第３の導電性材料層で行うことから、第３の
導電性材料として接続孔への埋め込み性が良好でない導
電性材料も選択することが可能になる。よって、第３の
導電性材料層を形成する際の材料選択の範囲が広くなる
ことから、配線溝を埋め込む第３の導電性材料層には、
電気抵抗のより低い材料を選択することが可能になり、
接続孔および配線溝のすべてを第２の導電性材料で埋め
込んだ場合よりも低抵抗な配線が提供される。
不必要な第２の導電性材料層を除去した後、配線溝への
埋め込みを第３の導電性材料層で行うことから、第３の
導電性材料として接続孔への埋め込み性が良好でない導
電性材料も選択することが可能になる。よって、第３の
導電性材料層を形成する際の材料選択の範囲が広くなる
ことから、配線溝を埋め込む第３の導電性材料層には、
電気抵抗のより低い材料を選択することが可能になり、
接続孔および配線溝のすべてを第２の導電性材料で埋め
込んだ場合よりも低抵抗な配線が提供される。
【００２８】
【発明の実施の形態】本発明の第１の半導体装置の製造
方法に係る一実施の形態を、図１の製造工程断面図によ
って説明する。
方法に係る一実施の形態を、図１の製造工程断面図によ
って説明する。
【００２９】図１の（１）に示すように、基板１１上に
層間絶縁膜１２を形成する。
層間絶縁膜１２を形成する。
【００３０】次いで図１の（２）に示すように、層間絶
縁膜１２に、基板１１に達する接続孔１３およびこの接
続孔１３上部に接続する配線溝１４を形成する。この接
続孔１３および配線溝１４の形成方法は、後に説明す
る。
縁膜１２に、基板１１に達する接続孔１３およびこの接
続孔１３上部に接続する配線溝１４を形成する。この接
続孔１３および配線溝１４の形成方法は、後に説明す
る。
【００３１】次いで図１の（３）に示すように、化学的
気相成長（以下ＣＶＤという、ＣＶＤは Chemical Vapo
r Deposition の略）法によって、上記接続孔１３およ
び配線溝１４を埋め込むようにして上記層間絶縁膜１２
上に、例えばタングステンからなる第１の導電性材料層
１５を形成する。この第１の導電性材料層１５は層間絶
縁膜１２上の厚さが例えば３００ｎｍになるように形成
する。
気相成長（以下ＣＶＤという、ＣＶＤは Chemical Vapo
r Deposition の略）法によって、上記接続孔１３およ
び配線溝１４を埋め込むようにして上記層間絶縁膜１２
上に、例えばタングステンからなる第１の導電性材料層
１５を形成する。この第１の導電性材料層１５は層間絶
縁膜１２上の厚さが例えば３００ｎｍになるように形成
する。
【００３２】次いで、例えば平行平板型エッチング装置
を用い、上記タングステンからなる第１の導電性材料層
１５をエッチバックする。このときのエッチングガスに
はサルファーヘキサフルオライド（ＳＦ6 ）を用いるこ
とができ、搬送ガスにはアルゴン（Ａｒ）を用いること
ができる。このエッチバックでは、接続孔１３内に第１
の導電性材料層１５を残すようにして層間絶縁膜１２上
および配線溝１４内の第１の導電性材料層１５を除去す
る。その結果、図１の（４）に示すように、接続孔１３
の内部に第１の導電性材料層１５からなるプラグ１６が
形成される。
を用い、上記タングステンからなる第１の導電性材料層
１５をエッチバックする。このときのエッチングガスに
はサルファーヘキサフルオライド（ＳＦ6 ）を用いるこ
とができ、搬送ガスにはアルゴン（Ａｒ）を用いること
ができる。このエッチバックでは、接続孔１３内に第１
の導電性材料層１５を残すようにして層間絶縁膜１２上
および配線溝１４内の第１の導電性材料層１５を除去す
る。その結果、図１の（４）に示すように、接続孔１３
の内部に第１の導電性材料層１５からなるプラグ１６が
形成される。
【００３３】次いで図１の（５）に示すように、例えば
スパッタリングによって、上記配線溝１４の内面（プラ
グ１６表面も含む）および層間絶縁膜１２上に、例えば
銅からなるシード層１７を形成する。さらに銅めっき法
によって、上記配線溝１４を埋め込むように上記層間絶
縁膜１２上にシード層１７を介して銅を堆積して第２の
導電性材料層１８を形成する。
スパッタリングによって、上記配線溝１４の内面（プラ
グ１６表面も含む）および層間絶縁膜１２上に、例えば
銅からなるシード層１７を形成する。さらに銅めっき法
によって、上記配線溝１４を埋め込むように上記層間絶
縁膜１２上にシード層１７を介して銅を堆積して第２の
導電性材料層１８を形成する。
【００３４】その後、図１の（６）に示すように、化学
的機械研磨（以下ＣＭＰという、ＣＭＰはChemical Mec
hanical Polishingの略）によって、配線溝１４内に上
記第２の導電性材料層１８（シード層１７も含む）を残
すようにして、上記層間絶縁膜１２上の第２の導電性材
料層１８（シード層１７も含む）を除去する。その結
果、図示したように、配線溝１４内に第２の導電性材料
層１８（シード層１７も含む）よりなるもので、プラグ
１６に接続する溝配線１９が形成される。上記ＣＭＰ
は、一般的なＣＭＰ条件を用いることができ、スラリー
には例えばアルミナを主材料にしたものを用いた。
的機械研磨（以下ＣＭＰという、ＣＭＰはChemical Mec
hanical Polishingの略）によって、配線溝１４内に上
記第２の導電性材料層１８（シード層１７も含む）を残
すようにして、上記層間絶縁膜１２上の第２の導電性材
料層１８（シード層１７も含む）を除去する。その結
果、図示したように、配線溝１４内に第２の導電性材料
層１８（シード層１７も含む）よりなるもので、プラグ
１６に接続する溝配線１９が形成される。上記ＣＭＰ
は、一般的なＣＭＰ条件を用いることができ、スラリー
には例えばアルミナを主材料にしたものを用いた。
【００３５】上記第１の半導体装置の製造方法では、層
間絶縁膜１２に接続孔１３および配線溝１４とを形成し
た後、少なくとも接続孔１３および配線溝１４を埋め込
むように第１の導電性材料層１５を形成し、次いで、接
続孔１３の内部に第１の導電性材料層１５を残すように
して、その他の余剰な第１の導電性材料層１５を除去し
た後、少なくとも配線溝１４を埋め込むように第２の導
電性材料層１８（銅シード層１７も含む）を形成し、次
いで、配線溝１４の内部に第２の導電性材料層１８を残
すようにして、その他の余剰な第２の導電性材料層１８
を除去するので、第１の導電性材料層１５には埋め込み
性の良い導電性材料として例えばタングステンを選択す
ることができる。その結果、配線１９の微細化が進んだ
場合であっても、接続孔１３への第１の導電性材料１５
の埋め込みが容易に行える。
間絶縁膜１２に接続孔１３および配線溝１４とを形成し
た後、少なくとも接続孔１３および配線溝１４を埋め込
むように第１の導電性材料層１５を形成し、次いで、接
続孔１３の内部に第１の導電性材料層１５を残すように
して、その他の余剰な第１の導電性材料層１５を除去し
た後、少なくとも配線溝１４を埋め込むように第２の導
電性材料層１８（銅シード層１７も含む）を形成し、次
いで、配線溝１４の内部に第２の導電性材料層１８を残
すようにして、その他の余剰な第２の導電性材料層１８
を除去するので、第１の導電性材料層１５には埋め込み
性の良い導電性材料として例えばタングステンを選択す
ることができる。その結果、配線１９の微細化が進んだ
場合であっても、接続孔１３への第１の導電性材料１５
の埋め込みが容易に行える。
【００３６】また、不必要な第１の導電性材料層１５を
除去した後、配線溝１４の埋め込みを行えばよいことか
ら、第２の導電性材料１８に接続孔１３への埋め込み性
が良好でない材料も選択することが可能になる。よっ
て、第２の導電性材料層１８を形成する際の材料選択の
範囲が広くなることから、配線溝１４を埋め込む第２の
導電性材料層１８には、電気抵抗のより低い材料として
例えば銅を選択することが可能になり、接続孔１３およ
び配線溝１４のすべてを第１の導電性材料１５で埋め込
んだ場合よりも低抵抗な配線１９が提供される。
除去した後、配線溝１４の埋め込みを行えばよいことか
ら、第２の導電性材料１８に接続孔１３への埋め込み性
が良好でない材料も選択することが可能になる。よっ
て、第２の導電性材料層１８を形成する際の材料選択の
範囲が広くなることから、配線溝１４を埋め込む第２の
導電性材料層１８には、電気抵抗のより低い材料として
例えば銅を選択することが可能になり、接続孔１３およ
び配線溝１４のすべてを第１の導電性材料１５で埋め込
んだ場合よりも低抵抗な配線１９が提供される。
【００３７】次に、本発明の第２の半導体装置の製造方
法に係る一実施の形態を、図２の製造工程断面図によっ
て説明する。なお、図２では、前記図１で説明した構成
部品と同様なものには同一符号を付与した。
法に係る一実施の形態を、図２の製造工程断面図によっ
て説明する。なお、図２では、前記図１で説明した構成
部品と同様なものには同一符号を付与した。
【００３８】図２の（１）に示すように、基板１１上に
層間絶縁膜１２を形成する。
層間絶縁膜１２を形成する。
【００３９】次いで図２の（２）に示すように、層間絶
縁膜１２に基板１１に達する接続孔１３およびこの接続
孔１３上部に接続する配線溝１４を形成する。この接続
孔１３および配線溝１４の形成方法は、後に説明する。
縁膜１２に基板１１に達する接続孔１３およびこの接続
孔１３上部に接続する配線溝１４を形成する。この接続
孔１３および配線溝１４の形成方法は、後に説明する。
【００４０】次いで図２の（３）に示すように、例えば
スパッタリングにより、上記接続孔１３および配線溝１
４の各内面および上記層間絶縁膜１２上に第１の導電性
材料層２１として例えば窒化チタンからなる密着層を形
成する。この第１の導電性材料層２１は例えば３０ｎｍ
の厚さに窒化チタンを堆積して形成する。
スパッタリングにより、上記接続孔１３および配線溝１
４の各内面および上記層間絶縁膜１２上に第１の導電性
材料層２１として例えば窒化チタンからなる密着層を形
成する。この第１の導電性材料層２１は例えば３０ｎｍ
の厚さに窒化チタンを堆積して形成する。
【００４１】次いで図２の（４）に示すように、化学的
気相成長（以下ＣＶＤという、ＣＶＤは Chemical Vapo
r Deposition の略）法によって、上記接続孔１３およ
び配線溝１４を埋め込むようにして上記層間絶縁膜１２
上に第１の導電性材料層２１を介して、第２の導電性材
料層２２として例えばタングステン膜を形成する。この
第２の導電性材料層２２は層間絶縁膜１２上の厚さが例
えば３００ｎｍになるように形成する。
気相成長（以下ＣＶＤという、ＣＶＤは Chemical Vapo
r Deposition の略）法によって、上記接続孔１３およ
び配線溝１４を埋め込むようにして上記層間絶縁膜１２
上に第１の導電性材料層２１を介して、第２の導電性材
料層２２として例えばタングステン膜を形成する。この
第２の導電性材料層２２は層間絶縁膜１２上の厚さが例
えば３００ｎｍになるように形成する。
【００４２】次いで、例えば平行平板型エッチング装置
を用い、上記タングステンからなる第２の導電性材料層
２２をエッチバックする。このときのエッチングガスに
はサルファーヘキサフルオライド（ＳＦ6 ）を用いるこ
とができ、搬送ガスにはアルゴン（Ａｒ）を用いること
ができる。
を用い、上記タングステンからなる第２の導電性材料層
２２をエッチバックする。このときのエッチングガスに
はサルファーヘキサフルオライド（ＳＦ6 ）を用いるこ
とができ、搬送ガスにはアルゴン（Ａｒ）を用いること
ができる。
【００４３】さらに、例えば平行平板型エッチング装置
を用い、上記窒化チタンからなる第１の導電性材料層２
１をエッチングして除去する。このときのエッチングガ
スには塩素（Ｃｌ2 ）を用いることができ、搬送ガスに
はアルゴン（Ａｒ）を用いることができる。その結果、
図２の（５）に示すように、接続孔１３の内部に第１の
導電性材料層２１を介して第２の導電性材料層２２から
なるプラグ２３が形成される。
を用い、上記窒化チタンからなる第１の導電性材料層２
１をエッチングして除去する。このときのエッチングガ
スには塩素（Ｃｌ2 ）を用いることができ、搬送ガスに
はアルゴン（Ａｒ）を用いることができる。その結果、
図２の（５）に示すように、接続孔１３の内部に第１の
導電性材料層２１を介して第２の導電性材料層２２から
なるプラグ２３が形成される。
【００４４】次いで図２の（６）に示すように、例えば
スパッタリングによって、上記配線溝１４の内面および
層間絶縁膜１２上に、第３の導電性材料層２４として例
えば窒化タンタル膜を例えば３０ｎｍの厚さに堆積して
形成する。この第３の導電性材料層２４はバリア層とな
る。
スパッタリングによって、上記配線溝１４の内面および
層間絶縁膜１２上に、第３の導電性材料層２４として例
えば窒化タンタル膜を例えば３０ｎｍの厚さに堆積して
形成する。この第３の導電性材料層２４はバリア層とな
る。
【００４５】次いで図２の（７）に示すように、例えば
スパッタリングによって、上記第３の導電性材料層２４
の表面に、例えば銅からなるシード層２５を形成する。
さらに銅めっき法によって、上記配線溝１４を埋め込む
ように上記層間絶縁膜１２上に第３の導電性材料層２
４、シード層２５を介して銅を堆積して第４の導電性材
料層２６を形成する。
スパッタリングによって、上記第３の導電性材料層２４
の表面に、例えば銅からなるシード層２５を形成する。
さらに銅めっき法によって、上記配線溝１４を埋め込む
ように上記層間絶縁膜１２上に第３の導電性材料層２
４、シード層２５を介して銅を堆積して第４の導電性材
料層２６を形成する。
【００４６】その後、図２の（８）に示すように、化学
的機械研磨（以下ＣＭＰという、ＣＭＰはChemical Mec
hanical Polishingの略）によって、配線溝１４内に上
記第３の導電性材料層２４を介して上記第４の導電性材
料層２６（シード層２５も含む）を残すようにして、上
記層間絶縁膜１２上の第４の導電性材料層２６（シード
層２５も含む）および第３の導電性材料層２４を除去す
る。その結果、図示したように、配線溝１４内に第３の
導電性材料層２４を介して第４の導電性材料層２６（シ
ード層２５も含む）よりなる溝配線２７が形成される。
上記ＣＭＰは、一般的なＣＭＰ条件を用いることがで
き、スラリーには例えばアルミナを主材料にしたものを
用いた。
的機械研磨（以下ＣＭＰという、ＣＭＰはChemical Mec
hanical Polishingの略）によって、配線溝１４内に上
記第３の導電性材料層２４を介して上記第４の導電性材
料層２６（シード層２５も含む）を残すようにして、上
記層間絶縁膜１２上の第４の導電性材料層２６（シード
層２５も含む）および第３の導電性材料層２４を除去す
る。その結果、図示したように、配線溝１４内に第３の
導電性材料層２４を介して第４の導電性材料層２６（シ
ード層２５も含む）よりなる溝配線２７が形成される。
上記ＣＭＰは、一般的なＣＭＰ条件を用いることがで
き、スラリーには例えばアルミナを主材料にしたものを
用いた。
【００４７】上記第２の半導体装置の製造方法では、層
間絶縁膜１２に接続孔１３および配線溝１４を形成し、
接続孔１３および配線溝１４を第１の導電性材料層２１
と第２の導電性材料層２２とで埋め込んだ後、接続孔１
３の内部に第１の導電性材料層２１を介して第２の導電
性材料層２２を残すことから、第２の導電性材料層２２
が密着層やバリア層を必要とする場合には、第１の導電
性材料層２１が密着層やバリア層として形成される。そ
の後、配線溝１４を第３の導電性材料層２４と第４の導
電性材料層２６とで埋め込んだ後、配線溝１４の内部に
第３の導電性材料層２４を介して第４の導電性材料層２
６を残すようにして、その他の余剰な第３の導電性材料
層２４および第４の導電性材料層２６を除去することか
ら、第４の導電性材料層２６が密着層やバリア層を必要
とする場合には、第３の導電性材料層２４が密着層やバ
リア層として形成される。
間絶縁膜１２に接続孔１３および配線溝１４を形成し、
接続孔１３および配線溝１４を第１の導電性材料層２１
と第２の導電性材料層２２とで埋め込んだ後、接続孔１
３の内部に第１の導電性材料層２１を介して第２の導電
性材料層２２を残すことから、第２の導電性材料層２２
が密着層やバリア層を必要とする場合には、第１の導電
性材料層２１が密着層やバリア層として形成される。そ
の後、配線溝１４を第３の導電性材料層２４と第４の導
電性材料層２６とで埋め込んだ後、配線溝１４の内部に
第３の導電性材料層２４を介して第４の導電性材料層２
６を残すようにして、その他の余剰な第３の導電性材料
層２４および第４の導電性材料層２６を除去することか
ら、第４の導電性材料層２６が密着層やバリア層を必要
とする場合には、第３の導電性材料層２４が密着層やバ
リア層として形成される。
【００４８】また、接続孔１３の埋め込みを第２の導電
性材料層２２で行うことから、第２の導電性材料層２２
には埋め込み性の良い例えばタングステンを選択するこ
とができる。その結果、配線の微細化が進んで微細な接
続孔１３が形成された場合であっても、接続孔１３への
導電性材料の埋め込みが容易に行える。
性材料層２２で行うことから、第２の導電性材料層２２
には埋め込み性の良い例えばタングステンを選択するこ
とができる。その結果、配線の微細化が進んで微細な接
続孔１３が形成された場合であっても、接続孔１３への
導電性材料の埋め込みが容易に行える。
【００４９】また、不必要な第２の導電性材料層２２お
よび第１の導電性材料層２１を除去した後、配線溝１４
の埋め込みを第４の導電性材料層２６で行うことから、
第４の導電性材料層２６には接続孔１３の埋め込み性が
良好でない材料も選択することが可能になる。よって、
第４の導電性材料層２６を形成する際の材料選択の範囲
が広くなることから、配線溝１４を埋め込む第４の導電
性材料層２６には、電気抵抗のより低い材料として例え
ば銅を選択することが可能になり、接続孔１３および配
線溝１４のすべてを第２の導電性材料であるタングステ
ンを埋め込んだ場合よりも低抵抗な溝配線２７を提供す
ることが可能になる。
よび第１の導電性材料層２１を除去した後、配線溝１４
の埋め込みを第４の導電性材料層２６で行うことから、
第４の導電性材料層２６には接続孔１３の埋め込み性が
良好でない材料も選択することが可能になる。よって、
第４の導電性材料層２６を形成する際の材料選択の範囲
が広くなることから、配線溝１４を埋め込む第４の導電
性材料層２６には、電気抵抗のより低い材料として例え
ば銅を選択することが可能になり、接続孔１３および配
線溝１４のすべてを第２の導電性材料であるタングステ
ンを埋め込んだ場合よりも低抵抗な溝配線２７を提供す
ることが可能になる。
【００５０】また、上記製造方法では、タングステンか
らなるプラグ２３と銅からなる溝配線２７との間に窒化
タンタルからなる第３の導電性材料層２４が形成される
ことから、この第３の導電性材料層２４はタングステン
と銅とが反応するのを抑止する。
らなるプラグ２３と銅からなる溝配線２７との間に窒化
タンタルからなる第３の導電性材料層２４が形成される
ことから、この第３の導電性材料層２４はタングステン
と銅とが反応するのを抑止する。
【００５１】次に、本発明の第３の半導体装置の製造方
法に係る一実施の形態を、図３の製造工程断面図によっ
て説明する。なお、図２では、前記図１、図２で説明し
た構成部品と同様なものには同一符号を付与した。
法に係る一実施の形態を、図３の製造工程断面図によっ
て説明する。なお、図２では、前記図１、図２で説明し
た構成部品と同様なものには同一符号を付与した。
【００５２】図３の（１）に示すように、基板１１上に
層間絶縁膜１２を形成する。
層間絶縁膜１２を形成する。
【００５３】次いで図３の（２）に示すように、層間絶
縁膜１２に接続孔１３およびこの接続孔１３上部に接続
する配線溝１４を形成する。この接続孔１３および配線
溝１４の形成方法は、後に説明する。
縁膜１２に接続孔１３およびこの接続孔１３上部に接続
する配線溝１４を形成する。この接続孔１３および配線
溝１４の形成方法は、後に説明する。
【００５４】次いで図３の（３）に示すように、例えば
スパッタリングにより、上記接続孔１３および配線溝１
４の各内面および上記層間絶縁膜１２上に、密着層およ
びバリア層となる第１の導電性材料層３１を例えば窒化
タンタルで形成する。この第１の導電性材料層３１は例
えば３０ｎｍの厚さに窒化タンタルを堆積して形成す
る。
スパッタリングにより、上記接続孔１３および配線溝１
４の各内面および上記層間絶縁膜１２上に、密着層およ
びバリア層となる第１の導電性材料層３１を例えば窒化
タンタルで形成する。この第１の導電性材料層３１は例
えば３０ｎｍの厚さに窒化タンタルを堆積して形成す
る。
【００５５】次いで図３の（４）に示すように、化学的
気相成長（以下ＣＶＤという、ＣＶＤは Chemical Vapo
r Deposition の略）法によって、上記接続孔１３およ
び配線溝１４を埋め込むようにして上記層間絶縁膜１２
上に、上記第１の導電性材料層３１を介して例えばタン
グステンからなる第２の導電性材料層３２を形成する。
この第２の導電性材料層３２は層間絶縁膜１２上の厚さ
が例えば３００ｎｍになるように形成する。
気相成長（以下ＣＶＤという、ＣＶＤは Chemical Vapo
r Deposition の略）法によって、上記接続孔１３およ
び配線溝１４を埋め込むようにして上記層間絶縁膜１２
上に、上記第１の導電性材料層３１を介して例えばタン
グステンからなる第２の導電性材料層３２を形成する。
この第２の導電性材料層３２は層間絶縁膜１２上の厚さ
が例えば３００ｎｍになるように形成する。
【００５６】次いで、例えば平行平板型エッチング装置
を用い、上記タングステンからなる第２の導電性材料層
３２をエッチバックする。このときのエッチングガスに
はサルファーヘキサフルオライド（ＳＦ6 ）を用いるこ
とができ、搬送ガスにはアルゴン（Ａｒ）を用いること
ができる。その結果、図３の（５）に示すように、接続
孔１３の内部に第１の導電性材料層３１を介して第２の
導電性材料層３２からなるプラグ３３が形成される。
を用い、上記タングステンからなる第２の導電性材料層
３２をエッチバックする。このときのエッチングガスに
はサルファーヘキサフルオライド（ＳＦ6 ）を用いるこ
とができ、搬送ガスにはアルゴン（Ａｒ）を用いること
ができる。その結果、図３の（５）に示すように、接続
孔１３の内部に第１の導電性材料層３１を介して第２の
導電性材料層３２からなるプラグ３３が形成される。
【００５７】次いで図３の（６）に示すように、例えば
スパッタリングによって、上記第１の導電性材料層３１
の表面およびプラグ３３の上面に、例えば銅からなるシ
ード層３４を形成する。さらに銅めっき法によって、上
記配線溝１４を埋め込むように上記層間絶縁膜１２上に
第１の導電性材料層３１、シード層３４を介して銅を堆
積して第３の導電性材料層３５を形成する。
スパッタリングによって、上記第１の導電性材料層３１
の表面およびプラグ３３の上面に、例えば銅からなるシ
ード層３４を形成する。さらに銅めっき法によって、上
記配線溝１４を埋め込むように上記層間絶縁膜１２上に
第１の導電性材料層３１、シード層３４を介して銅を堆
積して第３の導電性材料層３５を形成する。
【００５８】その後、図３の（７）に示すように、ＣＭ
Ｐによって、配線溝１４内に上記第１の導電性材料層３
１を介して上記第３の導電性材料層３５（シード層３４
も含む）を残すようにして、上記層間絶縁膜１２上の第
３の導電性材料層３５（シード層３４も含む）および第
１の導電性材料層３１を除去する。その結果、図示した
ように、配線溝１４内に第１の導電性材料層３１を介し
て第３の導電性材料層３５（シード層３４も含む）より
なる溝配線３６が形成される。またこの溝配線３６はプ
ラグ３３上で接続されている。上記ＣＭＰは、一般的な
ＣＭＰ条件を用いることができ、スラリーには例えばア
ルミナを主材料にしたものを用いた。
Ｐによって、配線溝１４内に上記第１の導電性材料層３
１を介して上記第３の導電性材料層３５（シード層３４
も含む）を残すようにして、上記層間絶縁膜１２上の第
３の導電性材料層３５（シード層３４も含む）および第
１の導電性材料層３１を除去する。その結果、図示した
ように、配線溝１４内に第１の導電性材料層３１を介し
て第３の導電性材料層３５（シード層３４も含む）より
なる溝配線３６が形成される。またこの溝配線３６はプ
ラグ３３上で接続されている。上記ＣＭＰは、一般的な
ＣＭＰ条件を用いることができ、スラリーには例えばア
ルミナを主材料にしたものを用いた。
【００５９】上記第３の半導体装置の製造方法では、層
間絶縁膜１２に接続孔１３および配線溝１４を形成し、
接続孔１３および配線溝１４を第１の導電性材料層３１
と第２の導電性材料層３２とで埋め込んだ後、接続孔１
３の内部に第１の導電性材料層３１を介して第２の導電
性材料層３２を残し、次いで配線溝１４を第３の導電性
材料層３５で埋め込んだ後、配線溝１４の内部に第１の
導電性材料層３１を介して第３の導電性材料層３５を残
すようにして、その他の余剰な第３の導電性材料層３５
を除去することから、第２、第３の導電性材料層３２、
３５が密着層やバリア層を必要とし、第２、第３の導電
性材料層３２、３５に対して同じ材料を下地として使用
できる場合には、第１の導電性材料層３１が密着層やバ
リア層として形成される。また、第２の導電性材料層３
２には埋め込み性の良いものを選択することが可能にな
る。その結果、配線の微細化が進んだ場合であっても、
接続孔１３への導電性材料の埋め込みが容易に行える。
間絶縁膜１２に接続孔１３および配線溝１４を形成し、
接続孔１３および配線溝１４を第１の導電性材料層３１
と第２の導電性材料層３２とで埋め込んだ後、接続孔１
３の内部に第１の導電性材料層３１を介して第２の導電
性材料層３２を残し、次いで配線溝１４を第３の導電性
材料層３５で埋め込んだ後、配線溝１４の内部に第１の
導電性材料層３１を介して第３の導電性材料層３５を残
すようにして、その他の余剰な第３の導電性材料層３５
を除去することから、第２、第３の導電性材料層３２、
３５が密着層やバリア層を必要とし、第２、第３の導電
性材料層３２、３５に対して同じ材料を下地として使用
できる場合には、第１の導電性材料層３１が密着層やバ
リア層として形成される。また、第２の導電性材料層３
２には埋め込み性の良いものを選択することが可能にな
る。その結果、配線の微細化が進んだ場合であっても、
接続孔１３への導電性材料の埋め込みが容易に行える。
【００６０】また、第１の導電性材料層３１を残した状
態で不必要な第２の導電性材料層３２を除去した後、配
線溝１４への埋め込みを第３の導電性材料層３５で行う
ことから、第３の導電性材料層３５として接続孔１３へ
の埋め込み性が良好でない導電性材料も選択することが
可能になる。よって、第３の導電性材料層３５を形成す
る際の材料選択の範囲が広くなることから、配線溝１４
を埋め込む第３の導電性材料層３５には、電気抵抗のよ
り低い材料として例えば銅を選択することが可能にな
り、接続孔１３および配線溝１４のすべてを第２の導電
性材料層３２で埋め込んだ場合よりも低抵抗な配線を提
供することが可能になる。
態で不必要な第２の導電性材料層３２を除去した後、配
線溝１４への埋め込みを第３の導電性材料層３５で行う
ことから、第３の導電性材料層３５として接続孔１３へ
の埋め込み性が良好でない導電性材料も選択することが
可能になる。よって、第３の導電性材料層３５を形成す
る際の材料選択の範囲が広くなることから、配線溝１４
を埋め込む第３の導電性材料層３５には、電気抵抗のよ
り低い材料として例えば銅を選択することが可能にな
り、接続孔１３および配線溝１４のすべてを第２の導電
性材料層３２で埋め込んだ場合よりも低抵抗な配線を提
供することが可能になる。
【００６１】また、上記製造方法では、基板１１に銅配
線が形成されており、接続孔が銅配線に接続される場合
には、銅とタングステンからなるプラグ３３との間に窒
化タンタルからなる第１の導電性材料層３１が形成され
ることから、この第１の導電性材料層３１がバリア層と
なって銅とタングステンとの反応を抑止する。
線が形成されており、接続孔が銅配線に接続される場合
には、銅とタングステンからなるプラグ３３との間に窒
化タンタルからなる第１の導電性材料層３１が形成され
ることから、この第１の導電性材料層３１がバリア層と
なって銅とタングステンとの反応を抑止する。
【００６２】次に、上記各実施の形態で説明した層間絶
縁膜に形成される接続孔および配線溝の製造方法に係る
一実施の形態を、図４の概略構成断面図によって説明す
る。
縁膜に形成される接続孔および配線溝の製造方法に係る
一実施の形態を、図４の概略構成断面図によって説明す
る。
【００６３】図４の（１）に示すように、基板１１上に
絶縁性のバリア層４１が形成されている。上記基板１１
には、例えば、半導体基板、または半導体基板表面近傍
に不純物領域が形成されているもの、または半導体基板
表面近傍に溝配線や電極等が形成されているもの、また
は絶縁基板に半導体層が形成されているものが用いられ
る。上記バリア層４１は、例えば窒化シリコンを５０ｎ
ｍの厚さに堆積して形成される。上記バリア層４１上に
は接続絶縁層４２が形成されている。この接続絶縁層４
２は、例えば酸化シリコンを５００ｎｍの厚さに体積し
て形成される。上記接続絶縁層４２上には配線絶縁層４
３が形成されている。この配線絶縁層４３は例えば誘電
率が酸化シリコンよりも低い有機絶縁膜からなり４００
ｎｍの厚さに形成されている。このように、層間絶縁膜
１２は、バリア層４１と接続絶縁層４２と配線絶縁層４
３とにより構成されている。
絶縁性のバリア層４１が形成されている。上記基板１１
には、例えば、半導体基板、または半導体基板表面近傍
に不純物領域が形成されているもの、または半導体基板
表面近傍に溝配線や電極等が形成されているもの、また
は絶縁基板に半導体層が形成されているものが用いられ
る。上記バリア層４１は、例えば窒化シリコンを５０ｎ
ｍの厚さに堆積して形成される。上記バリア層４１上に
は接続絶縁層４２が形成されている。この接続絶縁層４
２は、例えば酸化シリコンを５００ｎｍの厚さに体積し
て形成される。上記接続絶縁層４２上には配線絶縁層４
３が形成されている。この配線絶縁層４３は例えば誘電
率が酸化シリコンよりも低い有機絶縁膜からなり４００
ｎｍの厚さに形成されている。このように、層間絶縁膜
１２は、バリア層４１と接続絶縁層４２と配線絶縁層４
３とにより構成されている。
【００６４】上記層間絶縁膜１２上に例えば酸化シリコ
ンを２００ｎｍの厚さに形成して、第１のハードマスク
層４４を形成する。さらに、第１のハードマスク層４４
上に第２のハードマスク層４５を例えば窒化シリコンを
１００ｎｍの厚さに堆積して形成する。その後、通常の
レジスト塗布技術によって、第２のハードマスク層４５
上にレジスト膜４６を形成する。さらにリソグラフィー
技術により上記レジスト膜４６を感光、現像して、配線
溝を形成する開口パターン４７を形成する。次に、上記
レジスト膜４６をマスクに用いたエッチングによって、
上記第２のハードマスク層４５に配線溝を形成するため
の配線溝開口パターン４８を形成する。その後、上記レ
ジスト膜４６を除去する。
ンを２００ｎｍの厚さに形成して、第１のハードマスク
層４４を形成する。さらに、第１のハードマスク層４４
上に第２のハードマスク層４５を例えば窒化シリコンを
１００ｎｍの厚さに堆積して形成する。その後、通常の
レジスト塗布技術によって、第２のハードマスク層４５
上にレジスト膜４６を形成する。さらにリソグラフィー
技術により上記レジスト膜４６を感光、現像して、配線
溝を形成する開口パターン４７を形成する。次に、上記
レジスト膜４６をマスクに用いたエッチングによって、
上記第２のハードマスク層４５に配線溝を形成するため
の配線溝開口パターン４８を形成する。その後、上記レ
ジスト膜４６を除去する。
【００６５】次いで、図４の（２）に示すように、通常
のレジスト塗布技術によって、上記配線溝開口パターン
４８を覆うようにして第２のハードマスク層４５上にレ
ジスト膜４９を形成する。さらにリソグラフィー技術に
より上記レジスト膜４９を感光、現像して、接続孔を形
成する開口パターン５０を形成する。
のレジスト塗布技術によって、上記配線溝開口パターン
４８を覆うようにして第２のハードマスク層４５上にレ
ジスト膜４９を形成する。さらにリソグラフィー技術に
より上記レジスト膜４９を感光、現像して、接続孔を形
成する開口パターン５０を形成する。
【００６６】次に、図４の（３）に示すように、上記レ
ジスト膜４９をマスクに用いたエッチングによって、上
記第２のハードマスク層４５および第１のハードマスク
層４４に接続孔を形成するための接続孔開口パターン５
１を形成する。
ジスト膜４９をマスクに用いたエッチングによって、上
記第２のハードマスク層４５および第１のハードマスク
層４４に接続孔を形成するための接続孔開口パターン５
１を形成する。
【００６７】次いで、図４の（４）に示すように、第
１、第２のハードマスク４４、４５をマスクに用いたエ
ッチングにより、配線絶縁層４３をエッチングして接続
孔パターン５２を形成する。同時に上記レジスト膜４９
を除去する。
１、第２のハードマスク４４、４５をマスクに用いたエ
ッチングにより、配線絶縁層４３をエッチングして接続
孔パターン５２を形成する。同時に上記レジスト膜４９
を除去する。
【００６８】次いで、図４の（５）に示すように、第２
のハードマスク４５および配線絶縁層４３をマスクに用
いたエッチングにより、第１のハードマスク４４および
接続絶縁層４２をエッチングして、第１のハードマスク
４４に配線溝パターン５３を形成するとともに接続絶縁
層４２に上記接続孔パターン５２を延長して接続孔１３
を形成する。
のハードマスク４５および配線絶縁層４３をマスクに用
いたエッチングにより、第１のハードマスク４４および
接続絶縁層４２をエッチングして、第１のハードマスク
４４に配線溝パターン５３を形成するとともに接続絶縁
層４２に上記接続孔パターン５２を延長して接続孔１３
を形成する。
【００６９】次いで、図４の（６）に示すように第１の
ハードマスク４４をマスクに用いたエッチングにより、
配線絶縁層４３をエッチングして、第１のハードマスク
４４に形成された配線溝パターン５３を転写して配線絶
縁層４３に上記配線溝１４を形成する。このエッチング
では、接続絶縁層４２はエッチングストップ層となる。
ハードマスク４４をマスクに用いたエッチングにより、
配線絶縁層４３をエッチングして、第１のハードマスク
４４に形成された配線溝パターン５３を転写して配線絶
縁層４３に上記配線溝１４を形成する。このエッチング
では、接続絶縁層４２はエッチングストップ層となる。
【００７０】次いで、窒化シリコン膜を選択的にエッチ
ングするエッチバックを行って、図４の（７）に示すよ
うに、接続孔１３の底部におけるバリア層４１をエッチ
ングして基板１１に達する接続孔１３を完成させる。こ
のエッチングでは、窒化シリコンからなる第２のハード
マスク層４５〔図４の（６）参照〕はエッチング除去さ
れる。
ングするエッチバックを行って、図４の（７）に示すよ
うに、接続孔１３の底部におけるバリア層４１をエッチ
ングして基板１１に達する接続孔１３を完成させる。こ
のエッチングでは、窒化シリコンからなる第２のハード
マスク層４５〔図４の（６）参照〕はエッチング除去さ
れる。
【００７１】
【発明の効果】以上、説明したように本発明の第１の半
導体装置の製造方法によれば、第１の導電性材料層に、
微細な接続孔への埋め込みが可能な導電性材料を選択し
て用いることができるため、配線の微細化に対応するプ
ラグ形成が可能になり、合わせずれ余裕を確保した微細
配線を形成することができるようになる。また配線溝に
埋め込む第２の導電性材料は、接続孔への埋め込み性が
良好でない導電性材料も選択することができるので材料
選択の範囲が広がり、電気抵抗のより低い導電性材料を
選択することができる。したがって低抵抗な配線を形成
することができる。よって、配線の信頼性の向上を図る
ことができる。
導体装置の製造方法によれば、第１の導電性材料層に、
微細な接続孔への埋め込みが可能な導電性材料を選択し
て用いることができるため、配線の微細化に対応するプ
ラグ形成が可能になり、合わせずれ余裕を確保した微細
配線を形成することができるようになる。また配線溝に
埋め込む第２の導電性材料は、接続孔への埋め込み性が
良好でない導電性材料も選択することができるので材料
選択の範囲が広がり、電気抵抗のより低い導電性材料を
選択することができる。したがって低抵抗な配線を形成
することができる。よって、配線の信頼性の向上を図る
ことができる。
【００７２】本発明の第２の半導体装置の製造方法によ
れば、第２の導電性材料層に、微細な接続孔への埋め込
みが可能な導電性材料を選択して用いることができるた
め、配線の微細化に対応するプラグ形成が可能になり、
合わせずれ余裕を確保した微細配線を形成することがで
きるようになる。また配線溝に埋め込む第４の導電性材
料は、接続孔への埋め込み性が良好でない導電性材料も
選択することができるので材料選択の範囲が広がり、電
気抵抗のより低い導電性材料を選択することができる。
したがって低抵抗な配線を形成することができる。ま
た、第１導電性材料層は第２の導電性材料層の密着層と
しての機能を果たすことができ、第３導電性材料層は第
４の導電性材料層のバリア層としての機能を果たすこと
ができる。よって、配線の信頼性の向上を図ることがで
きる。
れば、第２の導電性材料層に、微細な接続孔への埋め込
みが可能な導電性材料を選択して用いることができるた
め、配線の微細化に対応するプラグ形成が可能になり、
合わせずれ余裕を確保した微細配線を形成することがで
きるようになる。また配線溝に埋め込む第４の導電性材
料は、接続孔への埋め込み性が良好でない導電性材料も
選択することができるので材料選択の範囲が広がり、電
気抵抗のより低い導電性材料を選択することができる。
したがって低抵抗な配線を形成することができる。ま
た、第１導電性材料層は第２の導電性材料層の密着層と
しての機能を果たすことができ、第３導電性材料層は第
４の導電性材料層のバリア層としての機能を果たすこと
ができる。よって、配線の信頼性の向上を図ることがで
きる。
【００７３】本発明の第３の半導体装置の製造方法によ
れば、第２の導電性材料層に、微細な接続孔への埋め込
みが可能な導電性材料を選択して用いることができるた
め、配線の微細化に対応するプラグ形成が可能になり、
合わせずれ余裕を確保した微細配線を形成することがで
きるようになる。また配線溝に埋め込む第３の導電性材
料は、接続孔への埋め込み性が良好でない導電性材料も
選択することができるので材料選択の範囲が広がり、電
気抵抗のより低い導電性材料を選択することができる。
したがって低抵抗な配線を形成することができる。ま
た、第１導電性材料層は第２の導電性材料層および第３
の導電性材料層の密着層およびバリア層としての機能を
果たすことができる。よって、配線の信頼性の向上を図
ることができる。
れば、第２の導電性材料層に、微細な接続孔への埋め込
みが可能な導電性材料を選択して用いることができるた
め、配線の微細化に対応するプラグ形成が可能になり、
合わせずれ余裕を確保した微細配線を形成することがで
きるようになる。また配線溝に埋め込む第３の導電性材
料は、接続孔への埋め込み性が良好でない導電性材料も
選択することができるので材料選択の範囲が広がり、電
気抵抗のより低い導電性材料を選択することができる。
したがって低抵抗な配線を形成することができる。ま
た、第１導電性材料層は第２の導電性材料層および第３
の導電性材料層の密着層およびバリア層としての機能を
果たすことができる。よって、配線の信頼性の向上を図
ることができる。
【図１】本発明の第１の半導体装置の製造方法に係る一
実施の形態を示す製造工程断面図である。
実施の形態を示す製造工程断面図である。
【図２】本発明の第２の半導体装置の製造方法に係る一
実施の形態を示す製造工程断面図である。
実施の形態を示す製造工程断面図である。
【図３】本発明の第２の半導体装置の製造方法に係る一
実施の形態を示す製造工程断面図である。
実施の形態を示す製造工程断面図である。
【図４】各実施の形態で説明した層間絶縁膜に形成され
る接続孔および配線溝の製造工程断面図である。
る接続孔および配線溝の製造工程断面図である。
【図５】従来の半導体装置の製造方法を示す製造工程断
面図である。
面図である。
【図６】従来の半導体装置の製造方法を示す製造工程断
面図である。
面図である。
１１…基板、１２…層間絶縁膜、１３…接続孔、１４…
配線溝、１５…第１の導電性材料層、１８…第２の導電
性材料層
配線溝、１５…第１の導電性材料層、１８…第２の導電
性材料層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/28 Ｈ０１Ｌ 21/28 Ｈ ５Ｆ０４３ Ｌ Ｃ２５Ｄ 7/12 21/306 Ｈ０１Ｌ 21/90 Ｃ 21/3065 21/88 Ｋ 21/3205 21/306 Ｍ // Ｃ２５Ｄ 7/12 21/302 Ｌ Ｆターム(参考） 4K024 AA09 AB01 AB02 AB15 AB19 BA11 BB12 DA10 DB07 GA16 4K044 AA11 AB05 BA02 BA06 BA18 BB03 BB04 BB05 BB10 BC14 CA13 CA14 CA18 4M104 BB04 BB18 BB30 BB32 CC01 DD16 DD17 DD20 DD37 DD43 DD52 DD65 DD71 DD72 DD75 EE08 EE14 EE17 EE18 FF18 FF22 HH05 HH09 HH12 HH14 HH16 5F004 AA11 BA04 DB08 DB10 EA27 EB02 5F033 HH11 HH32 JJ19 JJ32 JJ33 KK01 MM01 MM12 MM13 NN06 NN07 PP06 PP15 PP27 PP33 QQ08 QQ09 QQ10 QQ11 QQ21 QQ25 QQ28 QQ31 QQ37 QQ48 RR04 RR06 RR21 XX01 XX03 XX10 XX14 XX15 XX24 XX28 5F043 DD16 FF07 GG03
Claims (3)
- 【請求項１】 基板を覆う層間絶縁膜に、前記基板に接
続される接続孔および該接続孔上端が底部に接続される
配線溝を形成する工程と、 少なくとも前記接続孔および前記配線溝を埋め込むよう
に第１の導電性材料層を形成する工程と、 前記接続孔の内部に前記第１の導電性材料層を残すよう
にして、その他の余剰な前記第１の導電性材料層を除去
する工程と、 少なくとも前記配線溝を埋め込むように第２の導電性材
料層を形成する工程と、 前記配線溝の内部に前記第２の導電性材料層を残すよう
にして、その他の余剰な前記第２の導電性材料層を除去
する工程とを備えたことを特徴とする半導体装置の製造
方法。 - 【請求項２】 基板を覆う層間絶縁膜に、前記基板に接
続される接続孔および該接続孔上端が底部に接続される
配線溝を形成する工程と、 少なくとも前記接続孔および前記配線溝の各内面を被覆
する第１の導電性材料層を形成する工程と、 前記接続孔および前記配線溝に前記第１の導電性材料層
を介して埋め込むように第２の導電性材料層を形成する
工程と、 前記接続孔の内部に前記第１の導電性材料層を介して前
記第２の導電性材料層を残すようにして、その他の余剰
な前記第１の導電性材料層および前記第２の導電性材料
層を除去する工程と、 少なくとも前記配線溝の内面を被覆する第３の導電性材
料層を形成する工程と、 前記配線溝の内部に前記第３の導電性材料層を介して埋
め込むように前記第４の導電性材料層を形成する工程
と、 前記配線溝の内部に前記第３の導電性材料層を介して前
記第４の導電性材料層を残すようにして、その他の余剰
な前記第３の導電性材料層および前記第４の導電性材料
層を除去する工程とを備えたことを特徴とする半導体装
置の製造方法。 - 【請求項３】 基板を覆う層間絶縁膜に、前記基板に接
続される接続孔および該接続孔上端が底部に接続される
配線溝を形成する工程と、 少なくとも前記接続孔および前記配線溝の各内面を被覆
する第１の導電性材料層を形成する工程と、 前記接続孔および前記配線溝を前記第１の導電性材料層
を介して埋め込むように第２の導電性材料層を形成する
工程と、 前記接続孔の内部に前記第１の導電性材料層を介して前
記第２の導電性材料層を残すようにして、その他の余剰
な前記第２の導電性材料層を除去する工程と、 前記配線溝の内部に前記第１の導電性材料層を介して埋
め込むように前記第３の導電性材料層を形成する工程
と、 前記配線溝の内部に前記第１の導電性材料層を介して前
記第３の導電性材料層を残すようにして、その他の余剰
な前記第３の導電性材料層を除去する工程とを備えたこ
とを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001170474A JP2002368081A (ja) | 2001-06-06 | 2001-06-06 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001170474A JP2002368081A (ja) | 2001-06-06 | 2001-06-06 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002368081A true JP2002368081A (ja) | 2002-12-20 |
Family
ID=19012390
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001170474A Pending JP2002368081A (ja) | 2001-06-06 | 2001-06-06 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002368081A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009514186A (ja) * | 2003-06-23 | 2009-04-02 | インターナショナル・ビジネス・マシーンズ・コーポレーション | ライン及びビア導体のための異なる材料を有するデュアル・ダマシン相互接続構造体 |
| DE102014110645A1 (de) * | 2014-07-02 | 2016-01-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | Hybrid-Kupferstruktur zur Verwendung in fortgeschrittener Verbindung |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06260441A (ja) * | 1993-03-03 | 1994-09-16 | Nec Corp | 半導体装置の製造方法 |
| JPH09306994A (ja) * | 1996-05-16 | 1997-11-28 | Lg Semicon Co Ltd | 半導体装置の配線形成方法 |
| JP2000150519A (ja) * | 1998-08-31 | 2000-05-30 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP2000331991A (ja) * | 1999-03-15 | 2000-11-30 | Sony Corp | 半導体装置の製造方法 |
| JP2001015510A (ja) * | 1999-06-28 | 2001-01-19 | Hitachi Ltd | 半導体装置およびその製造方法 |
-
2001
- 2001-06-06 JP JP2001170474A patent/JP2002368081A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06260441A (ja) * | 1993-03-03 | 1994-09-16 | Nec Corp | 半導体装置の製造方法 |
| JPH09306994A (ja) * | 1996-05-16 | 1997-11-28 | Lg Semicon Co Ltd | 半導体装置の配線形成方法 |
| JP2000150519A (ja) * | 1998-08-31 | 2000-05-30 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP2000331991A (ja) * | 1999-03-15 | 2000-11-30 | Sony Corp | 半導体装置の製造方法 |
| JP2001015510A (ja) * | 1999-06-28 | 2001-01-19 | Hitachi Ltd | 半導体装置およびその製造方法 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009514186A (ja) * | 2003-06-23 | 2009-04-02 | インターナショナル・ビジネス・マシーンズ・コーポレーション | ライン及びビア導体のための異なる材料を有するデュアル・ダマシン相互接続構造体 |
| DE102014110645A1 (de) * | 2014-07-02 | 2016-01-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | Hybrid-Kupferstruktur zur Verwendung in fortgeschrittener Verbindung |
| US9837354B2 (en) | 2014-07-02 | 2017-12-05 | Taiwan Semiconductor Manufacturing Co., Ltd. | Hybrid copper structure for advance interconnect usage |
| US10290580B2 (en) | 2014-07-02 | 2019-05-14 | Taiwan Semiconductor Manufacturing Co., Ltd. | Hybrid copper structure for advance interconnect usage |
| DE102014110645B4 (de) | 2014-07-02 | 2020-01-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | Hybrid-Kupferstruktur zur Verwendung in fortgeschrittener Verbindung |
| US10818597B2 (en) | 2014-07-02 | 2020-10-27 | Taiwan Semiconductor Manufacturing Co., Ltd. | Hybrid copper structure for advance interconnect usage |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7365001B2 (en) | Interconnect structures and methods of making thereof | |
| US6887781B2 (en) | Method for the formation of diffusion barrier | |
| US20030139034A1 (en) | Dual damascene structure and method of making same | |
| JP2000150647A (ja) | 配線構造およびその製造方法 | |
| JP2004063556A (ja) | 半導体装置の製造方法 | |
| JPH10189733A (ja) | 多孔性誘電体の金属被覆法 | |
| JP2009545889A (ja) | 相互接続構造体及びその製造方法 | |
| US20040100779A1 (en) | Via formation for damascene metal conductors in an integrated circuit | |
| JP2000323479A (ja) | 半導体装置およびその製造方法 | |
| JP4339152B2 (ja) | 配線構造の形成方法 | |
| JP2970757B2 (ja) | 金属スペーサを用いた相互接続およびその形成方法 | |
| US7074712B2 (en) | Semiconductor device having multilevel interconnections and method of manufacturing the same | |
| JP2000332106A (ja) | 半導体装置およびその製造方法 | |
| US7485574B2 (en) | Methods of forming a metal line in a semiconductor device | |
| JP2002368081A (ja) | 半導体装置の製造方法 | |
| KR100221656B1 (ko) | 배선 형성 방법 | |
| JP2000232106A (ja) | 半導体装置および半導体装置の製造方法 | |
| US20060226549A1 (en) | Semiconductor device and fabricating method thereof | |
| JP2001118923A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2004356315A (ja) | 半導体装置及びその製造方法 | |
| KR20070066298A (ko) | 반도체 소자의 금속배선 및 그의 제조방법 | |
| CN112117259A (zh) | 半导体器件及形成方法 | |
| KR20030064257A (ko) | 반도체 장치 | |
| US7517799B2 (en) | Method for forming a plurality of metal lines in a semiconductor device using dual insulating layer | |
| JP3532827B2 (ja) | 多層配線を有する半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080229 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080630 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080701 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081028 |