DE2440481B2 - Verfahren zum herstellen von duennschicht-leiterzuegen auf einem elektrisch isolierenden traeger - Google Patents

Verfahren zum herstellen von duennschicht-leiterzuegen auf einem elektrisch isolierenden traeger

Info

Publication number
DE2440481B2
DE2440481B2 DE19742440481 DE2440481A DE2440481B2 DE 2440481 B2 DE2440481 B2 DE 2440481B2 DE 19742440481 DE19742440481 DE 19742440481 DE 2440481 A DE2440481 A DE 2440481A DE 2440481 B2 DE2440481 B2 DE 2440481B2
Authority
DE
Germany
Prior art keywords
layer
conductor
noble metal
copper
conductor tracks
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19742440481
Other languages
English (en)
Other versions
DE2440481C3 (de
DE2440481A1 (de
Inventor
Herbert Carl Milton; Farrar Paul Akten Burlington; Halten Robert Lee Essex Junction- Cook, (VStA.)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2440481A1 publication Critical patent/DE2440481A1/de
Publication of DE2440481B2 publication Critical patent/DE2440481B2/de
Application granted granted Critical
Publication of DE2440481C3 publication Critical patent/DE2440481C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H01L23/53252—Additional layers associated with noble-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01044—Ruthenium [Ru]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01076—Osmium [Os]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1105—Heating or thermal processing not related to soldering, firing, curing or laminating, e.g. for shaping the substrate or during finish plating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Physical Vapour Deposition (AREA)
  • Laminated Bodies (AREA)

Description

Die Erfindung betrifft ein Verfahren zum Herstellen von Dünnschicht-Leiterzügen auf einer als Träger dienenden, elektrisch isolierenden Schicht, bei dem nacheinander eine adhäsionsfördernde und als Diffusionsschranke für das Leitermaterial dienende Chromschicht und anschließend eine Leiterschicht aus Kupfer aufgedampft werden, bei dem die Leiterzüge durch Abätzen der nicht als Leiter dienenden Bereiche gebildet werden, und bei dem auf die Leiterschicht eine Edelmetallschicht aufgebracht wird.
Bei eier Herstellung von integrierten Schaltungen bildet die elektrische Verbindung der einzelnen Halbleiterbaueoelsmente, Schaltungsteile und Schaltungen durch aus dünnen Schichten gebildete Leiterzüge ein besonderes Problem. Dies rührt, abgesehen von den sehr kleinen Abmessungen solcher Verbindungen, daher, daß an sie sehr hohe Anforderungen in dem Sinne gestellt werden, daß sie stabil sein müssen, daß sie fest auf ihrer Unterlage haften und daß sie gegen eine Reihe von mechanischen, chemischen, termischen und elektrischen Belastungen resistent sein müssen. Bei dem Bestreben, höhere Packungidichten und höhere Schaltgeschwindigkeiten zu erreichen, tritt zusätzlich die Forderung auf, daß die Leitungen in immer kleineren Abmessungen hergestellt werden müssen.
Die Verwendung von Materialien für diese Leiterzüge wird dadurch eingeengt, daß das Leitermaterial im Betrieb mit seiner Umgebung reagiert. In Verbindung ' mil dem Material der den Halbleiterkörper bedeckenden, passivierenden Schicht sind auch die Werte des Elastizitätsmoduls und der termischen Ausdehnungskoeffizienten der verwendeten Materialien zu berücksich-(igen. Durch die richtige Auswahl der Materialien im Hinblick auf ihre physikalischen Eigenschaften werden vor allem termische Spannungen, die durch die erforderlichen Wärmebehandlungen und Temperpro-
zesse bei der Herstellung der integrierten Schaltung notwendig sind, auf ein Mindestmaß reduziert oder ganz vermieden. Solche termischen Spannungen verursachen Brüche in den elektrischen Verbindungen, die zu Unterbrechungen oder Kurzschlüssen führen.
Bei der Herstellung von Anschlüssen von gedruckten Schaltungen ist es bekannt (USA-Patentschrift 34 46 908), rohrförmige Kupferleitungen zu verwenden, die mit einem Edelmetall wie Gold, überzogen sind. Dieses Überziehen mit Gold ist geeignet zur Herstellung von dem Verschweißen ähnlichen Verbindungen
unter Erhitzen und Druck wegen der plastischen Verformung und der Diffusion des Goldes, das die Bildung der Verbindung erleichtert.
Zur Herstellung von Anschlüssen von integrierten Schaltungen, die auf der Oberfläche von Halbleiterplättchen angeordnet sind, ist es bekannt (USA-Patentschrift 34 58 925), auf der das Halbleiterplättchen bedeckenden Glasschicht zunächst eine Chromschicht, danach eine Kupferschicht und darüber eine Goldschicht als Unterlage für das Lot aufzubringen.
Bei der Herstellung von Dünnschicht-Schaltungen auf einer einen Halbleiterkörper bedeckenden, glasähnlichen Isolierschicht ist es bereits bekannt (USA-Patentschrift 34 13 711), aufeinanderfolgenden Schichten aus einer Nickel-Chrom-Legierung, Kupfer und Palladium zu verwenden, da das Kupfer selbst nicht fest an Halbleitermaterialien haftet. Als Leitermaterial wird vorzugsweise Kupfer verwendet, wegen seiner guten Leitungseigenschaften und seiner hohen Leitfähigkeit.
Durch die darüber liegende Schicht aus Palladium soll die Kupferleitung vor Oxidation durch die Atmosphäre oder die Umgebung geschützt werden.
Die Verwendung einer im Vakuum aufgedampften Chrom-Schicht als Unterlage für die Kupfer-Leitungen bei Dünnschicht-Schaltungen, die auf ein Substrat aus einem glasähnlichen Material gebildet werden, ist durch die deutsche Auslegeschrift 12 58 941 bekannt. Bei dem in dieser Auslegeschrift beschriebenen Verfahren werden di*: aufgebrachten Leitungszüge aus Kupfer durch Elektropolieren unter Verwendung der Chrom-Schicht als Elektrode geglättet und von Vorsprüngen und scharfen Kanten befreit. Die Seitenflächen der Leiterzüge bleiben jedoch weiterhin ungeschützt den korrodierenden Einflüssen der Umgebung ausgesetzt.
Ein weiteres Verfahren zum Schutz einer dünnen Leiterschicht aus Kupfer, der sich auch auf die Seitenwände der Leiterschicht erstreckt, ist in einer Veröffentlichung im IBM Technical Disclosure Bulletin
Vol. 15, Nr. 4, September 1972, Seite H«8, beschrieben. Bei diesem Verfahren wird auf den dielektrischen Träger eine Chrom-Schicht und darüber eine den Leiter bildende Kupferschicht aufgebracht. Danach wird durch Ätzen die Struktur der Leiterzüge gebildet. Sod&nn wird auf die Kupferschicht der gebildeten Struktur durch elektrodenloses Piatieren eine Goldschicht aufgebracht, die somit auch die Seitenflächen der Kupferschicht der Leiterzüge bedeckt. Durch anschließendes Erhitzen auf eine Temperatur im Bereich von 500° bis 7000C wird sodann im Bereich der Oberfläche der Leiterstruktur eine Gold-Kupfer-Legierung gebildet, die einen Schutz für die Kupferleitung gegen Korrosion bildet. Schließlich wird auf die Gold-Oberfläche eine weitere Chrom-Schicht aufgebracht.
Dieses Verfahren is! jedoch relativ aufwendig und außerdem mit der Schwierigkeit behaftet, daß die Gefahr besteht, daß bei der relativ hohen Erhitzungstemperatur zwischen 500° und 7000C das die Seitenwände des Leiterzuges bedeckende Gold in die das Substrat bildende Isolierschicht hineindiffundiert und schließlich in das Halbleitermaterial gelangt und das Halbleiterbauelement unbrauchbar macht.
Aufgabe der Erfindung ist es, ein Verfahren für die Herstellung von Dünnschicht-Leiterzügen auf einem elektrisch isolierenden Träger anzugeben, durch das bei hoher Leitfähigkeit der Leiterzüge gutes Haften der Leiterzüge auf der Unterlage, günstiges Verhalten der Leiterzüge bei mechanischen, thermischen und elektrischen Belastungen, sowie ein großer Widerstand gegen Korrosion erreicht wird, da es ferner relativ einfach ist, und keine bei hohen Temperaturen durchzuführende Verfahrensscnritte erfordert.
Gemäß der Erfindung wird diese Aufgabe bei einem Verfahren der eingangs genannten Art dadurch gelöst, daß die Leiterschicht unter Bildung einer Chrom-Kupfer-Übergangszone auf die Chrom-Schicht aufgedampft wird, daß auf die Leiterschicht eine Edelmetallschicht aufgedampft wird, daß danach durch Ätzen die Leiterzüge gebildet werden, und daß sodann die gebildete Struktur in einer inerten oder reduzierenden Atmosphäre erhitzt wird, derart, daß eine Legierung des Edelmetalls der obersten Schicht mit dem Leitermaterial infolge von Oberflächendiffusionseffekten die Seitenkanten der Leiterzüge bedeckt.
Es ist an sich bekannt, daß die Oberflächendiffusionsgeschwindigkeit bis zu einem Faktor von 106 größer sein kann als die Diffusionsgeschwindigkeit in eine Materialschicht hinein. Die Anwendung dieser Erkenntnis gestattet es, die Temperatur- und Zeitparameter bei der Erhitzung so auszuwählen, daß mit der aufgebrachten Goldschicht eine steuerbare seitliche Abdeckung der Leiterzüge mit einer genauen Begrenzung erreicht wird. Der wesentliche durch die Erfindung erzielte Vorteil besteht somit in der Vereinfachung des Verfahrens und ferner darin, daß bei den hier verwendeten Temperaturen keine Gefahr besteht, daß das Gold mit dem Substrat in Berührung kommt, und durch Diffusion in das Halbleitermaterial das Bauelement unbrauchbar macht.
Vorteilhafte Ausbildungen des erfindungsgemäßen Verfahrens bestehen darin, daß als Edelmetall eine Goldschicht oder eine Schicht aus einem der Platinmetalle Platin, Paladium, Iridium, Rhodium, Ruthenium oder Osmium aufgedampft wird.
Eine weitere vorteilhafte Ausbildung des Verfahrens besteht darin, daß die Leiterzüge auf eine pasivierinde Schicht aus Quarz aufgebracht werden, und daß das Erhitzen in einer Wasserstoffatmosphäre bei 345 bis 355UC während einer Zeit von 4 bis )0 Minuten erfolgt. Die Leiterzüge können bei dem Verfahren auch auf eine passivierende Schicht aus einem organischen Polymerisat, insbesondere Polyimid, aufgebracht werden.
Die Erfindung wird anhand eines durch die Zeichnungen erläuterten Ausführungsbeispieles beschrieben. Es zeigt jeweils im Querschnitt
F i g. 1 eine als Substrat dienende Quarzschicht mit einer darauf aufgebrachten Chromschicht,
F i g. 2 die Struktur der Fig. I mit einer auf die Chromschicht aufgebrachten Kupferschicht unter Bildung einer Übergangszone,
F i g. 3 die Struktur der F i g. 2 mit einer aufgebrachten Goldschicht,
Fig. 4 die Struktur der Fig. 3 nach dem Ätzen der Leiterzüge,
F i g. 5 die endgültige Struktur eines Leiterzuges nach Durchführung des Erhitzungsprozesses und F i g. 6 ein Temperatur/Zeit-Diagramm zur Festlegung des Arbeitspunktes beim Erhitzungsprozeß.
In Fig. 1 ist mit 1 ein Substrat aus einem passivierenden Material bezeichnet, das aus Quarz oder einem organischen Polymer, wie Polyimid, besteht. Auf dem Substrat ist eine erste Schicht 2 aus Chrom aufgebracht. Das Aufbringen dieser Schicht erfolgt durch bekannte Verfahren, wie Aufdampfen, chemische Ablagerung aus der Gasphase usw. Diese erste Schicht wirkt als Diffusionsschranke und fördert die Adhäsion der Schichten, die nachfolgend aufgebracht werden.
In dem der Beschreibung zugrundeliegenden Ausführungsbeispiel wurde auf ein Substrat aus Quarz, das eine Schichtdicke von 10 000 bis 50 000 Ä aufwies und das als Abdeckung für die vorher gebildeten Halbleiterbauele-
jj mente diente, eine erste Chromschicht durch Aufdampfen aufgebracht. Dabei wurde ein Metallvorrat zur Erzeugung des Dampfes erhitzt und die Ablagerung auf dem Substrat in gesteuerter Weise vorgenommen. Wenn auf einem Substrat eine große Anzahl von Halbleiterbauelementen gebildet ist, kann diese erste Schicht gleichzeitig auf dem ganzen Substrat aufgebracht werden. Die Chromschicht wurde in einer Dicke von 650 bis 750 Ä aufgedampft mit einer Geschwindigkeit von ungefähr 4 A/sec bei einer Temperatur des Substrats zwischen 130°C und 165°C. Die Dicke der aufzubringenden Schicht hängt ab von der endgültigen Struktur und der Verwendung der Anordnung sowie von den physikalischen Eigenschaften des Substrats und dem Ausdehnungskoeffizienten des Metalls und des Substratmaterials. In diesem Falle wurde eine Chromschicht von 700 Λ auf dem Quarz aufgebracht.
In F i g. 2 ist die Struktur der Fi g. 1 dargestellt, auf die eine Zwischenlage 3 aus Chrom und Kupfer aufgedampft wurde, indem das Aufdampfen von Chrom fortgesetzt wurde unter Zufügung von Kupfer aus einer separaten Dampfquelle. Dadurch wurde auf der zuerst aufgedampften Chromschicht eine /wciphasigc Struktur von Chrom und Kupfer aufgebracht. Zur Bildung dieser Zwischenschicht kann anstelle der Dampfquellen für Chrom und Kupfer auch eine gemeinsame Dampfquelle für die gewünschte Mischung verwendet werden. Dieses Verfahren ermöglicht einen den ganzen Bereich umfassenden Übergang zwischen den beiden Metallen und stellt die erforderliche Bindung sicher. In dem beschriebenen Ausführungsbeispiel wurde eine Chrom-Kupfer-Schicht von 500 A mit einer Geschwindigkeit zwischen 6 und 10Ä/sec innerhalb des bevorzugten Aufdampftemperaturbereichs von 135°C
bis 160"C bei einer Temperatur von 15O0C aufgebracht. Beim Erreichen der Schichtdicke von 500 Ä für die Chrom-Kupfer-Schicht wurde die Chromquelle geschlossen und die Kupferaufdampfung mit einer Geschwindigkeit von ! 2 bis 16 Ä/sec fortgesetzt bis zum Erreichen einer Kupferschicht mit einer Dicke von 9000 Ä. Diese Schicht ist in F i g. 2 mit 4 bezeichnet. Danach wurde die Kupferquelle geschlossen und eine obere Schicht 5 aus Gold aufgedampft (Fig.3). Das Aufdampfen der Goldschicht erfolgte mit einer Geschwindigkeit von 5 bis 7 Ä/sec bei einer Aufdampftemperatur von 1500C bis eine Schichtdicke von 1400 Ä erreicht wurde.
Wenn eine Schichtenfolge von Chrom, Kupfer und Gold nacheinander auf eine Quarzschicht aufgebracht wird, so sind die Schichtdicken vorzugsweise 650 bis 750 Ä für die erste Chromschicht, 450 bis 550 Ä für die Chrom-Kupfer-Übergangsschicht, 8500 bis 9500 Ä für die Kupferschicht und 1250 bis 1550 Ä für die Goldschicht.
Mit Hilfe bekannter photolithographischer Verfahren wurde die in Fig.3 dargestellte Struktur maskiert und subtraktiv geätzt unter Verwendung eines Ätzverfahrens, das aus einem doppelten Bad von Kaliumjodit-Jod (K]-J2), gefolgt von KMnO4 in kaustischer Lösung bestand. Dadurch wurde die in F i g. 4 dargestellte Struktur erzeugt, bei welcher die Seitenkanten der zusammengesetzten Schicht freigelegt sind, wie durch die Bezugszeichen 2, 3, 4 und 5 der F i g. 4 zu erkennen ist.
Die geätzte Struktur, wie sie in F i g. 4 dargestellt ist, wird einem Erhitzungsprozeß unterworfen in einer inerten Gasatmosphäre, wie Stickstoff oder Argon, oder in einer reduzierenden Atmosphäre, wie Wasserstoff, während einer bestimmten Zeit und einer Temperatur, die in dem Diagramm der F i g. 6 dargestellt sind. Die oberen und unteren Grenzen dieser Werte sind in Fig.6 als Linien eingezeichnet. Wenn auf einem Quarzsubstrat eine Schichtstruktur aus Chrom, Kupfer und Gold gebildet wird, findet das Erhitzen vorzugsweise bei einer Temperatur von 350° C und der dazu korrespondierenden Zeit von ungefähr 6 Minuten in einer Wasserstoffatmosphäre statt. Diese Zahlenangaben treffen nur für dieses Ausführungsbeispiel zu, im allgemeinen hängen die Bedingungen der Wärmebehandlung vom Material des Substrats, von den Metallen der Schichten, von den Schichtdicken und den physikalischen und chemischen Eigenschaften der verwendeten Materialien ab.
Wenn z. B. das Substrat mit Polyimid überzogen ist, liegt die Temperatur für die Aufbringung einer Metallschicht zwischen 200°C und 250°C und die Schichtdicken der Metallschichten können größer werden, z.B. 1000 Ä für die erste Chromschicht und 1600 Ä für die oberste Goldschicht.
Es wird angenommen, daß bei der beschriebenen Wärmebehandlung das Kupfer in das Gold diffundiert, so daß eine Gold-Kupfer-Lösung über die Kanten des aus den Schichten gebildeten Leiterzuges diffundiert oder fließt, wie dies in F i g. 5 mit dem Bezugszeichen 6 dargestellt ist. Dieses Fließen wird durch eine Oberflächendiffusion über die Seitenkanten des Leiterzuges gebildet, die bis zu der Chromschicht reicht und dadurch die Kanten des Leiterzuges mit einer festen Lösung von Gold und Kupfer versiegelt.
In dem beschriebenen Ausführungsbeispiel wurde festgestellt, daß bei Verwendung eines Quarzsubstrats die oberste Schicht ungefähr 30% Kupfer enthielt als Ergebnis der Wärmebehandlung bei 350°C während vier Minuten. Dabei wurde die Oberflächendiffusion über die Seitenkanten der Struktur erreicht. Für die Wärmebehandlung eines Leiters aus Chrom, Kupfer und Gold auf einem Quarzsubstrat ist eine Wärmebehandlung bei einer Temperatur von 345 bis 350° C während einer Zeitspanne von 4 bis 10 Minuten in einer Wasserstoffatmosphäre am günstigsten. Für andere Substrate, z. B. für ein Substrat aus Polyimid, sind andere Bedingungen erforderlich. Die Dicken des Substrats und der verschiedenen Metallschichten können variiert werden entsprechend den physikalischen und chemischen Eigenschaften des Substrats und der aufgebrachten Metallschichten mit besonderer Bezugnahme auf den jeweiligen Elastizitätsmodul und die Ausdehnungskoeffizienten dieser Materialien.
Bei der in Fig. 5 dargestellten, resultierenden Struktur, die einem aus Schichten aufgebauten Leiter entspricht, sind die Oberfläche und die Seitenflächen mit einem gegen Korrosion beständigen Metall bzw. einer Legierung des Leitermaterials mit Gold bedeckt. Zur Bildung der korrosionsbeständigen Schicht kann anstelle von Gold auch eines der als Platinmetalle bekannten Edelmetalle Platin, Paladium, Iridium, Rhodium, Ruthenium oder Osmium verwendet werden, das für die Herstellung von miniaturisierten, elektronischen integrierten Schaltungen geeignet ist.
Hierzu 2 Blatt Zeichnungen

Claims (6)

Patentansprüche:
1. Verfahren zum Herstellen von Dünnschicht-Leiterzügen auf einer als Träger dienenden, elektrisch isolierenden Schicht, bei welchem auf die Trägerschicht eine adhäsionsfördernde und als Diffusionsschranke für das Leitermaterial dienende Chrom-Schicht und darüber eine Leiterschicht aus Kupfer aufgedampft wird, und bei welchem durch Aufbringen einer Edelmetallschicht und unter Zuhilfenahme einer Wärmebehandlung die Oberfläche und die Seitenflächen der durch Ätzen gebildeten Leiterzüge mit einer Legierung des Leitermaterials mit dem Edelmetall überzogen werden, dadurch gekennzeichnet, daß die Leiterschicht unter Bildung einer Chrom-Kupfer-Übergangszone auf die Chrom-Schicht aufgedampft wird, daß auf die Leiterschicht eine Edelrnetallschicht aufgedampft wird, daß danach durch Ätzen die Leiterzüge gebildet werden und daß sodann die gebildete Struktur in einer inerten oder reduzierenden Atmosphäre erhitzt wird, derart, daß eine Legierung des Edelmetalls der obersten Schicht mit dem Leitermaterial infolge von Oberflächendiffusionseffekten die Seitenkanten der Leiterzüge bedeckt.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß als EdelmetallEchicht eine Goldschicht aufgedampft wird.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß als Edelmetallschicht eine Schicht aus einem der Platinmetalle Platin, F'aladium, Iridium, Rhodium, Ruthenium, Osmium aufgedampft wird.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Leiterzüge auf eine passivierende Schicht aus Quarz aufgebracht werden.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß das Erhitzen in einer Wasserstoffatmosphäre bei 345 bis 355°C während einer Zeit von 4 bis 10 Minuten erfolgt.
6. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Leiterzüge auf eine passivierende Schicht aus einem organischen Polymerisat, insbesondere Polyimid, aufgebracht werden.
DE2440481A 1973-10-12 1974-08-23 Verfahren zum Herstellen von Dünnschicht-Leiterzügen auf einem elektrisch isolierenden Träger Expired DE2440481C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US406125A US3881884A (en) 1973-10-12 1973-10-12 Method for the formation of corrosion resistant electronic interconnections

Publications (3)

Publication Number Publication Date
DE2440481A1 DE2440481A1 (de) 1975-04-24
DE2440481B2 true DE2440481B2 (de) 1977-12-01
DE2440481C3 DE2440481C3 (de) 1978-08-03

Family

ID=23606638

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2440481A Expired DE2440481C3 (de) 1973-10-12 1974-08-23 Verfahren zum Herstellen von Dünnschicht-Leiterzügen auf einem elektrisch isolierenden Träger

Country Status (11)

Country Link
US (1) US3881884A (de)
JP (1) JPS5310430B2 (de)
BR (1) BR7408490D0 (de)
CA (1) CA1023876A (de)
CH (1) CH569363A5 (de)
DE (1) DE2440481C3 (de)
FR (1) FR2247820B1 (de)
GB (1) GB1448034A (de)
IT (1) IT1020141B (de)
NL (1) NL7413310A (de)
SE (1) SE401291B (de)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS556833A (en) * 1978-06-29 1980-01-18 Nippon Mektron Kk Cirucit board and method of manufacturing same
DE2834221C3 (de) * 1978-08-04 1981-04-30 Preh Elektrofeinmechanische Werke Jakob Preh Nachf. GmbH & Co, 8740 Bad Neustadt Verfahren zur Herstellung von Dünnschichtleiterbahnen
JPS5534414A (en) * 1978-09-01 1980-03-11 Sumitomo Bakelite Co Method of manufacturing printed circuit board
US4267012A (en) * 1979-04-30 1981-05-12 Fairchild Camera & Instrument Corp. Process for patterning metal connections on a semiconductor structure by using a tungsten-titanium etch resistant layer
US4290079A (en) * 1979-06-29 1981-09-15 International Business Machines Corporation Improved solder interconnection between a semiconductor device and a supporting substrate
US4360142A (en) * 1979-06-29 1982-11-23 International Business Machines Corporation Method of forming a solder interconnection capable of sustained high power levels between a semiconductor device and a supporting substrate
US4319264A (en) 1979-12-17 1982-03-09 International Business Machines Corporation Nickel-gold-nickel conductors for solid state devices
US4335506A (en) * 1980-08-04 1982-06-22 International Business Machines Corporation Method of forming aluminum/copper alloy conductors
JPS57141942A (en) * 1981-02-27 1982-09-02 Fuji Electric Corp Res & Dev Ltd Formation of bump electrode
DE3107857C2 (de) * 1981-03-02 1984-08-23 Siemens AG, 1000 Berlin und 8000 München Verfahren zur Herstellung von Dünnfilmschaltungen mit sehr gut lötbaren Leiterbahnschichtsystemen
DE3107943A1 (de) * 1981-03-02 1982-09-16 Siemens AG, 1000 Berlin und 8000 München Verfahren zur herstellung von loetbaren und temperfaehigen edelmetallfreien duennschichtleiterbahnen
US4505029A (en) * 1981-03-23 1985-03-19 General Electric Company Semiconductor device with built-up low resistance contact
US4386116A (en) * 1981-12-24 1983-05-31 International Business Machines Corporation Process for making multilayer integrated circuit substrate
US4396900A (en) * 1982-03-08 1983-08-02 The United States Of America As Represented By The Secretary Of The Navy Thin film microstrip circuits
DE3343362A1 (de) * 1983-11-30 1985-06-05 Siemens AG, 1000 Berlin und 8000 München Verfahren zur galvanischen herstellung metallischer, hoeckerartiger anschlusskontakte
US4606788A (en) * 1984-04-12 1986-08-19 Moran Peter L Methods of and apparatus for forming conductive patterns on a substrate
US4851895A (en) * 1985-05-06 1989-07-25 American Telephone And Telegraph Company, At&T Bell Laboratories Metallization for integrated devices
US4725877A (en) * 1986-04-11 1988-02-16 American Telephone And Telegraph Company, At&T Bell Laboratories Metallized semiconductor device including an interface layer
US4711791A (en) * 1986-08-04 1987-12-08 The Boc Group, Inc. Method of making a flexible microcircuit
JP2500523B2 (ja) * 1990-12-28 1996-05-29 日本電装株式会社 基板および基板の製造方法
GB2255672B (en) * 1991-05-10 1994-11-30 Northern Telecom Ltd Opto-electronic components
US5288541A (en) * 1991-10-17 1994-02-22 International Business Machines Corporation Method for metallizing through holes in thin film substrates, and resulting devices
EP2270846A3 (de) 1996-10-29 2011-12-21 ALLVIA, Inc. Integrierte Schaltungen und Verfahren zu ihrer Herstellung
US6882030B2 (en) 1996-10-29 2005-04-19 Tru-Si Technologies, Inc. Integrated circuit structures with a conductor formed in a through hole in a semiconductor substrate and protruding from a surface of the substrate
US6498074B2 (en) 1996-10-29 2002-12-24 Tru-Si Technologies, Inc. Thinning and dicing of semiconductor wafers using dry etch, and obtaining semiconductor chips with rounded bottom edges and corners
US6322903B1 (en) 1999-12-06 2001-11-27 Tru-Si Technologies, Inc. Package of integrated circuits and vertical integration
US6717254B2 (en) 2001-02-22 2004-04-06 Tru-Si Technologies, Inc. Devices having substrates with opening passing through the substrates and conductors in the openings, and methods of manufacture
JP2003023239A (ja) * 2001-07-05 2003-01-24 Sumitomo Electric Ind Ltd 回路基板とその製造方法及び高出力モジュール
US6787916B2 (en) 2001-09-13 2004-09-07 Tru-Si Technologies, Inc. Structures having a substrate with a cavity and having an integrated circuit bonded to a contact pad located in the cavity
KR100396787B1 (ko) * 2001-11-13 2003-09-02 엘지전자 주식회사 반도체 패키지용 인쇄회로기판의 와이어 본딩패드 형성방법
US6908845B2 (en) * 2002-03-28 2005-06-21 Intel Corporation Integrated circuit die and an electronic assembly having a three-dimensional interconnection scheme
US20030183943A1 (en) * 2002-03-28 2003-10-02 Swan Johanna M. Integrated circuit die and an electronic assembly having a three-dimensional interconnection scheme
US6848177B2 (en) * 2002-03-28 2005-02-01 Intel Corporation Integrated circuit die and an electronic assembly having a three-dimensional interconnection scheme
JP3962039B2 (ja) * 2004-06-17 2007-08-22 日東電工株式会社 配線回路形成用基板、配線回路基板および金属薄層の形成方法
US7339267B2 (en) * 2005-05-26 2008-03-04 Freescale Semiconductor, Inc. Semiconductor package and method for forming the same
US10373930B2 (en) * 2012-08-10 2019-08-06 Cyntec Co., Ltd Package structure and the method to fabricate thereof
JP6563366B2 (ja) * 2016-06-13 2019-08-21 新光電気工業株式会社 配線基板及びその製造方法
CN113133217A (zh) * 2020-01-15 2021-07-16 鹏鼎控股(深圳)股份有限公司 线路板的制备方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2724663A (en) * 1952-10-23 1955-11-22 Bell Telephone Labor Inc Plural metal vapor coating
US3458925A (en) * 1966-01-20 1969-08-05 Ibm Method of forming solder mounds on substrates
US3677843A (en) * 1970-02-02 1972-07-18 Sylvania Electric Prod Method for fabricating multilayer magnetic devices

Also Published As

Publication number Publication date
SE401291B (sv) 1978-04-24
FR2247820A1 (de) 1975-05-09
IT1020141B (it) 1977-12-20
BR7408490D0 (pt) 1975-07-29
CA1023876A (en) 1978-01-03
US3881884A (en) 1975-05-06
GB1448034A (en) 1976-09-02
JPS5310430B2 (de) 1978-04-13
SE7412333L (de) 1975-04-14
FR2247820B1 (de) 1976-10-22
DE2440481C3 (de) 1978-08-03
CH569363A5 (de) 1975-11-14
JPS5068082A (de) 1975-06-07
DE2440481A1 (de) 1975-04-24
NL7413310A (nl) 1975-04-15

Similar Documents

Publication Publication Date Title
DE2440481C3 (de) Verfahren zum Herstellen von Dünnschicht-Leiterzügen auf einem elektrisch isolierenden Träger
DE2554691C2 (de) Verfahren zum Herstellen elektrischer Leiter auf einem isolierenden Substrat und danach hergestellte Dünnschichtschaltung
DE1809115A1 (de) Verfahren zur Herstellung von mehrere Schichten umfassenden Leitungsverbindungen fuer Halbleiteranordnungen
DE2534397A1 (de) Verfahren zum herstellen von festwertspeicher enthaltenden integrierten schaltungen
DE2032872A1 (de) Verfahren zum Herstellen weichlötfähiger Kontakte zum Einbau von Halbleiterbauelementen in Gehäuse
DE1283970B (de) Metallischer Kontakt an einem Halbleiterbauelement
DE1943519A1 (de) Halbleiterbauelement
CH652268A5 (de) Verfahren zur herstellung von gegen hitzeschockeinwirkung widerstandsfaehigen gedruckten schaltungen.
DE2509912C3 (de) Elektronische Dünnfilmschaltung
DE3638799C2 (de)
DD157989A3 (de) Verfahren zur strukturierten chemisch-reduktiven metallabscheidung
DE1690521B2 (de) Loetbarer kontaktanschluss fuer einen tantalnitrid-schichtwiderstand
DE3151557C2 (de)
DE19501693C2 (de) Verfahren zum Herstellen von elektronischen Bauelementen und mit diesem Verfahren hergestelltes elektronisches Bauelement
DE2351664B2 (de) Verfahren zum elektrolytischen Ätzen einer Dünnschicht aus Gold, Platin und/oder Rhodium
EP0278413A2 (de) Verfahren zur Herstellung einer Verbindung zwischen einem Bonddraht und einer Kontaktfläche bei hybriden Dickschicht-Schaltkreisen
DE1764937C3 (de) Verfahren zur Herstellung von Isolationsschichten zwischen mehrschichtig übereinander angeordneten metallischen Leitungsverbindungen für eine Halbleiteranordnung
DE2165622C3 (de) Dünnschichtschaltkreis
DE2311660C3 (de) Verfahren zum partiellen Galvanisieren eines Halbleiterkörpers aus Silizium
DE4139908A1 (de) Halbleiteranordnung mit metallschichtsystem sowie verfahren zur herstellung
DE2253196A1 (de) Verfahren zum partiellen galvanisieren eines nicht- oder halbleitenden stoffes
DE2834221C3 (de) Verfahren zur Herstellung von Dünnschichtleiterbahnen
DE2649091A1 (de) Verfahren zum abscheiden von leitenden schichten auf substraten
DE1283073B (de) Verfahren zur chemischen Abscheidung von haftfesten Legierungsschichten, z. B. Nickel-Phosphor-Schichten, mit stabilisierten elektrischen Widerstandswerten auf elektrisch nichtleitenden Unterlagen
EP0386709A2 (de) Edelmetallfreie Chipleiterbrücke und Verfahren zu ihrer Herstellung

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee