DE102006034589B4 - Strom begrenzende Halbleiteranordnung - Google Patents

Strom begrenzende Halbleiteranordnung Download PDF

Info

Publication number
DE102006034589B4
DE102006034589B4 DE200610034589 DE102006034589A DE102006034589B4 DE 102006034589 B4 DE102006034589 B4 DE 102006034589B4 DE 200610034589 DE200610034589 DE 200610034589 DE 102006034589 A DE102006034589 A DE 102006034589A DE 102006034589 B4 DE102006034589 B4 DE 102006034589B4
Authority
DE
Germany
Prior art keywords
limiter
terminal
semiconductor
limiter element
semiconductor region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE200610034589
Other languages
English (en)
Other versions
DE102006034589A1 (de
Inventor
Rudolf Dr. Elpelt
Heinz Dr. Mitlehner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE200610034589 priority Critical patent/DE102006034589B4/de
Publication of DE102006034589A1 publication Critical patent/DE102006034589A1/de
Application granted granted Critical
Publication of DE102006034589B4 publication Critical patent/DE102006034589B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/80Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623Buried supplementary region, e.g. buried guard ring
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Halbleiteranordnung zur Strombegrenzung umfassend ein erstes passives Limiterelement (2; 20; 24, 25) aus Siliziumcarbid mit einem ersten und einem zweiten Limiteranschluss (16, 17) an einer Hauptoberfläche (5) des Limiterelements (2; 20; 24, 25) sowie mit einem ersten Halbleitergebiet (4) eines ersten Leitungstyps, wobei
a) das erste passive Limiterelement (2; 20; 24, 25) eine zwischen dem ersten und dem zweiten Limiteranschluss (16, 17) angeordnete Doppelstruktur mit zwei in Serie angeordneten lateralen, parallel zu der Hauptoberfläche (5) orientierten Stromflusskanälen (6, 7) enthält,
b) der an den ersten Limiteranschluss (16) angeschlossene erste Stromflusskanal (6) ein als Teil des ersten Halbleitergebiets (4) ausgebildetes erstes Kanalgebiet (8) umfasst,
b1) das zwischen einem ersten oberflächennahen Halbleitergebiet (10) und einem zumindest teilweise innerhalb des ersten Halbleitergebiets (4) vergrabenen ersten Inselgebiet (12) verläuft, wobei
b2) das erste oberflächennahe Halbleitergebiet (10) und das erste Inselgebiet (12) von einem zweiten gegenüber dem ersten Leitungstyp entgegengesetzten Leitungstyp...

Description

  • Die Erfindung betrifft eine Halbleiteranordnung zur Strombegrenzung umfassend ein erstes passives Limiterelement aus Siliziumcarbid (= SiC) mit einem ersten und einem zweiten Limiteranschluss sowie mit einem ersten Halbleitergebiet eines ersten Leitungstyps.
  • Ein sicheres Begrenzen eines unzulässig hohen Überstromes z.B. während der Anlaufphase eines Motors oder im Kurzschlussfall schont und schützt die Last. Außerdem verringert es den Sicherungsaufwand. Im erkannten Überstromfall soll entweder eine Stromreduzierung auf einen zulässigen niedrigeren Begrenzungsstromwert oder eine komplette Stromabschaltung erfolgen. Üblicherweise sind die hierzu eingesetzten Komponenten im Nennbetrieb mit der Last in Serie geschaltet. Sie sollten deshalb eine niedrige Verlustleistung haben, um den zusätzlichen Leistungsverbrauch und das Abführen von Verlustwärme möglichst gering zu halten.
  • Bekannt sind aktive Strom begrenzende elektronische Halbleiteranordnungen, bei denen eine Sättigungsspannung eines nicht einrastenden, steuer- und insbesondere abschaltbaren Halbleiterschaltelements, wie eines IGBT (Insulated Bipolar Gate Transistor) oder eines MOSFET (Metal Oxide Semiconductor Field Effect Transistor), überwacht wird. Aufgrund der Stromsättigung kommt es im Überstromfall zu einem überproportionalen Anstieg der Ausgangsspannung. Ein Gate-Treiber erkennt diesen markanten Spannungsanstieg und schaltet das Halbleiterschaltelement ab. Bei diesen Anordnungen lässt sich der Sperrzustand vom Überstromfall nur unterscheiden, wenn Zusatzaufwand betrieben wird. Außerdem sind die eingesetzten Halbleiterschaltelemente oft in erster Linie auf einen beherrschbar niedrigen Sättigungsstrom ausgelegt. Dies schränkt die Optimierungsmöglichkeiten hinsichtlich niedriger Durchlass-Verluste im Nennbetrieb ein.
  • Aus der WO 98/59377 A1 ist außerdem eine passive Strom begrenzende Halbleiteranordnung auf SiC-Basis bekannt, bei der ein Strompfad zunächst durch ein laterales Kanalgebiet und dann vertikal durch die Halbleiteranordnung führt. Unter lateral oder seitlich wird hierbei eine Richtung parallel zu einer der beiden Hauptoberflächen der Halbleiteranordnung verstanden. Vertikal wird dagegen eine senkrecht zu den Hauptoberflächen verlaufende Richtung bezeichnet. Eine erste von zwei Anschlusselektroden kontaktiert an der einen Hauptoberfläche zugleich ein Kontaktgebiet zur Anbindung des Kanalgebiets und ein oberflächennahes Halbleitergebiet zur Beeinflussung des Stromflusses durch das Kanalgebiet. Sie stellt also einen kombinierten Source- und Gateanschluss dar. Im Inneren ist ein elektrisch nicht angeschlossenes, also schwimmendes (= floatendes) Inselgebiet vorgesehen, das ebenfalls den Stromfluss durch das Kanalgebiet beeinflusst. Diese Halbleiteranordnung begrenzt in der Grundausführungsform den Strom nur für eine Polarität. Offenbart ist auch eine Kombination zweier dieser Halbleiteranordnungen, die antiseriell zueinander geschaltet sind, sodass eine Strombegrenzung für beide Polaritäten resultiert. Die Zusammenschaltung erfolgt mittels einer zusätzlichen Aufwand verursachenden zwischengelagerten ganzflächigen Metallisierung. In der praktischen Umsetzung eignen sich diese bekannten Halbleiteranordnungen hauptsächlich für leistungsstarke Anwendungen mit relativ hohen Nennströmen im Bereich von einigen 100 mA und mehr.
  • Aus der WO 95/07548 A1 ist eine Halbleiteranordnung zur passiven Strombegrenzung bekannt. Sie ist als vertikale Halbleiterstruktur realisiert.
  • Weiterhin ist aus der US 3 223 904 eine ebenfalls strombegrenzende Halbleiteranordnung bekannt, die jedoch vorzugsweise aus dem Halbleitermaterial Silizium hergestellt ist. Ihre Herstellung beruht im Wesentlichen auf Diffusionsmechanismen, die in Silizium, nicht jedoch in Siliziumcarbid möglich sind.
  • In der DE 1 564 735 A wird ein lateraler Feldeffekttransistor mit oberflächennahen und vergrabenen p-leitenden Halbleitergebieten beschrieben, die an eine Gate-Elektrode angeschlossen sind. Angegeben ist weiterhin, dass Feldeffekttransistoren unter bestimmten Beschaltungsbedingungen auch als Strombegrenzer arbeiten können.
  • In der GB 2 166 588 A wird ein Silizium-basiertes Widerstandselement beschrieben, das ab einer Schwellspannung eine strombegrenzende Wirkung hat. Der Stromfluss erfolgt im Wesentlichen, aber nicht ausschließlich in lateraler Richtung. Der Stromkanal wird durch zwei an der Bauteiloberfläche angeordnete Halbleitergebiete und ein vergrabenes Halbleitergebiet mit jeweils hoher p-Dotierung gebildet. Er umfasst zwei in Serie geschaltete Teilstromkanäle.
  • Die Aufgabe der Erfindung besteht deshalb darin, eine Halbleiteranordnung der eingangs bezeichneten Art anzugeben, die sich leicht herstellen lässt.
  • Diese Aufgabe wird gelöst durch die Merkmale des unabhängigen Patentanspruchs 1. Bei der erfindungsgemäßen Halbleiteranordnung handelt es sich um eine solche, bei der
    • a) das erste passive Limiterelement eine zwischen dem ersten und dem zweiten Limiteranschluss angeordnete Doppelstruktur mit zwei in Serie angeordneten, lateralen parallel zu der Hauptoberfläche orientierten Stromflusskanälen enthält,
    • b) der an den ersten Limiteranschluss angeschlossene erste Stromflusskanal ein als Teil des ersten Halbleitergebiets ausgebildetes erstes Kanalgebiet umfasst,
    • b1) das zwischen einem ersten oberflächennahen Halbleitergebiet und einem zumindest teilweise innerhalb des ersten Halbleitergebiets vergrabenen ersten Inselgebiet verläuft, wobei
    • b2) das erste oberflächennahe Halbleitergebiet und das erste Inselgebiet von einem zweiten gegenüber dem ersten Leitungstyp entgegengesetzten Leitungstyp sind und
    • b3) mittels des ersten Limiteranschlusses ohmsch kontaktiert sind,
    • c) der an den zweiten Limiteranschluss angeschlossene zweite Stromflusskanal ein als Teil des ersten Halbleitergebiets ausgebildetes zweites Kanalgebiet umfasst,
    • c1) das zwischen einem zweiten oberflächennahen Halbleitergebiet und einem zumindest teilweise innerhalb des ersten Halbeleitergebiets vergrabenen zweiten Inselgebiet verläuft, wobei
    • c2) das zweite oberflächennahe Halbleitergebiet und das zweite Inselgebiet vom zweiten Leitungstyp sind und
    • c3) mittels des zweiten Limiteranschlusses ohmsch kontaktiert sind,
    • d) der erste und der zweite Limiteranschluss jeweils durch eine zur Stromzu- oder Stromabführung bestimmte Elektrode gebildet ist, und
    • e) das erste und das zweite Inselgebiet durch einen Isolatorabstand voneinander getrennt sind.
  • Bei der erfindungsgemäßen Halbleiteranordnung und auch bei dem Limiterelement handelt es sich um einen passiven Zweipol.
  • Er ist also insbesondere nicht extern steuerbar, d.h. es ist keine aktive Steuerung mittels eines Steuer- oder Gateanschlusses vorgesehen. Die Durchlassverluste sind auch aufgrund der Verwendung von SiC als Halbleitermaterial sehr niedrig. Ein Überstromfall oder ein Kurzschluss wird erkannt und der Strom auf einen dimensionierbaren unschädlichen Wert begrenzt. Dies erfolgt alleine aufgrund des intrinsischen Verhaltens. Auch im Begrenzungsfall bleiben die Verluste niedrig, selbst wenn die Spannung noch weiter ansteigt.
  • Die erfindungsgemäße Halbleiteranordnung eignet sich zur bidirektionalen Strombegrenzung. Je nach Polarität erfolgt eine Strombegrenzung in einem der beiden Stromflusskanäle, sodass die Halbleiteranordnung sowohl bei Gleichspannungs- als auch bei Wechselspannungsanwendungen verwendet werden kann.
  • Ein weiterer Vorteil besteht darin, dass die erfindungsgemäße Halbleiteranordnung auch bei Anwendungen mit sehr niedrigen Nennströmen von 50 mA oder weniger eingesetzt werden kann. Die Strombegrenzung in den beiden insbesondere voneinander unabhängigen und mittels eines Halbleitergebiets miteinander verbundenen Stromflusskanälen kann auch für so niedrige Stromwerte dimensioniert werden. Die Stromabschnürung lässt sich in den beiden Kanalgebieten sehr kontrolliert und einheitlich einstellen. Dies liegt daran, dass die beiden lateralen Kanalgebiete im Unterschied zu der vertikalen Struktur beim Stand der Technik im gleichen Halbleitergebiet verlaufen und im Wesentlich synchron, also während und mittels der gleichen Prozessschritte, hergestellt werden. Die erfindungsgemäße Halbleiteranordnung lässt sich insbesondere monolithisch integrieren. Dies vereinfacht den Herstellungsprozess.
  • Außerdem sind im Gegensatz zum Stand der Technik die Inselgebiete nicht mehr floatend ausgeführt, sondern an den gleichen Limiteranschluss angeschlossen, mit dem auch das oberflächennahe Halbleitergebiet des betreffenden Stromflusskanals kontaktiert ist. Dadurch stellen sich definiertere Verhältnisse ein. Die Ausbildung der Raumladungszonen am jeweiligen p-n-Übergang zum zugeordneten Kanalgebiet lässt sich exakter vorbestimmen. Insgesamt gestattet die erfindungsgemäße Halbleiteranordnung also auch eine Auslegung auf sehr niedrige Nennstrom- oder/und Begrenzungsstromwerte.
  • Vorteilhafte Ausgestaltungen der erfindungsgemäßen Halbleiteranordnung ergeben sich aus den Merkmalen der von Anspruch 1 abhängigen Ansprüche.
  • Günstig ist eine Variante, bei der das erste und das zweite oberflächennahe Halbleitergebiet einen lateralen Abstand voneinander aufweisen, der mindestens so groß ist wie ein lateraler Abstand zwischen dem ersten und dem zweiten Inselgebiet. Diese lateralen Abstände bestimmen das Isolationsvermögen der Halbleiteranordnung. Ein etwas größerer lateraler Abstand zwischen den oberflächennahen Halbleitergebieten verringert das Risiko eines Oberflächenüberschlags. Außerdem kann mit dieser Maßnahme Technologie bedingten Toleranzen und als Folge davon einer lateralen Dejustage entgegengewirkt werden. Es handelt sich also auch um einen Justagevorbehalt.
  • Bei einer anderen bevorzugten Ausgestaltung ist es vorgesehen, dass eine vertikale Kanalweite des ersten und des zweiten Kanalgebiets im Bereich zwischen 0,5 μm und 3 μm liegt. Mit Kanalweiten aus diesem Wertebereich lassen sich in Verbindung mit der Dotierung des ersten Halbleitergebiets und damit der beiden Kanalgebiete die Werte des Abschnür- oder Sättigungsstroms und der Abschnür- oder Sättigungsspannung in weiten Grenzen und vor allem entsprechend der durch die Anwendung bestimmten Anforderung einstellen.
  • Weiterhin kann in einem der beiden Kanalgebiete vorzugsweise ein lateral verlaufendes Teilkanalgebiet des ersten Leitungstyps mit einer anderen, insbesondere höheren Dotierung als im übrigen ersten Halbleitergebiet vorgesehen sein. Dies ermöglicht ein asymmetrisches Verhalten. Insbesondere kann mit dieser Maßnahme für eine Spannungspolarität ein Strom begrenzendes Verhalten und für die entgegen gesetzte Spannungspolarität ein komplett sperrendes Verhalten eingestellt werden. Die Halbleiteranordnung ist dann unidirektional. Sie ermöglicht nur bei einer Polarität einen Stromfluss, wobei dessen Höhe begrenzt ist. Sie wirkt wie eine in Durchflussrichtung limitierende Diode. Unter unidirektional ist hier also ein Verhalten zu verstehen, bei dem für eine Polarität ein Stromfluss möglich ist, aber in der Stromstärke begrenzt wird, und für die entgegen gesetzte Polarität der Strom gesperrt wird.
  • Vorzugsweise ist weiterhin ein zweites passives Limiterelement vorgesehen, das baugleich zum ersten passiven Limiterelement ist und antiparallel zum ersten passiven Limiterelement geschaltet ist. Damit wird auch bei asymmetrischer oder unidirektionaler Ausgestaltung der beiden Limiterelemente für die Halbleiteranordnung insgesamt ein symmetrisches bzw. bidirektionales Verhalten erreicht. Dementsprechend ist unter bidirektional hier ein Verhalten zu verstehen, bei dem für beide Polaritäten ein Stromfluss möglich ist, aber in der Stromstärke begrenzt wird, wobei die Sperrfunktion für beide Polaritäten inhärent vorhanden, aber nicht aktiviert ist. Außerdem wird die am passiven Limiterelement anstehende Spannung unabhängig von ihrer Polarität sicher vom passiven Limiterelement aufgenommen. Auch diese Eigenschaft gehört zu dem bidirektionalen Verhalten.
  • Gemäß einer weiteren bevorzugten Ausgestaltung ist ein erstes steuerbares, insbesondere selbstleitendes Limiterelement mit einem ersten und einem zweiten Hauptanschluss sowie einem ersten Steueranschluss vorgesehen, wobei das erste passive Limiterelement und das erste steuerbare Limiterelement in Kaskode geschaltet sind, indem der zweite Limiteranschluss an den zweiten Hauptanschluss geschaltet ist und der erste Limiteranschluss auf den ersten Steueranschluss zurückgeführt ist. Das erste steuerbare Limiterelement kann insbesondere als Sperrschichtfeldeffekttransistor (Junction Field Effect Transistor = JFET) ausgeführt sein, der vorzugsweise ebenfalls in SiC realisiert ist. Grundsätzlich kann der JFET aber auch aus einem anderen Halbleitermaterial, wie z.B. Silizium (Si), bestehen. Die Kaskodenanordnung ermöglicht es, die Strombegrenzung, also die limitierende Funktion, und die Sperr- oder Isolierfunktion zumindest teilweise voneinander zu entkoppeln.
  • Günstig ist weiterhin eine Variante, bei der ein zweites steuerbares, insbesondere selbstleitendes Limiterelement mit einem dritten und einem vierten Hauptanschluss sowie einem zweiten Steueranschluss vorgesehen ist, wobei auch das erste passive Limiterelement und das zweite steuerbare Limiterelement in Kaskode geschaltet sind, indem der erste Limiteranschluss an den vierten Hauptanschluss geschaltet ist und der zweite Limiteranschluss auf den zweiten Steueranschluss zurückgeführt ist. Die vorstehend beschriebene günstige Entkopplung der limitierenden und der sperrenden Funktion kann mittels dieser Variante auch für bidirektionale Anwendungen erreicht werden.
  • Gemäß einer vorteilhaften Ausgestaltung erfolgen eine Verbindung des ersten Limiteranschlusses und des ersten Steueranschlusses sowie eine Verbindung des zweiten Limiteranschlusses und des zweiten Steueranschlusses jeweils mittels einer Diode. Die Dioden verhindern, dass dasjenige der beiden steuerbaren Limiterelemente, das nicht zur Spannungsaufnahme in den Sättigungszustand gebracht werden soll, das erste passive Limiterelement kurzschließt.
  • Weiterhin ist es bevorzugt, die Halbleiteranordnung hybrid oder monolithisch zu integrieren. Dadurch resultiert ein niedriger Platzbedarf. Die Integration kann insbesondere auf einem gemeinsamen SiC-Substrat erfolgen (= Beispiel für monolithische Integration). Die Verwendung verschiedener Halbleitersubstrate insbesondere jeweils zur Realisierung des passiven, des ersten steuerbaren und ggf. des zweiten steuerbaren Limiterelements ist ebenfalls möglich. Die verschiedenen Halbleitersubstrate werden nachträglich zusammengefügt (= hybride Integration). Ebenso können die steuerbaren Limiterelemente in lateraler oder vertikaler Struktur ausgeführt werden.
  • Weitere Merkmale, Vorteile und Einzelheiten der Erfindung ergeben sich aus der nachfolgenden Beschreibung von Ausführungsbeispielen anhand der Zeichnung. Es zeigt:
  • 1 ein Ausführungsbeispiel einer Halbleiteranordnung mit einem bidirektional Strom begrenzenden passiven Limiterelement,
  • 2 ein Ausführungsbeispiel einer Halbleiteranordnung mit einem unidirektional Strom begrenzenden und in der anderen Polarität sperrenden passiven Limiterelement,
  • 3 ein Diagramm mit einer Strom-Spannungs-Kennlinie des passiven Limiterelements gemäß 2,
  • 4 ein Ausführungsbeispiel einer Halbleiteranordnung mit zwei antiparallel geschalteten passiven Limiterelementen gemäß 2,
  • 5 ein Ausführungsbeispiel einer Halbleiteranordnung mit einem steuerbaren Limiterelement, das mit dem passiven Limiterelement gemäß 2 in Kaskode geschaltet ist, und
  • 6 ein Ausführungsbeispiel einer Halbleiteranordnung mit zwei steuerbaren Limiterelementen, die jeweils mit dem passiven Limiterelement gemäß 2 in Kaskode geschaltet sind.
  • Einander entsprechende Teile sind in 1 bis 6 mit denselben Bezugszeichen versehen.
  • In 1 ist ein Ausführungsbeispiel einer Halbleiteranordnung 1 mit einem bidirektional Strom begrenzenden passiven Limiterelement 2 gezeigt. Das Limiterelement 2 ist mit dem Halbleitermaterial Siliziumcarbid (SiC) realisiert, wodurch u.a. besonders niedrige Durchgangsverluste resultieren.
  • Das Limiterelement 2 umfasst ein Substrat 3, das bei Bedarf mit einer in 1 nicht näher gezeigten Pufferschicht belegt sein kann. Auf das Substrat 3 ist ein erstes Halbleitergebiet 4 aufgebracht, das schwach n-dotiert ist. Es hat eine Dotierstoffkonzentration von etwa 5·1015 cm–3 und besteht aus mindestens einer Epitaxieschicht.
  • Das Limiterelement 2 enthält in einem Bereich, der an eine Hauptoberfläche 5 angrenzt, eine Doppelstruktur mit zwei in Serie geschalteten lateralen Stromflusskanälen 6 und 7. Deren Hauptbestandteil ist jeweils ein Kanalgebiet 8 bzw. 9, das ein Teil des ersten Halbleitergebiets 4 ist.
  • Die Kanalgebiete 8 und 9 sind in vertikaler Richtung jeweils durch ein p-dotiertes oberflächennahes Halbleitergebiet 10 bzw. 11 und durch ein ebenfalls p-dotiertes innerhalb des ersten Halbeleitergebiets vergrabenes Inselgebiet 12 bzw. 13 begrenzt. Die Kanalgebiete 8 und 9 verlaufen zwischen den oberflächennahen Halbleitergebieten 10 bzw. 11 einerseits und den Inselgebieten 12 bzw. 13 andererseits. Die oberflächennahen Halbleitergebiete 10 und 11 sowie die Inselgebiete 12 und 13 haben jeweils eine Dotierstoffkonzentration von etwa 1·1019 cm–3.
  • Vorzugsweise erfolgt die Herstellung des passiven Limiterelements 2 so, dass zunächst auf das Substrat 3 eine erste n-leitende Epitaxieschicht aufgebracht wird. Diese erste Epitaxieschicht dient als Feldpuffer gegenüber dem Substrat 3. Außerdem gleicht sie ggf. im Substrat 3 vorhandene Kristalldefekte aus. An der vom Substrat 3 abgewandten Oberfläche der ersten Epitaxieschicht werden dann mittels Ionenimplantation die p-dotierten Inselgebiete 12 und 13 hergestellt. Anschließend wir eine zweite Epitaxieschicht mit einer zunächst sehr schwachen n-Dotierung aufgebracht. Die endgültige n-Dotierung dieser zweiten Epitaxieschicht wird mittels einer danach durchgeführten ganzflächigen Ionenimplantation hergestellt. So kann die Dotierung im Bereich der Stromflusskanäle 6 und 7 sehr viel genauer eingestellt werden als mit einem Epitaxieschritt alleine.
  • Die oberflächennahen Halbleitergebiete 10 und 11 sind in einem weiteren Epitaxieschritt auf die Hauptoberfläche 5 aufgebracht. Alternativ können sie aber auch als an die Hauptoberfläche 5 angrenzende und per Ionenimplantation in das erste Halbleitergebiet 4 eingebrachte p-dotierte Bereiche ausgebildet sein.
  • Die Stromflusskanäle 6 und 7 sind jeweils mittels eines stark n-dotierten, d.h. eine n-Dotierstoffkonzentration von etwa 5·1019 cm–3 aufweisenden Kontaktgebiets 14 bzw. 15, das sich an der Hauptoberfläche 5 innerhalb des ersten Halbleitergebiets 4 befindet, an eine erste bzw. zweite Elektrode 16 bzw. 17 angeschlossen. Letztere bilden einen ersten bzw. zweiten Limiteranschluss. Die Elektrode 16 bzw. 17 kontaktiert darüber hinaus auch das oberflächennahe Halbleitergebiet 10 bzw. 11 sowie das Inselgebiet 12 bzw. 13. Zur Kontaktierung der Inselgebiete 12 und 13 ist jeweils ein in 1 nicht näher gezeigtes beispielsweise geätztes Kontaktloch vorgesehen, das von der Hauptoberfläche 5 bis zum Inselgebiet 12 bzw. 13 reicht, sodass die Inselgebiete 12 und 13 im Bereich dieser Kontaktlöcher frei gelegt sind.
  • Die beiden Stromflusskanäle 6 und 7 sind unabhängig voneinander. Sie sind lediglich mittels des im ersten Halbleitergebiet 4 verlaufenden Strompfades miteinander verbunden. Ansonsten besteht keine Verbindung zwischen den Strukturen, die die Stromflusskanäle 6 und 7 bilden, also insbesondere zwischen den oberflächennahen Halbleitergebieten 10 und 11 sowie zwischen den Inselgebieten 12 und 13. Die oberflächennahen Halbleitergebiete 10 und 11 sind durch einen Isolationsabstand do und die Inselgebiete 12 und 13 durch einen Isolationsabstand di voneinander getrennt. Im Ausführungsbeispiel gemäß 1 sind diese Isolationsabstand do und di in etwa gleich groß. Sie haben eine Länge von etwa 4 μm.
  • Die Kanalgebiete 8 und 9 haben im Ausführungsbeispiel gemäß 1 in vertikaler Richtung eine einheitliche Ausdehnung mit einer Kanalweite dn von 1,6 μm. Je nach Anwendungsfall kann die Kanalweite dn Werte im Bereich zwischen 0,5 μm und 3 μm annehmen.
  • Das Limiterelement 2 gemäß 1 hat einen symmetrischen Aufbau. Bezogen auf eine in der Mitte der Isolationsabstände do und di vertikal verlaufende Mittenachse 18 ist die linke Seite mit dem Stromflusskanal 6 genau spiegelbildlich zur rechten Seite mit dem Stromflusskanal 7 aufgebaut.
  • In 1 ist eine Grundzelle des Limiterelements 2 gezeigt. Je nach Anwendungsfall können mehrere derartiger Grundzellen auf dem Substrat 3 angeordnet sein. Die mehrzellige Gesamtstruktur ergibt sich durch (ggf. mehrfache) Spiegelung am linken und/oder rechten Rand. Die einzelnen Zellen sind elektrisch parallel geschaltet.
  • Im Folgenden werden die Funktionsweise und besondere Vorteile der Halbleiteranordnung 1 gemäß 1 beschrieben.
  • Ein Strom I wird lateral durch das Limiterelement 2 geführt. Es ist eine laterale Struktur. Das Substrat 3 hat lediglich eine tragende, jedoch keine Strom führende, begrenzende oder sperrende Funktion.
  • Das symmetrisch aufgebaute Limiterelement 2 leitet den Strom I in beiden Polaritäten gleichermaßen. Es ist also bidirektional ausgelegt. Bei niedrigen Strom- und Spannungswerten verhält sich das Limiterelement 2 wie ein sehr verlustarmer ohmscher Widerstand.
  • Mit zunehmendem Strom I steigt der Spannungsabfall längs eines der beiden Kanalgebiete 8 oder 9. Die Raumladungszonen der p-n-Übergänge zwischen dem betreffenden Kanalgebiet 8 oder 9 einerseits und dem betreffenden oberflächennahen Halbleitergebiet 10 bzw. 11 oder dem betreffenden Inselgebiet 12 bzw. 13 andererseits erstrecken sich immer weiter in das betreffende Kanalgebiet 8 bzw. 9, bis es schließlich zu einer Abschnürung desselben kommt. Dadurch wird ein weiterer Stromanstieg unterbunden. Das Limiterelement 2 ist in einem Strom gesättigten Zustand. Die Kanalweite dn bestimmt zusammen mit der Dotierung der Kanalgebiete 8 und 9 den Sättigungsstromwert und den Sättigungsspannungswert, bei denen diese Abschnürung auftritt.
  • Die gewünschte Strombegrenzung stellt sich also ausschließlich aufgrund des intrinsischen Verhaltens der Limiterele ments 2 ein. Ein aktiver, d.h. steuernder Eingriff ist hierzu nicht erforderlich.
  • Je nach Polarität erfolgt die Abschnürung stets nur in einem der beiden Stromflusskanäle 6 und 7. Geht man von dem in 1 angegebenen Anschluss der Elektrode 16 an Masse und der Elektrode 17 an eine eine Spannung U liefernde Quelle aus, ergeben sich folgende Verhältnisse. Bei einer positiven Spannung U wird das linke Kanalgebiet 8 abgeschnürt, wohingegen im rechten Kanalgebiet 9 keine Abschnürung auftritt. Die Strombegrenzung wird also im linken Stromflusskanal 6 bewirkt. Bei einer negativen Spannung U kehren sich die Verhältnisse um. Das rechte Kanalgebiet 9 wird abgeschnürt, wohingegen im linken Kanalgebiet 8 keine Abschnürung auftritt. Die Strombegrenzung wird also im rechten Stromflusskanal 7 bewirkt.
  • Da die Spannung U jeweils hauptsächlich an der abgeschnürten Seite abfällt, wird auf der anderen Seite ein Aufsteuern einer parasitären p-n-Diode, die zwischen dem betreffenden Kanalgebiet 8 oder 9 einerseits und dem betreffenden oberflächennahen Halbleitergebiet 10 bzw. 11 oder dem betreffenden Inselgebiet 12 bzw. 13 andererseits gebildet ist, verhindert.
  • Die Isolationsabstände do und di bestimmen das gewünschte Isolationsvermögen des Limiterelements 2. Es kann durch entsprechende Variation dieser Abstände so dimensioniert werden, dass es im Fall der Strombegrenzung eine maximal geforderte und zwischen den Elektroden 16 und 17 anliegende Spannung U aufnehmen kann. Diese Spannung U fällt im Strom begrenzenden Zustand zumindest teilweise auch zwischen den oberflächennahen Halbleitergebieten 10 und 11 sowie zwischen den Inselgebieten 12 und 13 ab, sodass die Isolationsabstände do und di maßgeblich für das Isolationsvermögen des Limiterelements 2 sind. Typische Werte der Isolationsabstände do und di liegen bei etwa 2 μm bis 3 μm. Damit wird ein Isolationsvermögen von einigen 10 V erreicht.
  • Im Unterschied zu bekannten vertikalen Strukturen beispielsweise gemäß der WO 98/59377 A1 bestimmt der laterale Abstand zwischen den seitlich benachbarten Inselgebieten 12 und 13 also nicht die Stromtragfähigkeit, sondern die Spannungsfestigkeit.
  • In 2 ist ein Ausführungsbeispiel einer weiteren Halbleiteranordnung 19 gezeigt, die im Unterschied zur Halbleiteranordnung 1 kein symmetrisch aufgebautes und den Strom bidirektional begrenzendes Limiterelement 2, sondern ein asymmetrisch aufgebautes und folglich den Strom in einer Polarität begrenzendes und in der anderen Polarität sperrendes passives Limiterelement 20 umfasst.
  • Das Limiterelement 20 unterscheidet sich vom Limiterelement 2 im Wesentlichen durch ein zusätzlich im rechten Kanalgebiet 7 vorgesehenes lateral verlaufendes Teilkanalgebiet 21, das eine höhere n-Dotierung als das erste Halbleitergebiet 4 aufweist. Es hat eine Dotierstoffkonzentration von etwa 1·1016 cm–3, die mittels Innenimplantation eingebracht ist. Es grenzt an das oberflächennahe Halbleitergebiet 11 an und hat in etwa die gleiche laterale Abmessung wie das Kanalgebiet 7. Im Ausführungsbeispiel erstreckt sich das Teilkanalgebiet 21 in vertikaler Richtung über einen Bereich von etwa 0,2 μm, wobei die Kanalweite dn verglichen mit dem Ausführungsbeispiel gemäß 1 geringfügig auf 1,5 μm reduziert ist.
  • Das nur einseitig vorgesehene Teilkanalgebiet 21 bewirkt einen asymmetrischen Aufbau des Limiterelements 20, sodass keine Spiegelsymmetrie bezüglich der Mittenachse 18 vorliegt.
  • Ein weiterer Unterschied zum Limiterelement 2 besteht darin, dass beim Limiterelement 20 der Isolationsabstand do größer ist als der Isolationsabstand di. Dieser Vorbehalt ist durch die Technologietoleranzen und die gewünschte dielektrische Durchschlagsfestigkeit an der Hauptoberfläche 5 bedingt.
  • Aus der in 3 gezeigten Strom-Spannungs-Kennlinie 22 wird ersichtlich, dass der asymmetrische Aufbau sich auch auf das Verhalten des Limiterelements 20 auswirkt. Die zusätzliche Dotierung im Teilkanalgebiet 21 führt dazu, dass die Stromtrag- und Spannungsaufnahmefähigkeiten der beiden Kanalgebiete 8 und 9 voneinander abweichen.
  • Die Kanalweite dn ist beim Limiterelement 20 soweit reduziert, dass bereits bei sehr kleinen Strömen I, im Idealfall sogar ohne nennenswerten Stromfluss eine Kanalabschnürung auftritt (= selbstsperrend oder normally off). Dies würde ohne die zusätzliche Dotierung im Teilkanalgebiet 21 auch unabhängig von der Polarität gelten. Allerdings wird dieser vollständigen Stromsperrung im rechten Kanalgebiet 9 durch die im Teilkanalgebiet 21 zusätzlich vorhandenen Ladungsträger gegengesteuert, sodass das Verhalten des Limiterelements 20 von der Polarität abhängt.
  • Bei einer negativen Spannung U fließt durch beide Stromflusskanäle 6 und 7 ein Strom I. Im rechten Kanalgebiet 9 tritt der Hauptspannungsabfall auf. Es wird aufgrund der vorstehend bereits beschriebenen Mechanismen ab einem bestimmten Sättigungsstrom Isat abgeschnürt, wohingegen im linken Kanalgebiet 8 keine Abschnürung auftritt. Dort kommt es zu keinem Aufsteuern der parasitären p-n-Dioden. Die Strombegrenzung wird also im rechten Stromflusskanal 7 bewirkt. Die negative Polarität ist im Ausführungsbeispiel die Durchlassrichtung.
  • Bei einer positiven Spannung U sperrt das linke Kanalgebiet 8, ohne dass es zu einem nennenswerten Stromfluss kommt. Im rechten Kanalgebiet 9 fällt praktisch keine Spannung ab. Hier tritt weder eine Abschnürung noch ein Aufsteuern der parasitären p-n-Dioden auf. Die positive Polarität ist im Ausführungsbeispiel die Sperrrichtung. Erst bei hohen Sperrspannungen beispielsweise von 100 V und mehr kommt es zu einem Durchbruch des parasitären pnp-Transistors, der durch die beiden p-leitenden und im Isolationsabstand di zueinander angeordneten Inselgebiete 12 und 13 sowie den dazwischen lie genden Teil des n-leitenden ersten Halbleitergebiets 4 gebildet ist. Je nach Isolationsabstand di kann diese Sperr-Durchbruchspannung zwischen 30 V und 200 V liegen.
  • Das Limiterelement 20 führt und begrenzt den Strom I also nur in einer Polarität, wohingegen es in der anderen Polarität sperrt. Es ist unidirektional.
  • Im Ausführungsbeispiel begrenzt das Limiterelement 20 in der Durchlassrichtung bereits bei sehr niedrigen Strom- und Spannungswerten. Der Kennlinie gemäß 3 ist zu entnehmen, dass der Sättigungsstrom |Isat| bei etwa 50 mA und die zugehörige Sättigungsspannung |Usat| bei etwa 0,3 V liegt. Damit eignet sich das Limiterelement 20 sehr gut zum Schutz von leistungsschwachen Verbrauchern. Insbesondere lässt es sich in einem Datenbussystem mit unipolaren Pegeln, wie z.B. dem Profibus PA, einsetzen.
  • Grundsätzlich kann das Limiterelement 20 – wie auch das Limiterelement 2 – auch für höhere Sättigungsströme Isat und Sättigungsspannungen Usat ausgelegt werden. So lassen sich Ströme handhaben und begrenzen, die typischerweise in einem Gebäudeversorgungsnetz auftreten. Eine Dimensionierung der Limiterelemente 2 und 20 für Nennstromwerte von bis zu einigen 10 A, insbesondere von 10 A oder von 16 A, ist möglich.
  • Gemäß 3 weist die Kennlinie im Bereich des Sättigungsstroms Isat eine Stromüberhöhung 23 auf, die durch eine Strom bedingte Eigenerwärmung im eingesetzten Halbleitermaterial SiC verursacht wird. Dieser Effekt ist bekannt. Er ist beispielsweise in der WO 98/59377 A1 beschrieben. Vor allem bei einer Auslegung der Limiterelemente 2 und 20 auf sehr niedrige Sättigungsströme Isat kann die Stromüberhöhung 23 auch entfallen, da es dann zu keiner nennenswerten Eigenerwärmung im Halbleiter kommt. Die Kanalabschnürung und damit die gewünschte passive Strombegrenzung erfolgen aber dennoch.
  • Der das unidirektionale Verhalten verursachende asymmetrische Aufbau des Limiterelements 20 lässt sich prinzipiell auch durch andere als den in 2 gezeigten Maßnahmen erreichen. So kann in einem der beiden Stromflusskanäle 6 und 7 die Kanalweite dn und/oder die laterale Abmessung des betreffenden Kanalgebiets 8 bzw. 9 verändert werden. Entscheidend ist eine unterschiedliche Ausgestaltung der Stromflusskanäle 6 und 7.
  • In 4 ist ein Ausführungsbeispiel einer Halbleiteranordnung 28 mit zwei antiparallel geschalteten passiven Limiterelementen 24 und 25. Sie sind jeweils baugleich mit dem passiven Limiterelement 20 gemäß 2. Die Limiterelemente 24 und 25 sind nur schematisch wiedergegeben, wobei das unidirektionale Verhalten durch den Pfeil in den Schaltungssymbolen angedeutet ist. Die antiparallele Zusammenschaltung führt insgesamt zu einem bidirektional Strom führenden und begrenzenden Verhalten der Halbleiteranordnung 28.
  • Diese Variante hat eine günstige Wärmeabfuhr. Die Wärmeentstehung und -ableitung wird auf zwei Bauelemente verteilt. Bei einer Wechselspannungsanwendung wird jedes der unidirektionalen Limiterelemente 24 und 25 nur mit einem sog. Dutycycle von 50%, also nur während der Hälfte der Zeit, belastet. Sollte es bei der Produktion symmetrischer Limiterelemente 2 gemäß 1 zu einem Ausschuss mit asymmetrischen Limiterelementen kommen, kann dieser Ausschuss für die dann letztendlich doch bidirektional wirkende Halbleiteranordnung 28 verwendet werden. So lässt sich die Ausbeute steigern. Ebenso kann man sich von vornherein auf die Herstellung der asymmetrischen unidirektionalen Limiterelemente 20, 24, oder 25 beschränken, da mittels der antiparallelen Zusammenschaltung auch ein bidirektionales Verhalten zu erzielen ist.
  • In 5 ist ein Ausführungsbeispiel einer Halbleiteranordnung 29 gezeigt, die eine Kaskodenbeschaltung eines steuerbaren Limiterelements 30 mit dem passiven unidirektionalen Limiterelement 20 gemäß 2 enthält. Es resultiert eine passive unidirektionale Gesamtanordnung.
  • Das als selbstleitender (= normally on) SiC-JFET ausgeführte steuerbare Limiterelement 30 hat zwei Hauptanschlüsse in Form eines Drainanschlusses 31 und eines Sourceanschlusses 32 sowie einen Steueranschluss in Form eines Gateanschlusses 33. Der durch die Elektrode 17 gebildete zweite Limiteranschluss des Limiterelements 20 ist an den Sourceanschluss 32 angeschlossen. Der durch die Elektrode 16 gebildete erste Limiteranschluss des Limiterelements 20 ist an den Gateanschluss 33 angeschlossen.
  • Diese Kaskodenanordnung bewirkt eine weitgehende Entkopplung der limitierenden Funktion von der Sperrfunktion. Das Limiterelement 20 begrenzt den Strom unidirektional entsprechend der Anwendungsanforderung und ist in diesem Strom begrenzenden Zustand außerdem aufgrund des eigenen Isolationsvermögens in der Lage, eine gewisse Begrenzungsteilspannung aufzunehmen. Diese sollte insbesondere mindestens so groß wie die Abschnürspannung (= Pinch Off-Spannung) sein, die am Gateanschluss 33 anzulegen ist, um das Limiterelement 30 in die Stromsättigung zu treiben, also ebenfalls abzuschnüren. Dann fällt der größere Teil der sich ggf. weiter aufbauenden Begrenzungsspannung am Limiterelement 30 ab, und das Limiterelement 20 wird entlastet. Vorzugsweise weist das steuerbare Limiterelement 30 eine hohe Spannungsfestigkeit auf, sodass die Halbleiteranordnung 29 insgesamt eine sehr hohe Sperr-Durchbruchspannung von beispielsweise bis zu 500 V hat. Auch noch höhere Werte sind bei entsprechender Dimensionierung des steuerbaren Limiterelements 30 möglich.
  • Die beiden Limiterelement 20 und 30 können gezielt auf die jeweils von Ihnen hauptsächlich wahrgenommene Funktion ausgelegt werden. Aufgrund der so erzielten zusätzlichen Freiheitsgrade beim Schaltungsdesign resultiert insgesamt eine höhere Einsatzflexibilität.
  • In 6 ist ein Ausführungsbeispiel einer Halbleiteranordnung 34 gezeigt, das neben dem passiven bidirektionalen Limi terelement 2 und dem Limiterelement 30 ein weiteres steuerbares Limiterelement 35 umfasst. Das Limiterelement 2 ist nur schematisch wiedergegeben, wobei das bidirektionale Verhalten durch den Doppelpfeil in dem Schaltungssymbol angedeutet ist. Das als selbstleitender SiC-JFET ausgeführte Limiterelement 35 ist baugleich zum Limiterelement 30. Es hat zwei Hauptanschlüsse in Form eines Drainanschlusses 36 und eines Sourceanschlusses 37 sowie einen Steueranschluss in Form eines Gateanschlusses 38.
  • Die Limiterelemente 30 und 35 sind beide in Kaskode mit dem passiven bidirektionalen Limiterelement 2 geschaltet, wobei die Limiterelemente 30 und 35 antiseriell zueinander angeordnet sind. Das Limiterelement 2 ist zwischen die beiden Sourceanschlüsse 32 und 37 geschaltet. Außerdem ist der Limiteranschluss, der an den Sourceanschluss 37 des zweiten steuerbaren Limiterelements 35 angeschlossen ist, mittels einer in Sperrrichtung gepolten Diode 39 an den Gateanschluss 33 des ersten steuerbaren Limiterelements 30 geführt. Ebenso ist der Limiteranschluss, der an den Sourceanschluss 32 des ersten steuerbaren Limiterelements 30 angeschlossen ist, mittels einer in Sperrrichtung gepolten Diode 40 an den Gateanschluss 38 des zweiten steuerbaren Limiterelements 35 geführt.
  • Die Dioden 39 und 40 verhindern, dass dasjenige der beiden steuerbaren Limiterelemente 30 und 35, das nicht zur Spannungsaufnahme in den Sättigungszustand gebracht werden soll, das passive bidirektionale Limiterelement 2 kurzschließt. Die Diode 39 oder 40 verhindert insbesondere, dass eine Gate-Source-Diode oder eine Gate-Drain-Diode des jeweils nicht begrenzenden Limiterelements 30 bzw. 35 aufsteuert. Um dies zu gewährleisten, haben die Dioden 39 und 40 insbesondere ein Sperrvermögen, das mindestens so groß ist wie die Abschnürspannungen, die am Gateanschluss 33 oder 38 anzulegen ist, um das Limiterelement 30 bzw. 35 in die Stromsättigung zu treiben.
  • Insgesamt resultiert eine wiederum passive, aber bidirektionale Gesamtanordnung, die ähnlich wie die Halbleiteranordnung 29 eine Entkopplung von limitierender Funktion und Sperrfunktion hat.
  • Alle Halbleiteranordnungen 1, 19, 28, 29 und 39 sind sehr verlustarm, passiv, d.h. sie benötigen keine externe Steuerung, und auch zerstörungsfrei, d.h. sie müssen nach einem Überstromfall nicht ersetzt werden.

Claims (9)

  1. Halbleiteranordnung zur Strombegrenzung umfassend ein erstes passives Limiterelement (2; 20; 24, 25) aus Siliziumcarbid mit einem ersten und einem zweiten Limiteranschluss (16, 17) an einer Hauptoberfläche (5) des Limiterelements (2; 20; 24, 25) sowie mit einem ersten Halbleitergebiet (4) eines ersten Leitungstyps, wobei a) das erste passive Limiterelement (2; 20; 24, 25) eine zwischen dem ersten und dem zweiten Limiteranschluss (16, 17) angeordnete Doppelstruktur mit zwei in Serie angeordneten lateralen, parallel zu der Hauptoberfläche (5) orientierten Stromflusskanälen (6, 7) enthält, b) der an den ersten Limiteranschluss (16) angeschlossene erste Stromflusskanal (6) ein als Teil des ersten Halbleitergebiets (4) ausgebildetes erstes Kanalgebiet (8) umfasst, b1) das zwischen einem ersten oberflächennahen Halbleitergebiet (10) und einem zumindest teilweise innerhalb des ersten Halbleitergebiets (4) vergrabenen ersten Inselgebiet (12) verläuft, wobei b2) das erste oberflächennahe Halbleitergebiet (10) und das erste Inselgebiet (12) von einem zweiten gegenüber dem ersten Leitungstyp entgegengesetzten Leitungstyp sind und mittels des ersten Limiteranschlusses (16) ohmsch kontaktiert sind, c) der an den zweiten Limiteranschluss (17) angeschlossene zweite Stromflusskanal (7) ein als Teil des ersten Halbleitergebiets (4) ausgebildetes zweites Kanalgebiet (9) umfasst, c1) das zwischen einem zweiten oberflächennahen Halbleitergebiet (11) und einem zumindest teilweise innerhalb des ersten Halbeleitergebiets (4) vergrabenen zweiten Inselgebiet (13) verläuft, wobei c2) das zweite oberflächennahe Halbleitergebiet (11) und das zweite Inselgebiet (13) vom zweiten Leitungstyp sind und mittels des zweiten Limiteranschlusses (17) ohmsch kontaktiert sind, d) der erste und der zweite Limiteranschluss (16, 17) jeweils durch eine zur Stromzu- oder Stromabführung bestimmte Elektrode gebildet ist, und e) das erste und das zweite Inselgebiet (12, 13) durch einen Isolatorabstand (di) voneinander getrennt sind.
  2. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, dass das erste und das zweite oberflächennahe Halbleitergebiet (10, 11) einen lateralen Abstand (do) voneinander aufweisen, der mindestens so groß ist wie der, Isolatorabstand (di) zwischen dem ersten und dem zweiten Inselgebiet (12, 13).
  3. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, dass eine vertikale Kanalweite (dn) des ersten und des zweiten Kanalgebiets (8, 9) im Bereich zwischen 0,5 μm und 3 μm liegt.
  4. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, dass in einem der beiden Kanalgebiete (9) ein lateral verlaufendes Teilkanalgebiet (21) des ersten Leitungstyps mit einer anderen, insbesondere höheren Dotierung als im übrigen ersten Halbleitergebiet (4) vorgesehen ist.
  5. Halbleiteranordnung nach Anspruch 4, dadurch gekennzeichnet, dass ein zweites passives Limiterelement (25) vorgesehen ist, das baugleich zum ersten passiven Limiterelement (24) ist und antiparallel zum ersten passiven Limiterelement (24) geschaltet ist.
  6. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, dass ein erstes steuerbares Limiterelement (30) mit einem ersten und einem zweiten Hauptanschluss (31, 32) sowie einem ersten Steueranschluss (33) vorgesehen ist, wobei das erste passive Limiterelement (2; 20) und das erste steuerbare Limiterelement (30) in Kaskode geschaltet sind, indem der zweite Limiteranschluss (17) an den zweiten Hauptanschluss (32) geschaltet ist und der erste Limiteranschluss (16) auf den ersten Steueranschluss (33) zurückgeführt ist.
  7. Halbleiteranordnung nach Anspruch 6, dadurch gekennzeichnet, dass ein zweites steuerbares Limiterele ment (35) mit einem dritten und einem vierten Hauptanschluss (36, 37) sowie einem zweiten Steueranschluss (38) vorgesehen ist, wobei auch das erste passive Limiterelement (2) und das zweite steuerbare Limiterelement (35) in Kaskode geschaltet sind, indem der erste Limiteranschluss (16) an den vierten Hauptanschluss (37) geschaltet ist und der zweite Limiteranschluss (17) auf den zweiten Steueranschluss (38) zurückgeführt ist.
  8. Halbleiteranordnung nach Anspruch 7, dadurch gekennzeichnet, dass eine Verbindung des ersten Limiteranschlusses (16) und des ersten Steueranschlusses (33) sowie eine Verbindung des zweiten Limiteranschlusses (17) und des zweiten Steueranschlusses (38) jeweils mittels einer Diode (39, 40) erfolgen.
  9. Halbleiteranordnung nach Anspruch 1 gekennzeichnet durch eine hybride oder monolithische Integration.
DE200610034589 2006-07-26 2006-07-26 Strom begrenzende Halbleiteranordnung Expired - Fee Related DE102006034589B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE200610034589 DE102006034589B4 (de) 2006-07-26 2006-07-26 Strom begrenzende Halbleiteranordnung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE200610034589 DE102006034589B4 (de) 2006-07-26 2006-07-26 Strom begrenzende Halbleiteranordnung

Publications (2)

Publication Number Publication Date
DE102006034589A1 DE102006034589A1 (de) 2008-01-31
DE102006034589B4 true DE102006034589B4 (de) 2008-06-05

Family

ID=38859304

Family Applications (1)

Application Number Title Priority Date Filing Date
DE200610034589 Expired - Fee Related DE102006034589B4 (de) 2006-07-26 2006-07-26 Strom begrenzende Halbleiteranordnung

Country Status (1)

Country Link
DE (1) DE102006034589B4 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015226641A1 (de) 2015-12-23 2017-06-29 Robert Bosch Gmbh Strombegrenzungsvorrichtung

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3223904A (en) * 1962-02-19 1965-12-14 Motorola Inc Field effect device and method of manufacturing the same
DE1564735A1 (de) * 1965-10-08 1970-02-05 Sony Corp Feldeffekttransistor und Verfahren zu dessen Herstellung
GB2166588A (en) * 1984-09-17 1986-05-08 Sgs Microelettronica Spa Buried-resistance semiconductor devices
WO1995007548A1 (de) * 1993-09-08 1995-03-16 Siemens Aktiengesellschaft Strombegrenzer
WO1998059377A1 (de) * 1997-06-24 1998-12-30 Siemens Aktiengesellschaft Halbleiter-strombegrenzer

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3223904A (en) * 1962-02-19 1965-12-14 Motorola Inc Field effect device and method of manufacturing the same
DE1564735A1 (de) * 1965-10-08 1970-02-05 Sony Corp Feldeffekttransistor und Verfahren zu dessen Herstellung
GB2166588A (en) * 1984-09-17 1986-05-08 Sgs Microelettronica Spa Buried-resistance semiconductor devices
WO1995007548A1 (de) * 1993-09-08 1995-03-16 Siemens Aktiengesellschaft Strombegrenzer
WO1998059377A1 (de) * 1997-06-24 1998-12-30 Siemens Aktiengesellschaft Halbleiter-strombegrenzer

Also Published As

Publication number Publication date
DE102006034589A1 (de) 2008-01-31

Similar Documents

Publication Publication Date Title
DE112015004515B4 (de) Halbleitervorrichtungen
DE102015102756B4 (de) Halbleitereinrichtung
EP0868750B1 (de) Halbleiteranordnungen zur strombegrenzung
DE102013100683B4 (de) Integrierte Schaltung mit Feldeffekttransistorstrukturen mit Gate- und Feldelektroden und Verfahren zum Herstellen einer solchen integrierten Schaltung
DE102017107174B4 (de) IGBT mit dV/dt-Steuerbarkeit und Verfahren zum Verarbeiten eines IGBT
DE3821065A1 (de) Mos-feldeffekttransistor-einrichtung
DE102014109859B4 (de) Halbleitervorrichtungen mit einer feldelektrode, synchron-gleichrichtungsvorrichtung und energieversorgung
DE112011100533T5 (de) Halbleitervorrichtung
DE102016219020B4 (de) Leistungshalbleitervorrichtung und Verfahren zum Bearbeiten einer Leistungshalbleitervorrichtung
DE102016109820A1 (de) Steuern eines in Sperrrichtung leitenden IGBT
DE102012111910A1 (de) Halbleitervorrichtung, die ein erstes und ein zweites Halbleiterelement aufweist
DE102006045312B3 (de) Halbleiteranordnung mit gekoppelten Sperrschicht-Feldeffekttransistoren
DE19528998A1 (de) Bidirektionaler Halbleiterschalter und Verfahren zu seiner Steuerung
EP0978159B1 (de) Vorrichtung zum begrenzen elektrischer wechselströme, insbesondere im kurzschlussfall
DE102016117264A1 (de) Leistungshalbleiterbauelement mit Steuerbarkeit von dU/dt
DE3540433A1 (de) Integriertes mosfet-bauelement
DE102010027886A1 (de) Transistorbauelement mit Abschirmstruktur
DE102006034589B4 (de) Strom begrenzende Halbleiteranordnung
DE102005029263B4 (de) Halbleiterbauelement mit verbesserter dynamischer Belastbarkeit
EP1488465B1 (de) Halbleiteraufbau mit schaltelement und randelement
DE102015120210B4 (de) Leistungshalbleitertransistor mit vergrößerter bipolarer Verstärkung
DE19926109A1 (de) Leistungsschalter
WO2000033380A1 (de) Steuerbares halbleiterbauelement mit einem gatevorwiderstand
DE102015116099B3 (de) Integrierte schaltung mit einer vielzahl von transistoren und zumindest einer spannungsbegrenzenden struktur
DE19902749A1 (de) Leistungstransistoranordnung mit hoher Spannungsfestigkeit

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee