DE2419019C3 - Verfahren zum Herstellen eines Sperrschichtfeldeffekttransistors - Google Patents

Verfahren zum Herstellen eines Sperrschichtfeldeffekttransistors

Info

Publication number
DE2419019C3
DE2419019C3 DE2419019A DE2419019A DE2419019C3 DE 2419019 C3 DE2419019 C3 DE 2419019C3 DE 2419019 A DE2419019 A DE 2419019A DE 2419019 A DE2419019 A DE 2419019A DE 2419019 C3 DE2419019 C3 DE 2419019C3
Authority
DE
Germany
Prior art keywords
diffusion
region
type
area
arsenic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2419019A
Other languages
English (en)
Other versions
DE2419019B2 (de
DE2419019A1 (de
Inventor
Satoshi Suita Teramoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Publication of DE2419019A1 publication Critical patent/DE2419019A1/de
Publication of DE2419019B2 publication Critical patent/DE2419019B2/de
Application granted granted Critical
Publication of DE2419019C3 publication Critical patent/DE2419019C3/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66893Unipolar field-effect transistors with a PN junction gate, i.e. JFET
    • H01L29/66901Unipolar field-effect transistors with a PN junction gate, i.e. JFET with a PN homojunction gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

50
Die Erfindung betrifft ein Verfahren nach dem Oberbegriff des Anspruchs 1.
Ein Verfahren dieser Art ist aus der US-PS 35 38 399 bekannt. Es wird später anhand der Figuren erläutert. Bei diesem bekannten Verfahren sind keine Maßnahmen vorgesehen, um den Kanal möglichst dünn auszubilden.
Aus der US-PS 34 72 710 ist ein Verfahren zur Herstellung eines Sperrschicht-Feldeffekttransistors bekannt, bei dem in eine p--leitende Schicht auf einem n--leitenden Substrat eine vordiffundierte n + -leitende Zone diffundiert wird. Nachfolgend wird in die n + -leitende Zone eine p++ -leitende Gate-Zone eindiffundiert. Bei diesem Diffusionsvorgang wird die *>■> vordiffundierte η+ -leitende Zone weiter bis in das n~-leitende Substrat ausgedehnt. Der p++ -leitende Bereich stellt eine obere Gate-Zone und die p~-leitende Schicht eine untere Gate-Zone dar. Die η+-leitende Zone bildet den Kanal und ist halbkreisförmig ausgebildet, wobei sie an ihren beiden an die Oberfläche der p--leitenden Schicht reichenden Enden mit Source-Elektroden verbunden ist Die Unterseite des Substrats wird mit einer Drain-Elektrode kontaktiert. Der nach diesem bekannten Verfahren gebildete Kanal erstreckt sich im wesentlichen in vertikaler Richtung.
Aus der Zeitschrift »Japanese Journal of Applied Physics«, Band 4, 1965, Heft 10, Seiten 823 bis 824 ist der später anhand von Fig.2 erläuterte sogenannte Einzieheffekt bekannt
Aufgabe der Erfindung ist es, ein einfaches Verfahren zur Herstellung eines Sperrschicht-Feldeffekttransistors zu schaffen, dessen Kanal in präzise steuerbarer Weise dünn ausgebildet ist so daß sich eine niedrige Abschnürspannung ergibt
Diese Aufgabe wird erfindungsgemäß durch die Merkmale im Patentanspruch 1 gelöst
Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen gekennzeichnet.
Der Stand der Technik und ein Ausführungsbeispiel der Erfindung werden nachfolgend anhand der Zeichnungen im einzelnen erläutert Es zeigt
F i g. 1 eine Querschnittsansicht eines auf bekannte Weise in einer integrierten Halbleiterschaltung gebildeten p-Kanal-Sperrschicht-Feldeffekttransistors,
F i g. 2 eine Darstellung zur Erläuterung des sich bei Diffusion von Arsen ergebenden Einzieheffekts und
Fig.3a bis 3d schematische Darstellungen zur Erläuterung des erfindungsgernäßen Verfahrens.
In diesen Figuren sind die gleichen Bezugszeichen wie bei den F i g. 1 und 2 verwendet.
Bei Ausbildung eines Sperrschicht-Feldeffekttransistors in einer integrierten Halbleiterschaltung kann in bekannter Weise unter Steuerung der Diffusionstiefe entweder ein p-Kanal-Transistor oder ein n-Kanal-Transistor geschaffen werden. Ein Sperrschicht-Feldeffekttransistor für Hochfrequenzanwendungen, der eine möglichst kurze Gate-Zone besitzen soll, sollte als p-Kanal-Transistor ausgebildet sein. Die Bildung der Kanal·Zone im tiefen Teil des Halbleitersubstrats führt wegen der seitlichen Diffusion des Dotierstoffs zu einer langen Gate-Zone. Zur Erzielung einer kurzen Gate-Zone ist es daher erforderlich, einen Diffusionsbereich in kurzem Abstand von der Oberfläche des Halbleitersubstrats auszubilden. In integrierten Halbleiterschaltungen werden Elemente in einer isolierten epitaxialen Insel mit η-Leitfähigkeit geformt, die ihrerseits auf einem p-leitenden Siliciumsubstrat ausgebildet wurde, so daß der Leitfähigkeitstyp des erwähnten flachen Diffusionsbereichs das heißt der Kanal-Zone, der p-Leitfähigkeitstyp sein muß.
Fig. 1 zeigt eine Querschnittsansicht eines p-Kanal-Sperrschicht-Feldeffekttransistors, der gemäß vorstehenden Ausführungen in einer integrierten Halbleiterschaltung ausgebildet ist In der Darstellung ist mit 1 das p-leitende Siliciumsubstrat bezeichnet, während 2 eine η-leitende epitaxiale Insel ist, die durch einen diffundierten Isolationsbereich 3 mit ρ+-Leitfähigkeitstyp isoliert ist, so daß sie ein Gegengate des Transistors bildet. 4 ist ein p-lcitender Diffusionsbereich, der die Kanalzone bildet und als flache Schicht diffundiert ist. 5 ist ein diffundierter η-leitender Bereich, der eine Gate-Zone bildet. 6 und 7 sind diffundierte p+-leitende Bereiche zur Herstellung einer ohmschen Verbindung von Source- und Drain-Elektroden mit der Kanal-Zone. 8 ist eine Gate-Elektrode, 9 eine Source-Elektrode, 10 eine
Drain-Elektrode und 11 ein Siliciumoxidfilm.
Bei dem Sperrschicht-Feldeffekttransistor des beschriebenen Aufbaus tritt wie man aus der Figur deutlich ersieht, während der Ausbildung des n-leitenden Bereichs 5 ein sogenannter Ausstoßeffekt auf, der dazu führt, daß ein Teil des Diffusionsbereichs 4 in die Insel 2 hinausgedrückt wird und damit in unerwünschter Weise die Reduzierung der Dicke W der Kanal-Zone 12 zwischen der Gate-Zone und den Gegengate-Zonen verhindert. Die Kanaldicke beeinflußt wesentlich die Abschnürspannung des Sperrschicht-Feldeffekttransistors. Der Ausstoßeffekt stellt eine Grenze bei der Erzielung einer möglichst niedrigen Abschnürspannung dar.
F i g. 2 ist eine schematische Darstellung zur Er- ι s läuterung des sog. Einzieheffekts, der sich bei der Diffusion von Arsen als Dotierstoff für die Gate-Zone ergibt. Mit 13 ist hier ein η-leitendes Siliciumsubstrat bezeichnet. 14 ist ein p-leitender Diffusionsbereich, der zur Herstellung eines ersten pn-Übergangs in das Substrat eindiffundiert wurde. 15 ist ein n-leitender Diffusionsbereich, in den Arsen zur Schaffung eines zweiten pn-Übergangs eindiffundiert wurde. Der erste pn-übergang 16 war eben, bevor der Diffusionsbereich 15 ausgebildet wurde. Aufgrund der Ausbildung des Diffusionsbereichs 15 durch Diffusion des Arsens wurde der pn-übergang 16 in dem dem Diffusionsbereich 15 gegenüberliegenden Stück eingezogen, so daß sich der dargestellte abgestufte Verlauf des pn-Übergangs ergibt. Dieser Einzieheffekt bei der Diffusion von Arsen ist bekannt; vgl. Japanese Jou.nal of Applied Physics, Bd. 4 (1965), H. 10, S. 823,824.
Unter Bezug auf die Fig.3a bis 3d soll nun ein Ausführungsbeispiel der Erfindung erläutert werden.
F i g. 3a zeigt einen ersten Schritt des erfindungsgemäßen Verfahrens, bei dem ein p-Dotierstoff in einer η-leitenden Schicht 2, die nachfolgend als Insel bezeichnet wird und ihrerseits in einem p-leitenden Siliciumsubstrat 1 ausgebildet ist, vordiffundiert wird, um einen sehr flachen vordiffundierten Diffusionsbereich 17 zu erzeugen.
Wie F i g. 3b zeigt, wird dann nach der selektiven Entfernung eines auf dem Diffusionsbereich 17 vorhandenen Siliciumoxidfilms 11 zur Bildung einer öffnung von dieser Öffnung aus Arsen eindiffundiert Während dieser Diffusion des Arsens breitet sich durch Diffusion der Diffusionsbereich 17 weiter in der Insel 2 aus. Das heißt, bei der Ausbildung der Gate-Zone werden auch die p-Kanal-Zone, Source und Drain ausgebildet und außerdem der pn-übergang des Gegengates eingezogen.
F i g. 3c veranschaulicht den Zustand des Trans'Stors nach Vollendung dieser Diffusion, wobei die Dicke der Kanal-Zone 20 unter dem durch die Diffusion von Arsen gebildeten η-leitenden Bereich 19 dadurch sehr klein geworden ist, daß ein Teil 21 des pn-Übergangs des Gegengates eingezogen wurde, d. h. eine Einbuchtung zur oberen Gate-Zone 19 hin aufweist.
Die Bezugszeichen 22 und 23 bezeichnen den p-leitenden Source-Bereich bzw. den p-leitenden Drain-Bereich. Nach Fertigstellung des Aufbaus gemäß F i g. 3c werden Elektroden 8, 9 und 10 zur Vervollständigung des Sperrschicht-Feldeffekttransistors, wie er in F i g. 3d gezeigt ist, aufgebracht.
Der Hauptvor'.eil des beschriebenen Verfahrens besteht darin, daß die Tiefe der Diffusion des vordiffundierten Bereichs sehr gering gemacht werden kann und daß man durch Ausnutzung des sog. Einzieheffekts die gewünschte dünne Kanal-Zone erreicht. Dabei ist zu berücksichtigen, daß bei zunehmender Diffusionstiefe des vordiffundierten Bereichs der Einzieheffekt weniger ausgeprägt wird.
Eine Kanaldicke von 0,3 bis 0,5 μπι läßt sich nach dem erfindungsgemäßen Verfahren erreichen, wenn der p-leitende Diffusionsbereich 17 eine Diffusionstiefe von 0,4 μΐη und eine Konzentration der Oberflächendotierung von 5 χ 1013Cm-3 aufweist und durch Vordiffusion von Bor ausgebildet wird. Das Arsen wird in einem Arsen enthaltenden Oxidfilm auf dem Diffusionsbereich mittels chemischer Verdampfung abgeschieden. Der Diffusionsvorgang wird dann bei einer Temperatur von 10500C während 30 Minuten durchgeführt.
Hierzu 2 Blatt Zeichnungen

Claims (4)

Patentansprüche:
1. Verfahren zur Herstellung eines Sperrschicht-Feldeffekttransistors, bei dem in einer n-leitenden Schicht ein p-leitender Diffusionsbereich ausgebildet wird, in welchen anschließend mittels einer Maskentechnik selektiv ein η-leitender Bereich eindiffundiert wird, wobei der η-leitende Bereich eine obere Gate-Zone bildet, und der p-leitende Diffusionsbereich mit der η-leitenden Schicht eine untere Gate-Sperrschicht bildet, dadurch gekennzeichnet, daß der p-leitende Diffusionsbereich (17) als vordiffundierter Bereich ausgebildet wird, daß zur Bildung des η-leitenden Bereichs (19) an der durch die Maskentechnik ausgebildeten Stelle Arsen abgeschieden und eindiffundiert wird und daß gleichzeitig mit der Diffusion des Ai sens eine fortgesetzte Diffusion des Dotierstoffs aus dem p-leitenden Bereich bis zu einer ausgewählten Tiefe erfolgt und die Drain- und die Source-Zone (23, 22) bildet, wobei die Diffusionstiefe des vordiffundierten Bereichs (17) so schmal gewählt wird, daß der der oberen Gate-Zone (19) gegenüberliegende Teil (21) der unteren Gate-Sperrschicht eine Einbuchtung zur oberen Gate-Zone (19) hin erhält.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Diffusion des Arsens durch Ablagerung eines Arsen enthaltenden Oxidfilms auf dem p-leitenden Diffusionsbereich (17) und durch eine weitere Wärmebehandlung desselben ausge- jo führt wird.
3. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die n-leitende Schicht (2) als isolierte Insel auf einem p-leitenden Substrat (1) einer integrierten Halbleerschaltung ausgebildet ist.
4. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der p-leitende Diffusionsbereich (17) mit einer Diffusionstiefe von 0,4 μΐη und einer Konzentration der Oberflächendotierung von 5 χ 1018cm-3 durch Vordiffusion von Bor ausgebildet wird, daß ein Arsen enthaltender Oxidfilm auf dem Diffusionsbereich mittels chemischer Verdampfung abgeschieden wird und daß dann bei einer Temperatur von 10500C während 30 Minuten ein Diffusionsvorgang ausgeführt wird.
DE2419019A 1973-04-20 1974-04-19 Verfahren zum Herstellen eines Sperrschichtfeldeffekttransistors Expired DE2419019C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP48045315A JPS524426B2 (de) 1973-04-20 1973-04-20

Publications (3)

Publication Number Publication Date
DE2419019A1 DE2419019A1 (de) 1974-10-31
DE2419019B2 DE2419019B2 (de) 1980-10-30
DE2419019C3 true DE2419019C3 (de) 1982-12-23

Family

ID=12715858

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2419019A Expired DE2419019C3 (de) 1973-04-20 1974-04-19 Verfahren zum Herstellen eines Sperrschichtfeldeffekttransistors

Country Status (7)

Country Link
US (1) US3951702A (de)
JP (1) JPS524426B2 (de)
CA (1) CA1000872A (de)
DE (1) DE2419019C3 (de)
FR (1) FR2226751B1 (de)
GB (1) GB1442693A (de)
IT (1) IT1011255B (de)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5846863B2 (ja) * 1977-08-25 1983-10-19 松下電器産業株式会社 半導体集積回路装置
JPS54146976A (en) * 1978-05-10 1979-11-16 Matsushita Electric Ind Co Ltd Junction type field effect transistor and its production
GB2133621B (en) * 1983-01-11 1987-02-04 Emi Ltd Junction field effect transistor
US7592841B2 (en) * 2006-05-11 2009-09-22 Dsm Solutions, Inc. Circuit configurations having four terminal JFET devices
US7646233B2 (en) * 2006-05-11 2010-01-12 Dsm Solutions, Inc. Level shifting circuit having junction field effect transistors
US20080024188A1 (en) * 2006-07-28 2008-01-31 Chou Richard K Junction field effect transistor level shifting circuit
US7764137B2 (en) * 2006-09-28 2010-07-27 Suvolta, Inc. Circuit and method for generating electrical solutions with junction field effect transistors
US7525163B2 (en) * 2006-10-31 2009-04-28 Dsm Solutions, Inc. Semiconductor device, design method and structure
US20080099796A1 (en) * 2006-11-01 2008-05-01 Vora Madhukar B Device with patterned semiconductor electrode structure and method of manufacture
US20080237657A1 (en) * 2007-03-26 2008-10-02 Dsm Solution, Inc. Signaling circuit and method for integrated circuit devices and systems
US20080265936A1 (en) * 2007-04-27 2008-10-30 Dsm Solutions, Inc. Integrated circuit switching device, structure and method of manufacture
US7692220B2 (en) * 2007-05-01 2010-04-06 Suvolta, Inc. Semiconductor device storage cell structure, method of operation, and method of manufacture
US7727821B2 (en) * 2007-05-01 2010-06-01 Suvolta, Inc. Image sensing cell, device, method of operation, and method of manufacture
US7629812B2 (en) * 2007-08-03 2009-12-08 Dsm Solutions, Inc. Switching circuits and methods for programmable logic devices
US8035139B2 (en) * 2007-09-02 2011-10-11 Suvolta, Inc. Dynamic random access memory having junction field effect transistor cell access device
US20090168508A1 (en) * 2007-12-31 2009-07-02 Dsm Solutions, Inc. Static random access memory having cells with junction field effect and bipolar junction transistors
US7710148B2 (en) * 2008-06-02 2010-05-04 Suvolta, Inc. Programmable switch circuit and method, method of manufacture, and devices and systems including the same
US7943971B1 (en) 2008-12-17 2011-05-17 Suvolta, Inc. Junction field effect transistor (JFET) structure having top-to-bottom gate tie and method of manufacture

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1053442A (de) * 1964-05-18
US3484309A (en) * 1964-11-09 1969-12-16 Solitron Devices Semiconductor device with a portion having a varying lateral resistivity
DE1514064A1 (de) * 1965-11-22 1970-01-22 Ibm Deutschland Verfahren zur Herstellung integrierter Halbleiterbauelemente
US3472710A (en) * 1967-04-20 1969-10-14 Teledyne Inc Method of forming a field effect transistor
US3489622A (en) * 1967-05-18 1970-01-13 Ibm Method of making high frequency transistors
FR1559611A (de) * 1967-06-30 1969-03-14
US3538399A (en) * 1968-05-15 1970-11-03 Tektronix Inc Pn junction gated field effect transistor having buried layer of low resistivity
NL6807317A (de) * 1968-05-23 1969-11-25
US3560278A (en) * 1968-11-29 1971-02-02 Motorola Inc Alignment process for fabricating semiconductor devices
US3717507A (en) * 1969-06-19 1973-02-20 Shibaura Electric Co Ltd Method of manufacturing semiconductor devices utilizing ion-implantation and arsenic diffusion
FR2081249A1 (en) * 1970-03-23 1971-12-03 Sescosem Junction field effect transistors - using tantlum oxide dielectric and needing fewer masks
US3697827A (en) * 1971-02-09 1972-10-10 Unitrode Corp Structure and formation of semiconductors with transverse conductivity gradients

Also Published As

Publication number Publication date
IT1011255B (it) 1977-01-20
US3951702A (en) 1976-04-20
JPS49131586A (de) 1974-12-17
JPS524426B2 (de) 1977-02-03
FR2226751A1 (de) 1974-11-15
CA1000872A (en) 1976-11-30
DE2419019B2 (de) 1980-10-30
GB1442693A (en) 1976-07-14
DE2419019A1 (de) 1974-10-31
FR2226751B1 (de) 1979-02-16

Similar Documents

Publication Publication Date Title
DE2419019C3 (de) Verfahren zum Herstellen eines Sperrschichtfeldeffekttransistors
DE2214935C2 (de) Integrierte MOS-Schaltung
DE19527131B4 (de) Halbleitervorrichtung mit einer T-förmigen Gatestruktur und Verfahren zu deren Herstellung
DE2212049C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung und Verfahren zur Herstellung eines Transistors
DE3334337A1 (de) Verfahren zur herstellung einer integrierten halbleitereinrichtung
DE3116268C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2028146A1 (de) Transistoren und Verfahren zu deren Herstellung
EP0038994A2 (de) Kontakt für MIS-Halbleiterbauelement und Verfahren zu seiner Herstellung
DE2160462C2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE1964979C3 (de) Halbleiterbauelement mit wenigstens einem lateralen Transistor und Verfahren zu seiner Herstellung
DE3020609C2 (de) Verfahren zum Herstellen einer integrierten Schaltung mit wenigstens einem I↑2↑L-Element
DE112006002377B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE1564829A1 (de) Verfahren zur Herstellung eines Feldwirkungstransistors
DE3142448C2 (de) MOS-Transistor und Verfahren zu seiner Herstellung
DE2133976A1 (de) Halbleiteranordnung, insbesondere mono hthische integrierte Schaltung, und Ver fahren zu deren Herstellung
DE3427293A1 (de) Vertikale mosfet-einrichtung
DE3421927C2 (de) Vertikal-MOS-Transistor und Verfahren zu dessen Herstellung
DE2752335C3 (de) Verfahren zur Herstellung eines Sperrschicht-Feldeffekttransistors mit einem vertikalen Kanal
DE2219696C3 (de) Verfarhen zum Herstellen einer monolithisch integrierten Halbleiteranordnung
DE2930780C2 (de) Verfahren zur Herstellung eines VMOS-Transistors
DE2824026A1 (de) Verfahren zum herstellen eines sperrschicht-feldeffekttransistors
DE3408285A1 (de) Schutzanordnung fuer einen feldeffekttransistor
DE2059506C2 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE1514656A1 (de) Verfahren zum Herstellen von Halbleiterkoerpern
DE2840975A1 (de) Verfahren zur herstellung einer integrierten halbleiterschaltung

Legal Events

Date Code Title Description
8263 Opposition against grant of a patent
8381 Inventor (new situation)

Free format text: KANO, GOTO, NAGAOKAKYO, JP TERAMOTO, SATOSHI, SUITA, JP

C3 Grant after two publication steps (3rd publication)