DE1514064A1 - Verfahren zur Herstellung integrierter Halbleiterbauelemente - Google Patents
Verfahren zur Herstellung integrierter HalbleiterbauelementeInfo
- Publication number
- DE1514064A1 DE1514064A1 DE19651514064 DE1514064A DE1514064A1 DE 1514064 A1 DE1514064 A1 DE 1514064A1 DE 19651514064 DE19651514064 DE 19651514064 DE 1514064 A DE1514064 A DE 1514064A DE 1514064 A1 DE1514064 A1 DE 1514064A1
- Authority
- DE
- Germany
- Prior art keywords
- doped
- diffusion
- zones
- layer
- diffusions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 35
- 238000000034 method Methods 0.000 title claims description 22
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 238000009792 diffusion process Methods 0.000 claims description 39
- 238000010438 heat treatment Methods 0.000 claims description 9
- 230000008961 swelling Effects 0.000 claims 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 18
- 235000012239 silicon dioxide Nutrition 0.000 description 9
- 239000000377 silicon dioxide Substances 0.000 description 9
- 239000000463 material Substances 0.000 description 7
- 238000000926 separation method Methods 0.000 description 7
- 230000000873 masking effect Effects 0.000 description 6
- 238000002955 isolation Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 238000000354 decomposition reaction Methods 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 241001101998 Galium Species 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 150000003961 organosilicon compounds Chemical group 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
- H01L21/2258—Diffusion into or out of AIIIBV compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/761—PN junctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8222—Bipolar technology
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Description
- Verfahren zur Herstellung integrierter Halbleiterbauelemente Die Erfindung betrifft ein Verfahren zur Herstellung integrierter Halbleiterbauelemente mit durch Trenndifrusionen gegeneinander isolierten Bereichen.
- Eine bekannte Fertigungstechnik zur Herstellung integrierter . Halbleiterbauelemente ist die sogenannte Planartechnik. Bei dieser Technik werden durch die Anwendung von Oaydations-und Dlffussionsprozessen in Verbindung*mit photolithographischen Verfahren in einem Halbleitergrundkörper elektronische Baueleaente hergestellte Man unterscheidet grundsätzlich zwei Verfahren zur Durchführung der Diffusion von Do-tierungsstoffen in das Halbleitermaterial. Die Diffusion erfolgt entweder aus der Gasphase oder aus festen;auf das Halbleitermaterial aufgebrachten, dotierten Decksch chten. Die ursprünglich für Silizium entwickelte Planartechnik besteht nun im wesentlichen darin, daß ein Silziumplättehen oxydiert und die Oxydsehicht an bestimmten Stellen weggeätzt wird. Auf diese Weise werden Stellen freigeätzt, an denen'ein Dotierungs.stoff eindiffundieren kann. Die übrig bleibenden Teile der Oxydschicht wirken dann als Maske, welche die Diffusion des Doterungsstoffes.verhindert. Durch wiederholte Anwendungen dieser Prozesse lassen sich die gewünschten pn--, pnp- oder npn-Struktunen herstellen. Bei der Übertragung der Planartechnik von Silizium- auf Galiumarsenidbauelemente erscheint es zweckmäßig, Siliziumdioxyd als Maskierungssubstanz beizubehalten, da hierfür bereits eine hoch entwickelte Fotogravierung und Ätztechnik existiert. Die Beschichtung von Gallumarsenidplättchen mit Silziumdioxyd kann durch pyrolytsche Zersetzung siliziumorganischer Verbindungen erfolgen.
- Bei der Herstellung integrierter Bauelemente sind nun außer den Diffusionen, die die aktiven p- und n- dotierten Zonen ergeben, sogenannte Trenndiffusionen erforderlich. Diese Trennd Jfusionen dienen dazu, einzelne Gebiete des Halbleiterkörpers gegeneinander zu isolieren, um damit im wesentlichen voneinander unabhängig funktionierende Bauelemte- in eixwa Halbleiterplättchen herstellen zu können. Die Trenndiffusionen müssen in einem gesonderten Prozess durchgeführt werden. Zunächst wird das Halbleiterplättchen Beispielsweise durch pyrolytisehe Zersetzung oder einen Oxydationsprozess mit für eine Maskierung geeignetem Material beschichtete Anschließend wird durch ein Foto-Ätzverfahren diese Schicht an den Stellen entfernt, an denen eine Trenn-
- Zur Vermeidung dieser Nachteile und Fehlerquellen-, insbesondere zur Vermeidung der Löcher oder der Folgen der Köcher in der maskierenden Schicht bei der Trenndiffusion "und zur gleichzeitigen Verringerung der Zahl der Aufheizprozesse bei der Herstellung-integrierter Bauelemente wird gemäß der Erfindung ein Verfahren vorgeschlagen, bei dem die erforderlichen Trenndiffusionen und die gas.isdiffusionen gleichzeitig durch*einen Aufheizprozess aus die zu dotierenden Zonen bedeckenden, geeignet dotierten Quellschichten erfolgen.
- Auf diese Weise wird bei der Herstellung integrierter Halbleiterbauelemente die Ausbeute an brauchbaren Bauelementen weniger abhängig von der Qualität der zum Zwecke der Trenndiffusion aufgebrachten Schichten. Die Anzahl der fair die Herstellung dieser Bauelemente erforderlichen Aufheizprozesse#qird dadurch verringert, daß die Trenndiffusionen und die Basisdiffusionen in einem einzigen Aufheizprozess durchgeführt werden. . Weitere Einzelheiten und Vorteile des erfindungsgemäßen Verfahrenssind in der an Hand der Zeichnung erfolgenden Beschreibong aufgeführt Es zeigen: Eig. 1. - eine nach dem seitherigen Verfahren durch-- geftihrte Trenndiffusion, Fig. 2 die Vorteile einer Trenndiffusion aus einer dotierten Schicht und Fig. 3 bis das erfindungsgemäße Verfahren, wie es Fig. 7 im Prinzip zur Herstellung eines npnr-Transistors innerhalb einer integrierten Schaltung angewendet wird.
- Der in Fig. 1 dargestellte p-dotierte Halbleiterkörper 1 trägt eine n-dotierte Halbleiterschicht 2, in der die gewünschten pn-Übergänge hergestellt werden: Da es sich = um integrierte Schaltungen handeln soll, müssen einzelne Bereiche der Halbleiterschicht 2 gegeneinander isoliert werden. Zu diesem Zweck ist die n-dotierte Schicht 2 mit---einer Maske 3 beschichtet, die an den Stellen an den eine Trenndiffusion stattfinden soll, möglichst schmale Fenster 4 aufweist. Während eines Diffusionsprozesses aus der Gaste-: Phase diffundieren durch Fenster 4 Störstellen in de Halbleiterschieht 2 ein, so daß dort im°%reich-der Fenster 4 p+-dotierte Zonen 8 entstehen. Die p+ -dotierten Zonen 8 ergeben eine isolierende Trennung der einzelnen n-dotiert:en Bereiche der Halbleiterschicht 2. Wie bereits ausgeführt ist es schwierig, einwandfreie maskierende Schichten, alsä vornehmlich Siliziumdioxydsehichten, herzustellen. Die AusWirkung eines unerwünschten Loches 6 in der mskiereriden Schicht 2 ist in der Fg: Z dargestellt. Das Loch 6 führt während der Trenndiffusion zu einer tiefen Zone 7 gleichen Leitungstyps wie die Isolierzone B. Damit ist der zwischen den beiden Isolierzonen 8 gelegene n-dotierte Bereich für die Herstellung eines Halbleiterbauelementes nicht mehr verwendbar.
- In Fig. 2 Ist nun gezeigt, wie durch Diffusion der Isolierzonen aus dotierten Schichten der Einfluß etwa auftretender Löcher weitgehend vermieden wird. Die n-dotierte Halbleiterschicht 2 wurde zunächst nach einem der bekannten Verfahren, beispielsweise Oxydation oder pyrolytigehe Zersetzung, mit einer geeignet dotierten Schicht, vornehmlich Siliz.umdioxydschickt versehen. Beispielsweise mittels des bekannten Fotoätzverfahrens werden sämtliche Teile der Siliziumdioxydschicht bis auf die Bereiche 9 entfernt, unterhalb derer Isolierzonen $ gebildet werden sollen. Die Isolierzonen 8 entstehen durch Diffusion Von Dotierungsstoffen aus den Bereichen 9 während eines Erwärmungsprozesses. Im vorliegenden Falle muß die Dotierung der Bereiche 9 so gewählt sein, daß die Isolierzonen 8 eine p¢-Dotierung erhalten. Beim Vergleich der Fig. 2 mit der Fig. i ist sofort ersichtlich, daß beim Verfahren nach Ag. 2 die Notwendigketj(einer einwandfreien Schicht 9 ledig-`lieh auf die aus technischen und ökonomischen Gründen relativ sehr kleinen Isolierbereiche beschränkt ist. Außerdem ist zu ersehen, daß der Einfluß eines Loches 10 in einem als Quelle dienenden Bereich 9 weitaus geringer ist. Wie in der Fig. 2 angedeutet, kann ein Loch 10, dessen Ausdehnung klein gegenüber der Fläche des Isolierbereiches ist, die Isolierwirkung nicht stören, da lediglich eine von dem p+-dotierten Isolierbereich 8 völlig eingeschlossene, entsprechend der Halbleiterschicht-2 n-datierte inselförmige Zone übrig bleibt. In den Figuren 3 bis 7 ist nun vereinfacht die Anwendung des erfindungsgemäßen Verfahrens zur Herstellung eines.npn-Transistors innerhalb einer isolierten Zone eines Halbleiterkörpers dargestellt. Fig. 3 zeigt wiederum einen p--.;dotierten Halbleiterkörper 1 der nach einem der bekannten Verfahren mit einer verhältrdsmäßig dünnen n-dotierten Halbleiterschicht 2, bedeckt ist. In dieser Halbleiterschicht 2 werden die aktiven pn-Übergänge hergestellt. Zu-diesem Zweck wird die Halbleiterschickt 2 aanächst.in bekannter Weise mit p-dotierten Siliziumdioxydschichten 9 an den Stellen beschichtet, an denen eine isolierende Trennung einzelner Bereiche der Halbleiterschicht 2 erfolgen soll. In einem weiteren Verfahren wird, wie in Fig. 5 dargeßtellt, eine weitere, geeignet dotierte Schicht 11' aufgebracht, die den Basisbereich bedeckt und aus der die Basisdiffusion erfolgt. Fig. 6 zeigt den Zustand der Anordnung gemäß Fig. 5, nachdem in einem Aufheizprozess in der n-dotierten Halbleiterschicht 2 -durch Diffusion der Störstoffe aus den darüberliegenden Schichten 9 und Q11 die p+-doterten Isolierzonen 8 und die p-dotierte BasLszone 12 entstanden ist. Die Isolierzonen 8 durchsetzen die n-dotierte Halbleiterschicht 2 in ihrer ganzen Dicke, so daß eine völlige Isolation der beiderseits angrenzenden n-dotierten Bereiche der Halbleiterschicht 2 gewährleistet ist. Die-unterschiedlichen Dicken von Basiszone 12 und Isolierzonen 8 ergeben sich im vorliegenden Fall durch die unterschiedliche Dicke der sie erzeugenden dotier-. ten Schichten 9 und 11. Durch Abstufung der dotierten Schicht 11: In sich, erhält man gleichzeitig eine abgestufte Basisdicke; so daß der Basiswiderstand bei gleichbleibender Trägerlaufzeit-herabgesetzt wird. Die unterschiedliche Dicke von Basiszone 12 Land Isolierzonen 8 kann auch durch unterschiedliehe Dotierung der Schchten@9 und 11 hervorgerufen werden.
- In Fig. 7 ist in der Schicht 11 ein Fenster 13 für die Emitterdiffusion freigelegt und die Diffusion von Donatoren in be-kannter Weise durchgeführt. Zwischen den beiden Isolierzonen 8:enteteht somit ein.npn-Transistor alt Kollektor 159-Ba-ein 12 und Emitter 14.
Claims (1)
- Patentansprüche 1. Verfahren zur Herstellung integrierter Halbleiterbauelemente mit durch Trenndiffusionen.gegeneinander isolierten Bereichen des Halbleiterkörpers,"dadurch gekennzeichnet, daß die erforderlichen Trenndiffusionen und die Basisdiffusionen gleichzeitig durch einen Aufheizprozess aus die zu dotierenden Zonen bedeckenden, geeignet dotierten Quellschichtea erfolgen. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, däß die Quellschichten für Isolierzonen und Basiszonen unterschiedliche Dicken und/ oder unterschiedliche Dotierung-aufweisen. 3. Verfahren nach Anspruch 1 und 2, dadurch gekennzeichnet, daß die Quellschjc ht für die Basisdiffusion eine abgestufte Dicke aufweist:
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DEI0029436 | 1965-11-22 | ||
DEJ0029436 | 1965-11-22 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE1514064A1 true DE1514064A1 (de) | 1970-01-22 |
Family
ID=25981375
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19651514064 Pending DE1514064A1 (de) | 1965-11-22 | 1965-11-22 | Verfahren zur Herstellung integrierter Halbleiterbauelemente |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE1514064A1 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2419019A1 (de) * | 1973-04-20 | 1974-10-31 | Matsushita Electronics Corp | Verfahren zum herstellen eines sperrschichtfeldeffekttransistors |
-
1965
- 1965-11-22 DE DE19651514064 patent/DE1514064A1/de active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2419019A1 (de) * | 1973-04-20 | 1974-10-31 | Matsushita Electronics Corp | Verfahren zum herstellen eines sperrschichtfeldeffekttransistors |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CH615781A5 (de) | ||
DE68928087T2 (de) | Substratsstruktur für zusammengesetztes Halbleiterbauelement | |
EP0006510B1 (de) | Verfahren zum Erzeugen aneinander grenzender, unterschiedlich dotierter Siliciumbereiche | |
DE2646300A1 (de) | Verfahren zum herstellen von halbleiteranordnungen | |
DE2115455B2 (de) | Verfahren zum Herstellen individueller Halbleiterbauelemente unterschiedlicher elektrischer Leitfähigkeitscharakteristiken auf einem isolierenden Substrat | |
DE2347745A1 (de) | Integrierter halbleiterkreis und verfahren zu dessen herstellung | |
DE2103468B2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
DE1764570C3 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung mit zueinander komplementären NPN- und PNP-Transistoren | |
EP0003330B1 (de) | Verfahren zum Herstellen von hochintegrierten Halbleiteranordnungen mit aneinandergrenzenden, hochdotierten Halbleiterzonen entgegengesetzten Leitungstyps | |
DE69222393T2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung mit einer Widerstandsschicht aus polykristallinem Silizium | |
DE1514064A1 (de) | Verfahren zur Herstellung integrierter Halbleiterbauelemente | |
DE2453528C2 (de) | Maskierungsverfahren | |
DE2419817A1 (de) | Verfahren zur herstellung bipolarer transistoren | |
DE2527076A1 (de) | Integriertes schaltungsbauteil | |
DE2105178C3 (de) | Integrierte Halbleiterschaltung | |
DE2600375B2 (de) | Halbleiteranordnung mit mindestens zwei komplementären Transistoren und Verfahren zu ihrer Herstellung | |
DE2627922A1 (de) | Halbleiterbauteil | |
DE69025916T2 (de) | Herstellungsverfahren für eine halbleitervorrichtung | |
DE2627307C3 (de) | Verfahren zum Herstellen einer Halbleiteranordnung | |
DE2216642C3 (de) | Halbleiteranordnung und Verfahren zu ihrer Herstellung | |
DE1589946B2 (de) | Verfahren zum herstellen eines halbleiterbauelementes | |
DE1639355C3 (de) | Verfahren zur Herstellung einer monolithisch integrierten Halbleiteranordnung | |
DE1614286C3 (de) | Halbleiteranordnung und Verfahren zu ihrer Herstellung | |
DE2149705A1 (de) | Halbleiteranordnung und Verfahren zu ihrer Herstellung | |
DE1292759B (de) | Verfahren zum Herstellen einer Zuleitung zu einer diffundierten Halbleiterzone |