DE69222393T2 - Verfahren zur Herstellung einer Halbleiteranordnung mit einer Widerstandsschicht aus polykristallinem Silizium - Google Patents

Verfahren zur Herstellung einer Halbleiteranordnung mit einer Widerstandsschicht aus polykristallinem Silizium

Info

Publication number
DE69222393T2
DE69222393T2 DE69222393T DE69222393T DE69222393T2 DE 69222393 T2 DE69222393 T2 DE 69222393T2 DE 69222393 T DE69222393 T DE 69222393T DE 69222393 T DE69222393 T DE 69222393T DE 69222393 T2 DE69222393 T2 DE 69222393T2
Authority
DE
Germany
Prior art keywords
producing
semiconductor device
polycrystalline silicon
layer made
resistance layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69222393T
Other languages
English (en)
Other versions
DE69222393D1 (de
Inventor
Michiko Tsukada
Akio Matsuoka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP29294491A external-priority patent/JPH05198747A/ja
Priority claimed from JP3292945A external-priority patent/JP3067340B2/ja
Application filed by NEC Corp filed Critical NEC Corp
Publication of DE69222393D1 publication Critical patent/DE69222393D1/de
Application granted granted Critical
Publication of DE69222393T2 publication Critical patent/DE69222393T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
DE69222393T 1991-11-08 1992-11-06 Verfahren zur Herstellung einer Halbleiteranordnung mit einer Widerstandsschicht aus polykristallinem Silizium Expired - Fee Related DE69222393T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP29294491A JPH05198747A (ja) 1991-11-08 1991-11-08 半導体装置の製造方法
JP3292945A JP3067340B2 (ja) 1991-11-08 1991-11-08 半導体装置

Publications (2)

Publication Number Publication Date
DE69222393D1 DE69222393D1 (de) 1997-10-30
DE69222393T2 true DE69222393T2 (de) 1998-04-02

Family

ID=26559187

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69222393T Expired - Fee Related DE69222393T2 (de) 1991-11-08 1992-11-06 Verfahren zur Herstellung einer Halbleiteranordnung mit einer Widerstandsschicht aus polykristallinem Silizium

Country Status (3)

Country Link
US (1) US5462889A (de)
EP (1) EP0541122B1 (de)
DE (1) DE69222393T2 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0846139A (ja) * 1994-05-06 1996-02-16 Texas Instr Inc <Ti> ポリシリコン抵抗器とその作成法
EP1017092A1 (de) * 1998-12-29 2000-07-05 STMicroelectronics S.r.l. Herstellung eines in einer integrierten Schaltung verwendeten Widerstands
JP4014423B2 (ja) * 2001-03-09 2007-11-28 株式会社マーレ フィルターシステムズ シリンダヘッドカバーにおける点火栓チューブ挿入部のシール装置
FR2846146A1 (fr) * 2002-10-18 2004-04-23 St Microelectronics Sa Procede et installation de dopage d'un motif d'elements resistifs grave
US20060057813A1 (en) * 2004-09-15 2006-03-16 Cheng-Hsiung Chen Method of forming a polysilicon resistor
DE102005039666B3 (de) * 2005-08-22 2007-05-31 Infineon Technologies Austria Ag Verfahren zum Herstellen einer Halbleiterstruktur mit selektiven Dotierstoffbereichen
JP7092534B2 (ja) * 2018-03-27 2022-06-28 エイブリック株式会社 半導体装置の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4225877A (en) * 1978-09-05 1980-09-30 Sprague Electric Company Integrated circuit with C-Mos logic, and a bipolar driver with polysilicon resistors
US4370798A (en) * 1979-06-15 1983-02-01 Texas Instruments Incorporated Interlevel insulator for integrated circuit with implanted resistor element in second-level polycrystalline silicon
JPS5640269A (en) * 1979-09-11 1981-04-16 Toshiba Corp Preparation of semiconductor device
JPH0654795B2 (ja) * 1986-04-07 1994-07-20 三菱電機株式会社 半導体集積回路装置及びその製造方法
US4727045A (en) * 1986-07-30 1988-02-23 Advanced Micro Devices, Inc. Plugged poly silicon resistor load for static random access memory cells
KR900008868B1 (ko) * 1987-09-30 1990-12-11 삼성전자 주식회사 저항성 접촉을 갖는 반도체 장치의 제조방법
JPH03201555A (ja) * 1989-12-28 1991-09-03 Matsushita Electron Corp ポリシリコン抵抗の製造方法

Also Published As

Publication number Publication date
DE69222393D1 (de) 1997-10-30
EP0541122A1 (de) 1993-05-12
US5462889A (en) 1995-10-31
EP0541122B1 (de) 1997-09-24

Similar Documents

Publication Publication Date Title
DE69232432T2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE69231803T2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE60011022D1 (de) Verfahren zur Herstellung einer Halbleiterstruktur mit einer auf Silizium stabilen kristallinen Zwischenschicht
DE69131570T2 (de) Verfahren zur Herstellung einer Dünnfilm-Halbleiteranordnung
DE69432615D1 (de) Halbleiteranordnung mit einer gerichteten nichtmonocristallinen Siliziumdünnschicht und Verfahren zur Herstellung
DE68929150D1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE69317800T2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE69011203D1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung durch Abdecken einer leitenden Schicht mit einer Nitridschicht.
DE69431938T2 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit Grabenstruktur für Element Isolationszonen
DE69330980D1 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE69231655D1 (de) Verfahren zur Herstellung einer Graberstruktur in einem Halbleitersubstrat
DE69323979T2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE69232131D1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit einer isolierenden Schicht für einen Kondensator
DE69527827D1 (de) Halbleiteranordnung mit einer dünnen Polysilicium-Schicht und Verfahren zur Herstellung
DE69119946T2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit Lotanschlussdrähten aus unterschiedlichen Materialien
DE69410137T2 (de) Verfahren zur Herstellung einer chalkopyrit-Halbleiterschicht
DE69520538T2 (de) Verfahren zur Herstellung einer dünnen polykristallinen Halbleiterschicht
DE69231653D1 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit Isolierzonen
DE59608481D1 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit Kondensator
DE69222393T2 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit einer Widerstandsschicht aus polykristallinem Silizium
DE68929216T2 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit Dünnfilm-Widerstand
DE69124750D1 (de) Verfahren zur Herstellung eines Silizium Wafer mit einer Chip-Trennstruktur und Einkristallschichtabschnitten
DE69326908T2 (de) Verfahren zur Herstellung einer Halbleiter-Anordnung
DE69133009T2 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit elektrisch isolierten Komponenten
DE69227150D1 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit einer isolierenden Seitenwand

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: NEC COMPOUND SEMICONDUCTOR DEVICES, LTD., KAWASAKI

8327 Change in the person/name/address of the patent owner

Owner name: NEC ELECTRONICS CORP., KAWASAKI, KANAGAWA, JP

8339 Ceased/non-payment of the annual fee