JPH05198747A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH05198747A JPH05198747A JP29294491A JP29294491A JPH05198747A JP H05198747 A JPH05198747 A JP H05198747A JP 29294491 A JP29294491 A JP 29294491A JP 29294491 A JP29294491 A JP 29294491A JP H05198747 A JPH05198747 A JP H05198747A
- Authority
- JP
- Japan
- Prior art keywords
- polysilicon
- layer
- forming
- silicon oxide
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】ポリシリコン抵抗を有する半導体装置におい
て、所望の層抵抗を得るとともに電極加工の困難性をな
くし、かつ、所望の高周波特性を得ることを目的とす
る。 【構成】まず、図１Ｃに示すように不純物を含有しない
状態でポリシリコンをエッチング加工し、図１Ｄに示す
ようにフォトレジストをマスクにして不純物を導入し、
図１Ｅに示すようにポリシリコン抵抗領域を形成する。
その後に図１Ｆに示すようにエミッタポリシリコン電
極，コレクタポリシリコン電極を形成する。 【効果】ポリシリコン抵抗領域を形成するポリシリコン
膜厚を任意に選択でき所望の抵抗が得られ、抵抗領域と
電極部分を同一工程で形成しないため電極加工の困難性
がなくなり、熱処理によるベース層再拡散を防げること
により所望の高周波特性が得られるという効果を有す
る。
て、所望の層抵抗を得るとともに電極加工の困難性をな
くし、かつ、所望の高周波特性を得ることを目的とす
る。 【構成】まず、図１Ｃに示すように不純物を含有しない
状態でポリシリコンをエッチング加工し、図１Ｄに示す
ようにフォトレジストをマスクにして不純物を導入し、
図１Ｅに示すようにポリシリコン抵抗領域を形成する。
その後に図１Ｆに示すようにエミッタポリシリコン電
極，コレクタポリシリコン電極を形成する。 【効果】ポリシリコン抵抗領域を形成するポリシリコン
膜厚を任意に選択でき所望の抵抗が得られ、抵抗領域と
電極部分を同一工程で形成しないため電極加工の困難性
がなくなり、熱処理によるベース層再拡散を防げること
により所望の高周波特性が得られるという効果を有す
る。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特にポリシリコン抵抗を用いた半導体装置の製
造方法に関する。
に関し、特にポリシリコン抵抗を用いた半導体装置の製
造方法に関する。
【０００２】
【従来の技術】従来この種の高周波帯に多く用いられる
半導体装置は抵抗回路を搭載する場合、半導体に不純物
を拡散して得られる拡散抵抗に比して寄生容量が大幅に
低減でき、高周波帯での特性の良いポリシリコンに不純
物をドープして得られるポリシリコン抵抗が多用されて
いる。
半導体装置は抵抗回路を搭載する場合、半導体に不純物
を拡散して得られる拡散抵抗に比して寄生容量が大幅に
低減でき、高周波帯での特性の良いポリシリコンに不純
物をドープして得られるポリシリコン抵抗が多用されて
いる。
【０００３】図３に従来製法による半導体装置の製造方
法を示す。
法を示す。
【０００４】図３Ａは、Ｐ- 基板２上に形成されたＮ+
埋込層３上にＮエピタキシャル層１を形成し、Ｐ+ 絶縁
拡散層４を形成した後、厚いシリコン酸化膜層５を形成
して素子間分離をなし、更にコレクタ用Ｎ+ 層６，Ｐベ
ース層７を形成し、シリコン酸化膜層８及びシリコン窒
化膜層９を形成した状態を示す。
埋込層３上にＮエピタキシャル層１を形成し、Ｐ+ 絶縁
拡散層４を形成した後、厚いシリコン酸化膜層５を形成
して素子間分離をなし、更にコレクタ用Ｎ+ 層６，Ｐベ
ース層７を形成し、シリコン酸化膜層８及びシリコン窒
化膜層９を形成した状態を示す。
【０００５】この後、図３Ｂに示すようにシリコン窒化
膜層９を開孔し、ベースコンタクト層１５を形成する。
膜層９を開孔し、ベースコンタクト層１５を形成する。
【０００６】次に図３Ｃに示すようにポリシリコン層１
１を気相成長法等により形成し、ポリシリコンに砒素又
はリンの不純物をイオン注入により導入する。
１を気相成長法等により形成し、ポリシリコンに砒素又
はリンの不純物をイオン注入により導入する。
【０００７】次に図３Ｄに示すように表面にシリコン酸
化膜２０を成長させ、砒素又はリンをドープしたポリシ
リコン層からの９５０℃の熱拡散によりエミッタ及びコ
レクタを形成する。
化膜２０を成長させ、砒素又はリンをドープしたポリシ
リコン層からの９５０℃の熱拡散によりエミッタ及びコ
レクタを形成する。
【０００８】さらに図３Ｅに示すように写真食刻法によ
りフォトレジストを所望の形状に形成し、フォトレジス
トをマスクにしてポリシリコンをエッチングし、エミッ
タポリシリ電極１５，コレクタポリシリ電極１６、及び
ポリシリ抵抗領域１２を形成する。
りフォトレジストを所望の形状に形成し、フォトレジス
トをマスクにしてポリシリコンをエッチングし、エミッ
タポリシリ電極１５，コレクタポリシリ電極１６、及び
ポリシリ抵抗領域１２を形成する。
【０００９】そして図３Ｆに示すようにポリシリコン抵
抗をシリコン酸化膜１４でカバーしコンタクト開孔部１
９を開孔することにより、半導体装置が製造できる。
抗をシリコン酸化膜１４でカバーしコンタクト開孔部１
９を開孔することにより、半導体装置が製造できる。
【００１０】高周波バイポーラＩＣのポリシリコン抵抗
には、回路設計上、シート抵抗が１００〜２００Ω／□
という低抵抗が必要であり、９５０℃の熱処理を行なう
ことにより所望の低いシート抵抗を得ることが可能であ
った。
には、回路設計上、シート抵抗が１００〜２００Ω／□
という低抵抗が必要であり、９５０℃の熱処理を行なう
ことにより所望の低いシート抵抗を得ることが可能であ
った。
【００１１】しかし、高周波化と共にプロセスの低温化
が進み、例えばバイポーラＩＣの高周波性能を示すしゃ
断周波数ｆT が１０ＧＨｚの場合、エミッタ形成の際の
熱処理温度は９５０℃であるが、ｆT が２０ＧＨｚとよ
り、高周波になると、熱処理温度を９００℃と低くする
必要がある。
が進み、例えばバイポーラＩＣの高周波性能を示すしゃ
断周波数ｆT が１０ＧＨｚの場合、エミッタ形成の際の
熱処理温度は９５０℃であるが、ｆT が２０ＧＨｚとよ
り、高周波になると、熱処理温度を９００℃と低くする
必要がある。
【００１２】図２に９００℃で熱処理を行なった場合の
ポリシリコン膜厚とイオン注入のドーズ量と、シート抵
抗の相関を示す。ポリシリコン膜厚が１５００オングス
トロームと薄い場合、９００℃の熱処理では、シート抵
抗が３５０Ω／□と大きくなってしまい、低抵抗を得る
ことができない。
ポリシリコン膜厚とイオン注入のドーズ量と、シート抵
抗の相関を示す。ポリシリコン膜厚が１５００オングス
トロームと薄い場合、９００℃の熱処理では、シート抵
抗が３５０Ω／□と大きくなってしまい、低抵抗を得る
ことができない。
【００１３】従って９００℃の熱処理で低いシート抵抗
を得るためには、ポリシリコン膜厚を例えば３０００オ
ングストロームと厚くする必要が生ずる。
を得るためには、ポリシリコン膜厚を例えば３０００オ
ングストロームと厚くする必要が生ずる。
【００１４】
【発明が解決しようとする課題】前述した従来の製造方
法ではポリシリコン抵抗とエミッタポリシリコンを同一
工程で形成するため、ポリシリコン膜厚を３０００オン
グストロームに厚くした場合、トランジスタの微細化に
より、電極加工が困難となりエミッタ−ベースショート
不良が発生し、歩留やＰ／Ｗが低下するという問題点が
あった。
法ではポリシリコン抵抗とエミッタポリシリコンを同一
工程で形成するため、ポリシリコン膜厚を３０００オン
グストロームに厚くした場合、トランジスタの微細化に
より、電極加工が困難となりエミッタ−ベースショート
不良が発生し、歩留やＰ／Ｗが低下するという問題点が
あった。
【００１５】この対策として図４に示すようにエミッタ
の前工程でポリシリコン抵抗１２を形成することが考え
られるがこの場合、イオン注入後の不純物を含有してい
るポリシリコンをエッチングする際、パターン形状を良
くするためにエッチング前に９００℃、１５分以上の熱
処理が必要となる。しかし、この熱処理によって浅いベ
ース層が再拡散してしまい、高周波特性が得られないと
いう問題点があった。
の前工程でポリシリコン抵抗１２を形成することが考え
られるがこの場合、イオン注入後の不純物を含有してい
るポリシリコンをエッチングする際、パターン形状を良
くするためにエッチング前に９００℃、１５分以上の熱
処理が必要となる。しかし、この熱処理によって浅いベ
ース層が再拡散してしまい、高周波特性が得られないと
いう問題点があった。
【００１６】
【課題を解決するための手段】本発明によれば、一導電
型の半導体基板上に、選択的に他の導電型の第１の半導
体領域を形成する工程と、第１の半導体領域上に選択的
に一導電型の第２の半導体領域を形成する工程と、半導
体基板及び第１の半導体領域上に絶縁膜を形成する工程
と、第１の絶縁膜上にポリシリコン層を形成する工程
と、ポリシリコン層を選択的にエッチングして抵抗領域
を形成する工程と、絶縁膜を選択的にエッチングしてコ
ンタクト開孔部を形成する工程と、コンタクト開孔部に
コンタクト領域を形成する工程とを含む半導体装置の製
造方法が得られる。
型の半導体基板上に、選択的に他の導電型の第１の半導
体領域を形成する工程と、第１の半導体領域上に選択的
に一導電型の第２の半導体領域を形成する工程と、半導
体基板及び第１の半導体領域上に絶縁膜を形成する工程
と、第１の絶縁膜上にポリシリコン層を形成する工程
と、ポリシリコン層を選択的にエッチングして抵抗領域
を形成する工程と、絶縁膜を選択的にエッチングしてコ
ンタクト開孔部を形成する工程と、コンタクト開孔部に
コンタクト領域を形成する工程とを含む半導体装置の製
造方法が得られる。
【００１７】
【実施例】次に本発明について図面を参照して説明す
る。
る。
【００１８】図１は本発明の一実施例である半導体装置
の製造方法を示す工程断面図である。
の製造方法を示す工程断面図である。
【００１９】図１Ａは、Ｐ- 基板２上に形成されたＮ+
埋込層３上にＮエピタキシャル層１を形成し、Ｐ+ 絶縁
拡散層４を形成した後、厚いシリコン酸化膜層５を形成
し、更にコレクタ用Ｎ+ 層６，Ｐベース層７を形成し、
シリコン酸化膜層８及びシリコン窒化膜層９を形成した
状態を示す。
埋込層３上にＮエピタキシャル層１を形成し、Ｐ+ 絶縁
拡散層４を形成した後、厚いシリコン酸化膜層５を形成
し、更にコレクタ用Ｎ+ 層６，Ｐベース層７を形成し、
シリコン酸化膜層８及びシリコン窒化膜層９を形成した
状態を示す。
【００２０】この後、図１Ｂに示すようにシリコン酸化
膜層１０及びポリシリコン層１１をそれぞれ５００〜１
０００オングストローム，３０００オングストロームの
厚さに気相成長法等により形成する。
膜層１０及びポリシリコン層１１をそれぞれ５００〜１
０００オングストローム，３０００オングストロームの
厚さに気相成長法等により形成する。
【００２１】続いて図１Ｃに示すように写真食刻法によ
りフォトレジストを所望の形状に形成し、Ｃｌ2 ガス等
を用いたプラズマエッチングにより、フォトレジストを
マスクにしてポリシリコンをエッチングしてポリシリ抵
抗領域１２を形成し、フォトレジストを除去する。
りフォトレジストを所望の形状に形成し、Ｃｌ2 ガス等
を用いたプラズマエッチングにより、フォトレジストを
マスクにしてポリシリコンをエッチングしてポリシリ抵
抗領域１２を形成し、フォトレジストを除去する。
【００２２】次に図１Ｄに示すように、フォトレジスト
１３を塗布し、写真食刻法によりポリシリコン領域上を
開孔し、イオン注入法により砒素又はリンの不純物を導
入する。
１３を塗布し、写真食刻法によりポリシリコン領域上を
開孔し、イオン注入法により砒素又はリンの不純物を導
入する。
【００２３】その後、フォトレジストを除去し、図１Ｅ
に示すようにシリコン酸化膜１４を気相成長法等により
形成し、ポリシリコンの近傍以外のシリコン酸化膜を写
真食刻法により選択的に除去する。このとき、ポリシリ
コンに不純物を注入する前にエッチング加工を行なって
いるため、ポリシリコンのエッチング形状は垂直とな
り、またパターン形状を良くするためのエッチング前の
熱処理の必要性もなくなるため、浅いベース層が再拡散
するという問題も解決できる。
に示すようにシリコン酸化膜１４を気相成長法等により
形成し、ポリシリコンの近傍以外のシリコン酸化膜を写
真食刻法により選択的に除去する。このとき、ポリシリ
コンに不純物を注入する前にエッチング加工を行なって
いるため、ポリシリコンのエッチング形状は垂直とな
り、またパターン形状を良くするためのエッチング前の
熱処理の必要性もなくなるため、浅いベース層が再拡散
するという問題も解決できる。
【００２４】この後図１Ｆに示すようにシリコン窒化膜
９を開孔し、エミッタ１５及びコレクタ１６を砒素をド
ープしたポリシリコン層１７からの９００℃，１０〜６
０分の熱拡散により形成すること、及びベースコンタク
ト層１８をボロンの熱拡散により形成すること、さらに
ポリシリコン抵抗のコンタクト開孔部１９を開孔するこ
とにより、高周波バイポーラＩＣが形成できる。
９を開孔し、エミッタ１５及びコレクタ１６を砒素をド
ープしたポリシリコン層１７からの９００℃，１０〜６
０分の熱拡散により形成すること、及びベースコンタク
ト層１８をボロンの熱拡散により形成すること、さらに
ポリシリコン抵抗のコンタクト開孔部１９を開孔するこ
とにより、高周波バイポーラＩＣが形成できる。
【００２５】
【発明の効果】以上説明したように本発明によれば、不
純物を含有しない状態でポリシリコンをエッチング加工
し、その後フォトレジストをマスクにして不純物を選択
的にポリシリコンに導入し、ポリシリコン抵抗を形成す
ることにより、抵抗領域を形成するポリシリコンの膜厚
を任意に選択でき、所望の抵抗が得られるという効果を
有する。
純物を含有しない状態でポリシリコンをエッチング加工
し、その後フォトレジストをマスクにして不純物を選択
的にポリシリコンに導入し、ポリシリコン抵抗を形成す
ることにより、抵抗領域を形成するポリシリコンの膜厚
を任意に選択でき、所望の抵抗が得られるという効果を
有する。
【００２６】さらにエミッタ領域形成の為のポリシリコ
ンの膜厚及び熱処理には何ら影響を与えずに形成できる
ので、ポリシリコンを厚く形成することによる従来製法
の課題であった電極加工の困難性がなくなり、ベース層
再拡散を防げることにより所望の高周波特性が得られる
という効果を有する。
ンの膜厚及び熱処理には何ら影響を与えずに形成できる
ので、ポリシリコンを厚く形成することによる従来製法
の課題であった電極加工の困難性がなくなり、ベース層
再拡散を防げることにより所望の高周波特性が得られる
という効果を有する。
【図１】図１は本発明の一実施例である半導体装置の製
造方法を示す工程断面図である。
造方法を示す工程断面図である。
【図２】図２はポリシリコンのシート抵抗とイオンドー
ズ量の関係を示す図である。
ズ量の関係を示す図である。
【図３】図３は従来の高周波バイポーラＩＣの製造方法
を示す工程断面図である。
を示す工程断面図である。
【図４】図４は従来の高周波バイポーラＩＣの製造方法
でエミッタ形成前にポリシリコン抵抗を形成するときの
断面図である。
でエミッタ形成前にポリシリコン抵抗を形成するときの
断面図である。
１ Ｎエピタキシャル層 ２ Ｐ- 基板 ３ Ｎ+ 埋込層 ４ Ｐ+ 絶縁拡散層 ５ 厚いシリコン酸化膜層 ６ コレクタ用Ｎ+ 層 ７ Ｐベース層 ８ シリコン酸化膜層 ９ シリコン窒化膜層 １０ シリコン酸化膜層 １１ ポリシリコン層 １２ ポリシリコン抵抗 １３ フォトレジスト １４ シリコン酸化膜 １５ エミッタ １６ コレクタ １７ ポリシリコン層 １８ ベースコンタクト層 １９ コンタクト開孔部 ２０ リシコン酸化膜層
Claims (1)
- 【請求項１】 一導電型の半導体基板上に、選択的に他
の導電型の第１の半導体領域を形成する工程と、前記第
１の半導体領域上に選択的に一導電型の第２の半導体領
域を形成する工程と、前記半導体基板及び前記第１の半
導体領域上に絶縁膜を形成する工程と、前記第１の絶縁
膜上にポリシリコン層を形成する工程と、前記ポリシリ
コン層を選択的にエッチングして抵抗領域を形成する工
程と、前記絶縁膜を選択的にエッチングしてコンタクト
開孔部を形成する工程と、前記コンタクト開孔部にコン
タクト領域を形成する工程とを含むことを特徴とする半
導体装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29294491A JPH05198747A (ja) | 1991-11-08 | 1991-11-08 | 半導体装置の製造方法 |
| EP92119084A EP0541122B1 (en) | 1991-11-08 | 1992-11-06 | Method of fabricating a semiconductor device with a polycrystalline silicon resistive layer |
| DE69222393T DE69222393T2 (de) | 1991-11-08 | 1992-11-06 | Verfahren zur Herstellung einer Halbleiteranordnung mit einer Widerstandsschicht aus polykristallinem Silizium |
| US08/253,223 US5462889A (en) | 1991-11-08 | 1994-06-02 | Method of fabricating a semiconductor device with a polycrystalline silicon resistive layer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29294491A JPH05198747A (ja) | 1991-11-08 | 1991-11-08 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05198747A true JPH05198747A (ja) | 1993-08-06 |
Family
ID=17788441
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29294491A Withdrawn JPH05198747A (ja) | 1991-11-08 | 1991-11-08 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05198747A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8816473B2 (en) | 2012-04-05 | 2014-08-26 | International Business Machines Corporation | Planar polysilicon regions for precision resistors and electrical fuses and method of fabrication |
-
1991
- 1991-11-08 JP JP29294491A patent/JPH05198747A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8816473B2 (en) | 2012-04-05 | 2014-08-26 | International Business Machines Corporation | Planar polysilicon regions for precision resistors and electrical fuses and method of fabrication |
| US9401325B2 (en) | 2012-04-05 | 2016-07-26 | International Business Machine Corporation | Planar polysilicon regions for precision resistors and electrical fuses and method of fabrication |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0139805B1 (ko) | 단일 실리콘 자기-정합 트랜지스터 및 이의 제조 방법 | |
| US5100813A (en) | Method of manufacturing bipolar transistor | |
| JPS63301562A (ja) | 自己整合バイポーラトランジスタおよびその製作方法，とくに導電性シリコンコンタクト部形成方法 | |
| US4443933A (en) | Utilizing multi-layer mask to define isolation and device zones in a semiconductor substrate | |
| EP0076106B1 (en) | Method for producing a bipolar transistor | |
| EP0052198A2 (en) | Method of manufacturing semiconductor devices using self-alignment techniques | |
| US4343080A (en) | Method of producing a semiconductor device | |
| EP0401786B1 (en) | Method of manufacturing a lateral bipolar transistor | |
| JPH0630359B2 (ja) | バイポーラトランジスタの製造方法 | |
| JPS6252963A (ja) | バイポ−ラトランジスタの製造方法 | |
| JPH0817182B2 (ja) | 半導体装置の製造方法 | |
| JPH05198747A (ja) | 半導体装置の製造方法 | |
| US6602755B1 (en) | Method for manufacturing a compact bipolar transistor structure | |
| JP2000252290A (ja) | 半導体装置とその製造方法 | |
| JPH0136710B2 (ja) | ||
| JPH01155660A (ja) | 半導体装置の製造方法 | |
| JPS6022506B2 (ja) | 半導体装置の製法 | |
| JP3475107B2 (ja) | 半導体装置の製造方法 | |
| JP3317289B2 (ja) | 半導体装置の製造方法 | |
| JP3189722B2 (ja) | 半導体集積回路装置及びその製造方法 | |
| JPS5984469A (ja) | 半導体装置の製造方法 | |
| JPH0567623A (ja) | 半導体装置の製造方法 | |
| JP2546650B2 (ja) | バイポ−ラトランジスタの製造法 | |
| JP2745946B2 (ja) | 半導体集積回路の製造方法 | |
| JP2594697B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990204 |