DE1277827B - Verfahren zur Herstellung von dotierten Halbleiterkoerpern - Google Patents

Verfahren zur Herstellung von dotierten Halbleiterkoerpern

Info

Publication number
DE1277827B
DE1277827B DEJ25547A DEJ0025547A DE1277827B DE 1277827 B DE1277827 B DE 1277827B DE J25547 A DEJ25547 A DE J25547A DE J0025547 A DEJ0025547 A DE J0025547A DE 1277827 B DE1277827 B DE 1277827B
Authority
DE
Germany
Prior art keywords
layer
semiconductor
production
doped semiconductor
semiconductor bodies
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DEJ25547A
Other languages
English (en)
Inventor
Tsu-Hsing Yeh
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE1277827B publication Critical patent/DE1277827B/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B31/00—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor
    • C30B31/06—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor by contacting with diffusion material in the gaseous state
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02269—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by thermal evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/037—Diffusion-deposition
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/062—Gold diffusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/118—Oxide films
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/914—Doping
    • Y10S438/923—Diffusion through a layer

Description

BUNDESREPUBLIK DEUTSCHLAND
DEUTSCHES
PATENTAMT
AUSLEGESCHRIFT
Int. σ.:
Deutsche Kl.:
Nummer:
Aktenzeichen:
Anmeldetag:
Auslegetag:
BOIj
HOIl
12 g-17/34
21g-11/02
P 12 77 827.7-43 (J 25547)
26. März 1964
19. September 1968
Intermetallische III-V-Verbindungen sind bekannt. Sie zeigen im wesentlichen die Eigenschaften von Halbleitermaterialien der IV. Gruppe des Periodensystems. Hierbei handelt es sich um binäre Verbindungen eines Elements der ΙΠ. sowie der V. Gruppe des Periodensystems. Als Beispiel seien Galliumarsenid, Aluminiumarsenid, Indiumarsenid, Aluminiumantimonid und Indiumantimonid genannt.
Es ist jedoch nicht einfach, Dotierungsmaterialien des N-Leitungstyps wie Schwefel, Selen oder Tellur in solches Halbleitermaterial zum Zweck der Herstellung eines N-leitenden Gebietes oder einer PN-Sperrschicht einzubringen.
So wurde z. B. festgestellt, daß sich bei der Benutzung von Schwefel als N-Dotierungsmaterial die Verbindung Gallium(III)-sulfid (Ga2S3) mit geringen Anteilen von GaS bildet. In gleicher Weise entstand bei Benutzung von Selen oder Tellur als Dotierungsmaterial Galliumselenid (Ga2Se8) oder Galliumtellurid (Ga2Te3). Diese unerwünschten Reaktionen verhinderten bisher weitgehend eine Herstellung von gut reproduzierbaren Halbleiterbauelementen auf der Basis von III-V-Halbleiterausgangsmaterialien.
Es ist zwar bei Siliciumhalbleiterkörpern bekannt, Erosionserscheinungen, die durch Helium- oder Stickstoffgas auf der Oberfläche verursacht werden, durch eine oberflächenhafte Schutzschicht aus SiIiciumdioxyd zu unterbinden (C. J. Frosch and L. D er ick, »Surface Protection and Selective Masking during Diffusion in Silicon«, Journal of Electrochemical Society, 104 [1957], S. 547 bis 552). Die Erzeugung der genannten Siliciumdioxydschutzschicht geschieht dabei vielfach durch Einwirkung einer oxydierenden Atmosphäre auf den Siliciumhalbleiterkörper während einer meist im Rahmen des normalen Verfahrensganges erforderlichen Erhitzungsperiode. Die SiO2-Schicht kann natürlich neben ihrer eigentlichen Schutzfunktion gleichzeitig dem Zweck einer in der Halbleitertechnik vielfach benutzten selektiven Maskierung dienen.
Die bei einem Dotierungsvorgang sich einstellende unerwünschte oberflächenhafte Verunreinigung kann nun bei einem Verfahren zur Herstellung von dotierten Halbleiterkörpern, insbesondere mit Sperrschichten durch Eindiffusion von Dotierungsmaterial in einen Grundkörper aus einer intermetallischen ni-V-Verbindung vermieden werden, wenn erfindungsgemäß vor dem Eindiffundieren auf der Oberfläche des Grundkörpers bei einer Temperatur unterhalb von 400° C eine zusammenhängende Schicht aus Siliciummonoxyd, das einen geringfügigen Anteil von Siliciumdioxyd enthalten kann, mit einer Verfahren zur Herstellung von dotierten
Halbleiterkörpern
Anmelder:
International Business Machines Corporation,
Armonk,N.Y. (V. St. A.)
Vertreter:
Dipl.-Phys. H. Preisher, Patentanwalt,
7030 Böblingen, Sindelfinger Str. 49
Als Erfinder benannt:
Tsu-Hsing yeh, Poughkeepsie, N. Y. (V. St. A.)
Beanspruchte Priorität:
V. St. v. Amerika vom 28. März 1963 (268 667)
Stärke zwischen 2000 und 20 000 AE aufgebracht as wird.
Die SiO-Schicht ist selbst dem Halbleitergrundkörper gegenüber indifferent und kann daher bei den angewendeten Temperaturen mit dem Material des Grundkörpers nicht reagieren und dessen elektrische Eigenschaften nicht beeinträchtigen.
F i g. 1 bis 3 zeigen in Schnittdarstellungen Verfahrensschritte bei der Herstellung einer Halbleiterdiode;
F i g. 4 zeigt eine ähnliche Ansicht eines Transistors;
F i g. 5 stellt den Querschnitt einer andersartigen Halbleiterdiode dar.
In F i g. 1 bedeutet 10 einen Halbleiterkörper aus Galliumarsenid und auf ihm, 11, eine dünne, zusammenhängende Schicht aus Siliciummonoxyd, das einen geringfügigen Anteil SiO2 enthalten kann.
Die dünne Schicht 11 aus Siliciummonoxyd wurde auf den Galliumarsenidkörper 10 in beliebiger Weise aufgebracht, z. B. durch Verdampfen von Siliciummonoxyd in einem Verdampfer.
Gemäß F i g. 2 wird ein Dotierungsmaterial 12 vom Leitungstyp N durch die Siliciummonoxydschichtll hindurch in das Galliumarsenid 10 eindiffundiert, wodurch ein N-Bereich 13 und eine PN-Sperrschicht 14 entsteht. Als Diffusionsstoffe zur N-Dotierung von Galliumarsenid werden Elemente der Gruppe VT des Periodensystems benutzt.
809 617/546
Eine zu dünne Schicht 11 ist offensichtlich durchlässig für Arsen und scheint das Entstehen von Arsenleerstellen nicht zu verhindern. Eine zu dicke Schicht verhindert das Eindiffundieren des N-Dotierungsmaterials. Wenn jedoch die Stärke in dem obengenannten Bereich liegt, erfüllt sie ihre obengenannten Funktionen mit großer Zuverlässigkeit.
Gemäß Fig. 3 wird das Halbleiterbauelement fertiggestellt, indem ein Loch 15 in geeigneter Größe in die Siliciummonoxydschicht mit einem Ätzmittel, z. B. Flußsäure, geätzt wird und darauf zur Erstellung eines ohmschen Kontakts eine Metallschicht 16 z. B. durch Aufdampfen aufgebracht wird. An diesen Kontakt wird in herkömmlicher Weise eine Leitung 17 befestigt.
Nach Belieben kann die Schicht 16 auch mit dem darunterliegenden Teil des Halbleiterbereichs legiert werden. Eine Metallplatte oder -schicht 18 wird ohmisch an dem Körper 10 angebracht, z. B. durch Löten, und an der Schicht wird eine Leitung 19 be- so festigt, womit der Anschluß für die Halbleiterdiode fertiggestellt ist, es kann natürlich die Siliciummonoxydschicht 11 auch vollständig beseitigt werden. Ebenfalls kann der Halbleiterteil der Vorrichtung voi der Formierung der Anschlußgebilde auch geätzt werden.
In F i g. 4 ist ein Transistor dargestellt, der zunächst in der gleichen Weise wie die Diode nach Fig. 3 hergestellt wird. Nach Herstellung der öffnung 15 in der Siliciummonoxydschicht 11 wird ein P-Dotierungsmaterial, z.B. Zink oder Cadmium, in das von dem Loch frei gelassene Halbleitermaterial eindiffundiert, so daß der P-Emitterbereich 20 und die Sperrschicht 22 zwischen Emitter und Basis entstehen. Dann kann durch wahlweises Ätzen zur Anbringung einer ohmschen Basisklemme 21 ein peripherer Ring der Schicht 11 beseitigt werden. Diese befindet sich auf dem Halbleiterbasisbereich 13 und wird gleichzeitig mit der ohmschen Emitterschicht 16 auf dem Emitterbereich 20 durch Aufdampfen erzeugt.
Das erfindungsgemäße Verfahren ist auch brauchbar beim Eindiffundieren eines N-Dotierungsmaterials in einen Körper vom N-Typ. Hierbei entsteht ein Bereich des gleichen Leitungstyps, dessen Leitfähigkeit jedoch größer ist.
Zur weiteren Erläuterung ist in Fig. 5 eine Halbleiterdiode aus Galliumarsenid dargestellt, bei der ein Bereich 53 vom N+-Leitfähigkeitstyp oder ein solcher mit niedrigem spezifischen Widerstand an den Körper 50 vom N-Leitfähigkeitstyp mit höherem spezifischem Widerstand grenzt. Die Herstellung dieses Gebildes erfolgt durch Diffundieren eines N-Dotierungsmaterials durch die Siliciummonoxydschicht 51 hindurch in der oben erläuterten Weise. Nach Anbringung der Öffnung 55 in der Schicht 51 wird zu dem freigelegten Teil des Bereichs 53 durch Aufdampfen der Metallschicht 56 ein ohmscher Kontakt hergestellt. Wenn ein Kügelchen57 aus einem geeigneten P-Dotierungsmaterial, das aus einer Legierung von Gold und Zinn besteht, mit dem N-Bereich 50 höheren spezifischen Widerstands legiert wird, entsteht ein rekristallisierter P-Bereich 58 und eine Sperrschicht 59. Gleichzeitig wird die Metallschicht 56 mit dem Bereich 53 legiert, wodurch sich ein zuverlässiger ohmscher Kontakt ergibt. Die Leitungen 60 und 61 werden in herkömmlicher Weise angebracht.
Die so aufgebaute Diode weist einen geringen Spannungsabfall innerhalb des Halbleiterkörpers auf und hat eine verbesserte Erholungszeit.

Claims (1)

  1. Patentanspruch:
    Verfahren zur Herstellung von dotierten Halbleiterkörpern, insbesondere mit Sperrschichten durch Eindiffundieren von Dotierungsmaterial in einen Grundkörper aus einer intermetallischen ni-V-Verbindung, dadurch gekennzeichnet, daß vor dem Eüidiffundieren auf der Oberfläche des Grundkörpers bei einer Temperatur unterhalb von 4000C eine zusammenhängende Schicht aus Siliciummonoxyd, das einen geringfügigen Anteil von Siliciumdioxyd enthalten kann, mit einer Stärke zwischen 2000 und 20 000 AE aufgebracht wird.
    In Betracht gezogene Druckschriften:
    USA.-Patentschrift Nr. 2 802 760.
    Bei der Bekanntmachung der Anmeldung ist ein Prioritätsbeleg ausgelegt worden.
    Hierzu 1 Blatt Zeichnungen
    809 617/546 9.68 © Bundesdruckerei Berlin
DEJ25547A 1963-03-28 1964-03-26 Verfahren zur Herstellung von dotierten Halbleiterkoerpern Pending DE1277827B (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US268667A US3313663A (en) 1963-03-28 1963-03-28 Intermetallic semiconductor body and method of diffusing an n-type impurity thereinto
US62265767A 1967-03-13 1967-03-13

Publications (1)

Publication Number Publication Date
DE1277827B true DE1277827B (de) 1968-09-19

Family

ID=26953251

Family Applications (1)

Application Number Title Priority Date Filing Date
DEJ25547A Pending DE1277827B (de) 1963-03-28 1964-03-26 Verfahren zur Herstellung von dotierten Halbleiterkoerpern

Country Status (3)

Country Link
US (2) US3313663A (de)
DE (1) DE1277827B (de)
GB (1) GB1052379A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2429957A1 (de) * 1974-06-21 1976-01-08 Siemens Ag Verfahren zur herstellung einer dotierten zone eines leitfaehigkeitstyps in einem halbleiterkoerper

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1037199A (en) * 1964-07-14 1966-07-27 Standard Telephones Cables Ltd Improvements in or relating to transistor manufacture
DE1544257A1 (de) * 1965-01-13 1970-03-26 Siemens Ag Verfahren zum Herstellen von Halbleiteranordnungen
US3371255A (en) * 1965-06-09 1968-02-27 Texas Instruments Inc Gallium arsenide semiconductor device and contact alloy therefor
GB1098564A (en) * 1966-09-20 1968-01-10 Standard Telephones Cables Ltd A method for producing gallium arsenide devices
GB1142095A (en) * 1967-01-13 1969-02-05 Standard Telephones Cables Ltd Method for producing gallium arsenide devices
NL6710184A (de) * 1967-07-22 1969-01-24
US3617929A (en) * 1968-12-30 1971-11-02 Texas Instruments Inc Junction laser devices having a mode-suppressing region and methods of fabrication
JPS4915903B1 (de) * 1969-08-18 1974-04-18
DE2454412A1 (de) * 1974-11-16 1976-05-26 Licentia Gmbh Verfahren zum dotieren eines halbleiterkoerpers durch diffusion aus der gasphase

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2802760A (en) * 1955-12-02 1957-08-13 Bell Telephone Labor Inc Oxidation of semiconductive surfaces for controlled diffusion

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3081421A (en) * 1954-08-17 1963-03-12 Gen Motors Corp Unipolar transistor
US2879190A (en) * 1957-03-22 1959-03-24 Bell Telephone Labor Inc Fabrication of silicon devices
US2979428A (en) * 1957-04-11 1961-04-11 Rca Corp Semiconductor devices and methods of making them
US3154439A (en) * 1959-04-09 1964-10-27 Sprague Electric Co Method for forming a protective skin for transistor
US3070466A (en) * 1959-04-30 1962-12-25 Ibm Diffusion in semiconductor material
US3147152A (en) * 1960-01-28 1964-09-01 Western Electric Co Diffusion control in semiconductive bodies
US3098954A (en) * 1960-04-27 1963-07-23 Texas Instruments Inc Mesa type transistor and method of fabrication thereof
US3096219A (en) * 1960-05-02 1963-07-02 Rca Corp Semiconductor devices
NL267831A (de) * 1960-08-17
US3055776A (en) * 1960-12-12 1962-09-25 Pacific Semiconductors Inc Masking technique
US3214654A (en) * 1961-02-01 1965-10-26 Rca Corp Ohmic contacts to iii-v semiconductive compound bodies
NL275192A (de) * 1961-06-30
US3138495A (en) * 1961-07-28 1964-06-23 Texas Instruments Inc Semiconductor device and method of manufacture
BE621451A (de) * 1961-08-16
US3139362A (en) * 1961-12-29 1964-06-30 Bell Telephone Labor Inc Method of manufacturing semiconductive devices
US3349475A (en) * 1963-02-21 1967-10-31 Ibm Planar injection laser structure

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2802760A (en) * 1955-12-02 1957-08-13 Bell Telephone Labor Inc Oxidation of semiconductive surfaces for controlled diffusion

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2429957A1 (de) * 1974-06-21 1976-01-08 Siemens Ag Verfahren zur herstellung einer dotierten zone eines leitfaehigkeitstyps in einem halbleiterkoerper

Also Published As

Publication number Publication date
GB1052379A (de) 1900-01-01
US3478253A (en) 1969-11-11
US3313663A (en) 1967-04-11

Similar Documents

Publication Publication Date Title
DE961913C (de) Verfahren zur Herstellung von elektrisch unsymmetrisch leitenden Systemen mit p-n-UEbergaengen
DE2640525C2 (de) Verfahren zur Herstellung einer MIS-Halbleiterschaltungsanordnung
EP0000743B1 (de) Verfahren zum Herstellen von Tantal-Kontakten auf einem aus N-leitendem Silicium bestehenden Halbleitersubstrat
DE1292256B (de) Drift-Transistor und Diffusionsverfahren zu seiner Herstellung
DE1073632B (de) Drift-Transistor mit einer Zonenfolge P-N-P bzw. N-P-N und Verfahren zu seiner Herstellung
DE977615C (de) Verfahren zur Herstellung eines fuer Signaluebertragungsvorrichtungen bestimmten Halbleiterelements
DE2841230C2 (de) Programmierbare Speicherzelle mit Halbleiterdioden
DE1282196B (de) Halbleiterbauelement mit einer Schutzvorrichtung fuer seine pn-UEbergaenge
DE1614283B2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE1073110B (de) Verfahren zur Herstellung gleichrichtender oder ohmscher Anschlußkontakte an Siliziumkarbidkorpern
DE2019655C2 (de) Verfahren zur Eindiffundierung eines den Leitungstyp verändernden Aktivators in einen Oberflächenbereich eines Halbleiterkörpers
DE2031333C3 (de) Verfahren zum Herstellen eines Halbleiterbauelementes
DE112018007055B4 (de) Leistungshalbleitereinheit
DE2422621A1 (de) Halbleiteranordnung vom iii-v-typ mit ohmschen kontakten und verfahren zur herstellung dieser kontakte
DE2215357A1 (de) Verfahren zum Herstellen eines intermetallischen Kontakts an einem Halbleiterbauteil
DE1539087A1 (de) Halbleiterbauelement mit Oberflaechensperrschicht
DE1277827B (de) Verfahren zur Herstellung von dotierten Halbleiterkoerpern
DE2621791A1 (de) Integrierter transistor mit saettigungsverhindernder schottky- diode
DE1564094A1 (de) Feststoff-Stromtriode mit Raumladungsbegrenzung
DE1101624B (de) Verfahren zur Herstellung einer Legierungselektrode an einer Halbleiteranordnung
DE1764180B2 (de) Verfahren zum einstellen der ladungstraeger lebensdauer in einer oertlich begrenzten zone eines halbleiterkoerpers
DE2602705C3 (de) Photokathode vom Hl-V-Typ für das nahe Infrarot und Verfahren zu ihrer Herstellung
DE1098617B (de) Halbleiteranordnung mit einem p-leitenden Halbleiterkoerper aus einer Ill-V-Verbindung
DE1964837A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung und insbesondere lichtemittierender Halbleiterdioden
DE2036933A1 (de) Ohmsches Kontaktsystem für Festkörper-Halbleitereinrichtungen