WO2000052738A2 - Verfahren zur herstellung hochdotierter halbleiterbauelemente - Google Patents

Verfahren zur herstellung hochdotierter halbleiterbauelemente Download PDF

Info

Publication number
WO2000052738A2
WO2000052738A2 PCT/DE2000/000546 DE0000546W WO0052738A2 WO 2000052738 A2 WO2000052738 A2 WO 2000052738A2 DE 0000546 W DE0000546 W DE 0000546W WO 0052738 A2 WO0052738 A2 WO 0052738A2
Authority
WO
WIPO (PCT)
Prior art keywords
glass layer
wafer
dopant
approximately
neutral
Prior art date
Application number
PCT/DE2000/000546
Other languages
English (en)
French (fr)
Other versions
WO2000052738A3 (de
Inventor
Richard Spitz
Alfred Goerlach
Barbara Will
Helga Uebbing
Roland Riekert
Christian Adamski
Original Assignee
Robert Bosch Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch Gmbh filed Critical Robert Bosch Gmbh
Priority to EP00912386A priority Critical patent/EP1157413A2/de
Priority to JP2000603076A priority patent/JP2002538619A/ja
Priority to US09/914,404 priority patent/US6806173B1/en
Publication of WO2000052738A2 publication Critical patent/WO2000052738A2/de
Publication of WO2000052738A3 publication Critical patent/WO2000052738A3/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2255—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides

Definitions

  • the invention is based on a method for producing semiconductor components according to the preamble of the independent claim. It is known in the manufacture of
  • the method according to the invention with the features of the independent claim has the advantage that doped regions can be produced with very good homogeneity.
  • a further advantage is that it is possible to have such homogeneous regions of different doping types in only one, both on the front and on the back of the semiconductor wafer Introduce diffusion step. It is also possible to provide different levels of dopant concentrations on the front and back. The heating of the wafer and thus the driving of the doping atoms into the interior of the wafer to produce doped areas at high temperatures in the
  • a range of approximately 1200 to 1280 degrees Celsius advantageously ensures a deep and concentrated penetration of the doping atoms into the wafer.
  • a chemical vapor deposition process in particular a chemical vapor deposition process at atmospheric pressure (APCVD, “Atmospheric Pressure Chemical Vapor Deposition”), to coat the wafer surfaces with doping atoms.
  • APCVD atmospheric pressure Chemical Vapor Deposition
  • the glass layer provided with dopant with a neutral glass layer before the diffusion process. This will make one mutual influencing of the doping of the front and back or of different wafers set up at the same time in the diffusion open is reliably prevented.
  • FIG. 1 shows a wafer with an applied glass layer
  • FIG. 2 shows a wafer after a diffusion process
  • FIG. 3 shows a wafer after removal of the glass layer.
  • FIG. 1 shows a side view of a wire-sawed raw wafer 1 with high surface roughness, on the front of which a p-doped glass layer 2 and on the back of which an n-doped glass layer 4 is applied.
  • the doped glass layers 2 and 4 are covered with a neutral glass layer 3 and 5, respectively.
  • Glass layers 2 and 4 serve to cover the wafer with dopants.
  • Vapor deposition process under atmospheric pressure there for example, the front of the wafer is first exposed to a silane gas in that the gas injectors to be passed on the conveyor belt flow onto the surface of the wafer with the gas.
  • B2H6 is mixed with the silane gas.
  • the silane disintegrates on the wafer surface at 380 degrees Celsius and reacts with oxygen to form silicon dioxide. Due to the B2H6 admixture, this glass is mixed with a p-type dopant.
  • the glass layer 2 is grown up to a layer thickness of approximately 2 micrometers. The admixture of the
  • B2H6 gas has been chosen so that the glass layer has a boron content of approximately 6 percent by weight.
  • the glass layer is then exposed to the same silane gas, but without the addition of B2H6.
  • the neutral glass layer 3 grows on the glass layer 2.
  • the process is ended when the neutral glass layer 3 has a thickness of approximately 0.5 micrometers.
  • the wafer is turned over and correspondingly coated with an n-doped glass layer 4 (thickness 2 micrometers, phosphorus content of approximately 6 percent by weight) on the back.
  • the n-doping is achieved by adding the silane gas instead of B2H6 PH3.
  • a neutral glass layer 5 with a thickness of 0.5 micrometers is then applied analogously to the front.
  • TEOS "tetra-ethyl-orthosilicate”
  • Si (OC 2 H 5 ) 4 gas is used instead of silane gas used, which is on the
  • the doping is carried out by admixing gas with trimethyl phosphate or trimethyl borate.
  • FIG. 2 shows the wafer after a diffusion process, with a heavily p-doped region 10 and a heavily n-doped region 11.
  • a plurality of wafers to be processed simultaneously are arranged upright in an arrangement made of silicon carbide or polysilicon. This heating is maintained for approximately 20 to 30 hours, preferably 21 hours, and is carried out in particular in an oxidizing atmosphere. With a diffusion time of 21 hours to drive the dopants deposited on the surface in the form of glass layers into the interior of the wafer
  • Phosphorus or Bordosen of about 1-2 x 10 to 17 centimeters high -2 in areas 10 and 11 reached. This is an order of magnitude higher dose than in otherwise typical semiconductor applications.
  • the applied glass layers 2, 3, 4 and 5 are removed again, for example by means of 50 percent hydrofluoric acid, and the result is the wafer 1 shown in FIG Area 11 on the back.
  • This wafer can now be used, for example, to produce high-blocking pn diodes (two-layer diodes) by applying metal contacts on both sides in further steps.
  • metal contacts for example, metal layers are sputtered on both sides of the wafer simultaneously, first a 70 nanometer thick chrome layer, followed by a 160 nanometer thick nickel vanadium layer and a 100 nanometer thick silver layer. Then the wafer is along
  • Dicing lines divided into individual diode chips the dicing lines possibly having been introduced into the wafer by sawing before the metal contacts have been applied.
  • the method according to the invention is not only suitable for two-layer diodes, but can also be used in a correspondingly modified form for the production of multilayer diodes, in particular thyristor diodes (four-layer diodes) and three-layer diodes (transistor diodes).
  • power semiconductors for example power diodes
  • Thyristors and bipolar transistors can also be produced using the method.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)
  • Thyristors (AREA)

Abstract

Es wird ein Verfahren zur Herstellung von Halbleiterbauelementen vorgeschlagen, bei dem in einem Wafer mindestens ein dotiertes Gebiet eingebracht wird, wobei zumindest auf einer der beiden Seiten eines Halbleiterwafers (1) eine mit Dotierstoff versehene feste Glasschicht (2; 4; 2, 3; 4, 5) aufgebracht wird, in einem weiteren Schritt der Wafer auf hohe Temperaturen erhitzt wird, so dass der Dotierstoff aus der Glasschicht tief in den Wafer eindringt zur Erzeugung des mindestens einen dotierten Gebiets (10; 11), und in einem weiteren Schritt die Glasschicht entfernt wird. Das Verfahren dient zur Herstellung homogener hoch dotierter Gebiete, wobei diese Gebiete auch beidseitig im Wafer eingebracht werden können und von unterschiedlichem Dotiertyp sein können.

Description

Verfahren zur Herstellung hochdotierter Halbleiterbauelemente
Stand der Technik
Die Erfindung geht aus von einem Verfahren zur Herstellung von Halbleiterbauelementen nach der Gattung des unabhängigen Anspruchs. Es ist bekannt, bei der Herstellung von
Halbleiterbauelementen mithilfe von Ionenimplantation, Gasphasenbelegung (zum Beispiel mit Diboran oder POC13), Foliendiffusion oder unter Verwendung flüssiger Lösungen dotierte Gebiete in einem Halbleiterwafer zu erzeugen.
Vorteile der Erfindung
Das erfindungsgemäße Verfahren mit den Merkmalen des unabhängigen Anspruchs hat demgegenüber den Vorteil, daß dotierte Gebiete mit sehr guter Homogenität hergestellt werden können. Als weiterer Vorteil ist anzusehen, daß es möglich ist, sowohl auf der Vorder- als auch auf der Rückseite des Halbleiterwafers derartig homogene Gebiete auch unterschiedlichen Dotiertyps in nur einem Diffusionsschritt einzubringen. Ferner ist es möglich, unterschiedlich hohe Dotierstoffkonzentrationen auf Vorder- und Rückseite vorzusehen. Die Erhitzung des Wafers und damit die Eintreibung der Dotieratome in das Innere des Wafers zur Erzeugung dotierter Gebiete bei hohen Temperaturen im
Bereich von zirka 1200 bis 1280 Grad Celsius gewährleistet in vorteilhafter Weise ein tiefes und konzentriertes Eindringen der Dotieratome in den Wafer.
Durch die in den abhängigen Ansprüchen aufgeführten Maßnahmen sind vorteilhafte Weiterbildungen und Verbesserungen des im unabhängigen Anspruch angegebenen Verfahrens möglich.
Besonders vorteilhaft ist es, mittels eines chemischen Dampfabscheideverfahrens, insbesondere eines chemischen Dampfabscheideverfahrens bei Atmosphärendruck (APCVD, „Atmospheric Pressure Chemical Vapor Deposition") , eine Belegung der Waferoberflachen mit Dotieratomen durchzuführen. Damit wird es möglich, extrem hohe
Dotierstoffkonzentrationen zu erzielen, die bis an die Löslichkeitsgrenze des Siliziumwafers heranreichen.
Weiterhin ist es besonders vorteilhaft, die Erhitzung des mit einer Glasschicht bedeckten Wafers in oxidierender Atmosphäre durchzuführen. Dadurch wird in vorteilhafter Weise das Eindiffundieren des Dotierstoffs in das Innere des Wafers in akzeptablen Zeiträumen ermöglicht.
Weiterhin ist es vorteilhaft, die mit Dotierstoff versehene Glasschicht vor dem Diffusionsprozeß mit einer Neutralglasschicht abzudecken. Dadurch wird eine gegenseitige Beeinflussung der Dotierung von Vorder- und Rückseite beziehungsweise von verschiedenen, zur gleichen Zeit im Diffusionsoffen aufgestellten Wafern in zuverlässiger Weise unterbunden.
Zeichnung
Ausführungsbeispiele der Erfindung sind in der Zeichnung dargestellt und werden in der nachfolgenden Beschreibung näher erläutert. Figur 1 zeigt einen Wafer mit aufgebrachter Glasschicht, Figur 2 einen Wafer nach einem Diffusionsprozeß und Figur 3 einen Wafer nach Entfernung der Glasschicht.
Beschreibung der Ausführungsbeispiele
Figur 1 zeigt in Seitenansicht einen drahtgesägten Rohwafer 1 mit großer Oberflächenrauhigkeit, auf dessen Vorderseite eine p-dotierte Glasschicht 2 und auf dessen Rückseite eine n-dotierte Glasschicht 4 aufgebracht ist. Die dotierten Glasschichten 2 und 4 sind mit einer Neutralglasschicht 3 beziehungsweise 5 abgedeckt.
Die Glasschichten 2 und 4 dienen zur Belegung des Wafers mit Dotierstoffen. Die Herstellung verläuft im einzelnen in folgenden Schritten: Der Rohwafer 1 wird zunächst auf zirka 380 Grad Celsius erhitzt. Dies erfolgt, indem der Wafer der Reihe nach mit weiteren Wafern auf einem Transportband in eine mit Gasinjektoren versehene Heizkammer eingeführt wird. Anschließend erfolgt die Glasschichtabscheidung in einem APCVD-Verfahren (APCVD = „Atmospheric Pressure Chemical
Vapor Deposition") , also einem chemischen
Dampfabscheideverfahren unter atmosphärischem Druck. Dabei wird zunächst beispielsweise die Vorderseite des Wafers einem Silan-Gas ausgesetzt, indem die auf dem Transportband zu passierenden Gasinjektoren die Oberfläche des Wafers mit dem Gas beströmen. Dem Silan-Gas beigemischt ist im Falle der Vorderseite B2H6. Das Silan zerfällt auf der 380 Grad Celsius heißen Waferoberflache und reagiert mit Sauerstoff zu Siliziumdioxid. Aufgrund der B2H6 - Beimischung ist dieses Glas mit einem Dotierstoff vom p-Typ versetzt. Das Wachstum der Glasschicht 2 wird bis zu einer Schichtdicke von zirka 2 Mikrometern durchgeführt. Die Beimischung des
B2H6 -Gases ist so gewählt worden, daß die Glasschicht einen Boranteil von zirka 6 Gewichtsprozent aufweist. Anschließend wird die Glasschicht dem gleichen Silangas ausgesetzt, jedoch ohne Zusatz von B2H6. Dadurch wächst auf die Glasschicht 2 die Neutralglasschicht 3 auf. Der Vorgang wird beendet,wenn die Neutralglasschicht 3 eine Dicke von zirka 0,5 Mikrometern aufweist. In einem weiteren Schritt wird der Wafer gewendet und auf der Rückseite entsprechend mit einer n-dotierten Glasschicht 4 (Dicke 2 Mikrometer, Phosphoranteil von zirka 6 Gewichtsprozent) belegt. Die n- Dotierung wird erzielt, indem statt B2H6 PH3 dem Silangas beigemischt wird. Anschließend wird analog zur Vorderseite eine Neutralglasschicht 5 mit einer Dicke von 0,5 Mikrometern aufgebracht .
Alternativ zum beschriebenen Silangas-Verfahren kann das sogenannte TEOS-Verfahren (TEOS = „Tetra-Ethyl-Ortho- Silikat") , eingesetzt werden, das ebenfalls unter Normaldruck ablaufen kann. Hierbei wird statt Silangas Si(OC2H5)4 -gas verwendet, wobei das sich auf der
Waferoberflache abscheidende Tetraethylorthosilikat auf der 380 Grad Celsius heißen Obeflache zerfällt und mit Sauerstoff zu Siliziumdioxid reagiert. Die Dotierung erfolgt in diesem Falle durch Gasbeimischung von Trimethylphosphat beziehungsweise Trimethylborat .
Figur 2 zeigt den Wafer nach einem Diffusionsprozeß, mit einem stark p-dotierten Gebiet 10 und einem stark n- dotierten Gebiet 11.
Der nach der Belegung mit dotierten Glasschichten erfolgende Diffusionsprozeß findet in einem Diffusionsofen bei einer
Temperatur von 1200 bis 1280 Grad Celsius, vorzugsweise bei einer Temperatur von zirka 1265 Grad Celsius statt. Mehrere gleichzeitig zu prozessierende Wafer werden dabei aufrecht stehend in einer Halteelemente aufweisenden Anordnung aus Siliziumkarbid oder Polysilizium angeordnet. Diese Erhitzung wird zirka 20 bis 30 Stunden, vorzugsweise 21 Stunden lang beibehalten und insbesondere in oxidierender Atmosphäre durchgeführt. Mit einer Diffusionszeit von 21 Stunden zum Eintreiben der auf der Oberfläche in Form von Glasschichten abgelegten Dotierstoffe in das Innere des Wafers werden
Phosphor- beziehungsweise Bordosen von zirka 1-2 x 10 hoch 17 Zentimeter hoch -2 in den Gebieten 10 und 11 erreicht. Dies ist eine um eine Größenordnung höhere Dosis als bei ansonsten typischen Halbleiteranwendungen.
In alternativen Ausfuhrungsformen des Diffusionsschritts ist es auch möglich, gleichzeitig zu prozessierende Wafer zu stapeln, wobei eine unmittelbare gegenseitige Berührung der Wafer durch zuvor erfolgtes Bestreuen mit Aluminiumoxid- Pulver oder durch Dazwischenlegen von aus der
Foliendiffusion bekannten Neutralfolien verhindert wird. In einem weiteren Schritt werden z.B. mittels 50prozentiger Flußsäure die aufgebrachten Glasschichten 2 , 3 , 4 und 5 wieder entfernt und es resultiert der in Figur 3 dargestellte beidseitig dotierte Wafer 1 mit einem stark p- dotierten Gebiet 10 auf der Vorderseite und einem stark n- dotiertem Gebiet 11 auf der Rückseite. Dieser Wafer kann nun beispielsweise zur Herstellung von hochsperrenden p-n-Dioden (Zweischichtdioden) verwendet werden, indem in weiteren Schritten beiderseits Metallkontaktierungen aufgebracht werden. Zur Herstellung der Metallkontaktierungen werden beispielsweise simultan auf beiden Seiten des Wafers Metallschichten aufgesputtert, zunächst eine 70 Nanometer dicke Chromschicht, gefolgt von einer 160 Nanometer dicken Nickel-Vanadium-Schicht und einer 100 Nanometer dicken Silberschicht. Anschließend wird der Wafer entlang von
Zerteilungslinien in einzelne Diodenchips zerteilt, wobei die Zerteilungslinien gegebenenfalls bereits vor dem Aufbringen der Metallkontaktierungen in den Wafer durch Sägen eingebracht worden sind.
Das erfindungsgemäße Verfahren eignet sich nicht nur für Zweischichtdioden, sondern kann auch in entsprechend abgewandelter Form zur Herstellung von Mehrschichtdioden, insbesondere Thyristordioden (Vierschichtdioden) und Dreischichtdioden (Transistordioden) herangezogen werden. Insbesondere Leistungshalbleiter, zum Beispiel Leistungsdioden, können durch die erzielbaren hohen Dotierdosen in einfacher und zuverlässiger Weise hergestellt werden. Auch Thyristoren und Bipolartransistoren können mit dem Verfahren hergestellt werden.

Claims

Ansprüche
1. Verfahren zur Herstellung von Halbleiterbauelementen, bei dem in einem Wafer mindestens ein dotiertes Gebiet eingebracht wird, dadurch gekennzeichnet, daß
- zumindest auf einer der beiden Seiten eines Halbleiterwafers (1) eine mit Dotierstoff versehene feste Glasschicht (2; 4; 2, 3; 4, 5) aufgebracht wird,
- in einem weiteren Schritt der Wafer auf hohe Temperaturen erhitzt wird, so daß der Dotierstoff aus der Glasschicht tief in den Wafer eindringt zur Erzeugung des mindestens einen dotierten Gebiets (10; 11) , wobei die Erhitzung des
Wafers bis auf eine Temperatur von zirka 1200 bis zirka 1280 Grad Celsius, insbesondere eine Temperatur von zirka 1265 Grad Celsius, erfolgt,
- und in einem weiteren Schritt die Glasschicht entfernt wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Glasschicht mittels eines chemischen Dampfabscheideverfahrens aufgebracht wird.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß das chemische Dampfabscheideverfahren bei atmosphärischem Druck durchgeführt wird.
4. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Erhitzung des Wafers in oxidierender Atmosphäre erfolgt.
5. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Temperatur zirka 20 bis 30 Stunden lang, vorzugsweise 21 Stunden lang, aufrechterhalten wird.
6. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Glasschicht sowohl auf der Vorderseite als auch auf der Ruckseite des Wafers aufgebracht wird (2, 4) , wobei der Dotierstoff auf der Ruckseite des Wafers wahlweise den gleichen oder den entgegengesetzten Dotiertyp im Vergleich zum Dotiertyp des Dotierstoffs auf der Vorderseite aufweist.
7. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Glasschicht einen Dotierstoffanteil von großer 2 Gewichtsprozent, insbesondere zirka 3 bis 6 Gewichtsprozent, aufweist.
8. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß der Dotierstoffanteil der Glassschicht auf der Vorderseite verschieden ist vom Dotierstoffanteil der Glasschicht auf der Ruckseite.
9. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Glasschicht eine Dicke von zirka 2 Mikrometern aufweist.
10. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß vor dem Erhitzen des Wafers auf die Glasschicht eine Neutralglassschicht (3; 5; 3, 5) aufgebracht wird, wobei die Neutralglasschicht nach dem Erhitzen des Wafers zusammen mit der Glasschicht entfernt wird.
11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß die Neutralglassschicht eine Dicke von zirka 0,5 Mikrometern aufweist.
12. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Entfernung der Glasschicht unter Verwendung von Flußsaure erfolgt.
PCT/DE2000/000546 1999-02-26 2000-02-25 Verfahren zur herstellung hochdotierter halbleiterbauelemente WO2000052738A2 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
EP00912386A EP1157413A2 (de) 1999-02-26 2000-02-25 Verfahren zur herstellung hochdotierter halbleiterbauelemente
JP2000603076A JP2002538619A (ja) 1999-02-26 2000-02-25 高度にドーピングされた半導体構造部品の製造方法
US09/914,404 US6806173B1 (en) 1999-02-26 2000-02-25 Method for producing highly doped semiconductor components

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19908400A DE19908400A1 (de) 1999-02-26 1999-02-26 Verfahren zur Herstellung hochdotierter Halbleiterbauelemente
DE19908400.9 1999-02-26

Publications (2)

Publication Number Publication Date
WO2000052738A2 true WO2000052738A2 (de) 2000-09-08
WO2000052738A3 WO2000052738A3 (de) 2000-12-21

Family

ID=7898991

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE2000/000546 WO2000052738A2 (de) 1999-02-26 2000-02-25 Verfahren zur herstellung hochdotierter halbleiterbauelemente

Country Status (5)

Country Link
US (1) US6806173B1 (de)
EP (1) EP1157413A2 (de)
JP (1) JP2002538619A (de)
DE (1) DE19908400A1 (de)
WO (1) WO2000052738A2 (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10058031B4 (de) * 2000-11-23 2007-11-22 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Bildung leicht dotierter Halogebiete und Erweiterungsgebiete in einem Halbleiterbauelement
US7208396B2 (en) * 2002-01-16 2007-04-24 Tegal Corporation Permanent adherence of the back end of a wafer to an electrical component or sub-assembly
US20080083611A1 (en) * 2006-10-06 2008-04-10 Tegal Corporation High-adhesive backside metallization
US7560355B2 (en) * 2006-10-24 2009-07-14 Vishay General Semiconductor Llc Semiconductor wafer suitable for forming a semiconductor junction diode device and method of forming same
US7999268B2 (en) * 2007-07-27 2011-08-16 Auburn University Low temperature impurity doping of silicon carbide
US20090246385A1 (en) * 2008-03-25 2009-10-01 Tegal Corporation Control of crystal orientation and stress in sputter deposited thin films
US8691057B2 (en) * 2008-03-25 2014-04-08 Oem Group Stress adjustment in reactive sputtering
US8058159B2 (en) * 2008-08-27 2011-11-15 General Electric Company Method of making low work function component
DE102008055515A1 (de) * 2008-12-12 2010-07-15 Schott Solar Ag Verfahren zum Ausbilden eines Dotierstoffprofils
US8482375B2 (en) * 2009-05-24 2013-07-09 Oem Group, Inc. Sputter deposition of cermet resistor films with low temperature coefficient of resistance
DE102011000973A1 (de) * 2011-02-28 2012-08-30 Schott Solar Ag Verfahren zur flächigen Gasphasenbehandlng von Halbleiterbauelementen
DE102012204346A1 (de) * 2012-03-19 2013-09-19 Gebr. Schmid Gmbh Verfahren zur Herstellung eines beidseitig unterschiedlich dotierten Halbleiterwafers

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2145772A5 (en) * 1971-07-09 1973-02-23 Radiotechnique Compelec Semiconductor component prodn - by doping silicon with antimony for prodn of various regions
US3914138A (en) * 1974-08-16 1975-10-21 Westinghouse Electric Corp Method of making semiconductor devices by single step diffusion
US4092185A (en) * 1975-07-26 1978-05-30 International Computers Limited Method of manufacturing silicon integrated circuits utilizing selectively doped oxides
DE3815615A1 (de) * 1988-05-07 1989-11-16 Bosch Gmbh Robert Verfahren zur herstellung einer hochsperrenden leistungsdiode

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3907615A (en) * 1968-06-28 1975-09-23 Philips Corp Production of a three-layer diac with five-layer edge regions having middle region thinner at center than edge
FR2246066B1 (de) * 1973-09-17 1976-12-31 Ibm
US4099997A (en) * 1976-06-21 1978-07-11 Rca Corporation Method of fabricating a semiconductor device
US4104091A (en) * 1977-05-20 1978-08-01 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Application of semiconductor diffusants to solar cells by screen printing
DE3037316C2 (de) * 1979-10-03 1982-12-23 Tokyo Shibaura Denki K.K., Kawasaki, Kanagawa Verfahren zur Herstellung von Leistungsthyristoren
JPS5980928A (ja) * 1982-11-01 1984-05-10 Oki Electric Ind Co Ltd 半導体装置の製造方法
DE3340874A1 (de) * 1983-11-11 1985-05-23 Telefunken electronic GmbH, 7100 Heilbronn Verfahren zum herstellen einer solarzelle
JPS6164125A (ja) * 1984-09-05 1986-04-02 Matsushita Electric Ind Co Ltd 不純物拡散方法
JPS6293956A (ja) * 1985-10-21 1987-04-30 Oki Electric Ind Co Ltd 半導体装置の製造方法
US4889492A (en) * 1986-05-07 1989-12-26 Motorola, Inc. High capacitance trench capacitor and well extension process
JPH05121345A (ja) * 1991-10-28 1993-05-18 Toshiba Corp 半導体装置の製造方法
DE59405680D1 (de) * 1993-06-23 1998-05-20 Siemens Ag Verfahren zur Herstellung eines Isolationsgrabens in einem Substrat für Smart-Power-Technologien
JPH095791A (ja) * 1995-06-16 1997-01-10 Sony Corp 表示用半導体装置の製造方法
US5770490A (en) * 1996-08-29 1998-06-23 International Business Machines Corporation Method for producing dual work function CMOS device
JP3036456B2 (ja) * 1997-02-07 2000-04-24 日本電気株式会社 半導体記憶装置及びその製造方法
KR19990030660A (ko) * 1997-10-02 1999-05-06 윤종용 전자빔을 이용한 반도체장치의 층간 절연막 형성방법
US5834346A (en) * 1997-10-14 1998-11-10 Taiwan Semiconductor Manufacturing Company, Ltd. Procedure for eliminating bubbles formed during reflow of a dielectric layer over an LDD structure
US6057216A (en) * 1997-12-09 2000-05-02 International Business Machines Corporation Low temperature diffusion process for dopant concentration enhancement
US6360685B1 (en) * 1998-05-05 2002-03-26 Applied Materials, Inc. Sub-atmospheric chemical vapor deposition system with dopant bypass

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2145772A5 (en) * 1971-07-09 1973-02-23 Radiotechnique Compelec Semiconductor component prodn - by doping silicon with antimony for prodn of various regions
US3914138A (en) * 1974-08-16 1975-10-21 Westinghouse Electric Corp Method of making semiconductor devices by single step diffusion
US4092185A (en) * 1975-07-26 1978-05-30 International Computers Limited Method of manufacturing silicon integrated circuits utilizing selectively doped oxides
DE3815615A1 (de) * 1988-05-07 1989-11-16 Bosch Gmbh Robert Verfahren zur herstellung einer hochsperrenden leistungsdiode

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
F. PINTCHOVSKI ET AL: "The effect of ambient and time on the difusion of Antimony in silicon from a doped glass source" EXTENDED ABSTRACTS., Bd. 81-2, Oktober 1981 (1981-10), Seiten 949-950, XP002149109 ELECTROCHEMICAL SOCIETY. PRINCETON, NEW JERSEY., US ISSN: 0160-4619 *
KERN W ET AL: "Chemically vapor-deposited borophosphosilicate glasses for silicon device applications" RCA REVIEW, SEPT. 1982, USA, Bd. 43, Nr. 3, Seiten 423-457, XP002149110 ISSN: 0033-6831 *
SUNDERSINGH V P ET AL: "Concentration profiling for high voltage p/sup +/-n-n/sup +/ diodes" INTERNATIONAL JOURNAL OF ELECTRONICS, JAN. 1983, UK, Bd. 54, Nr. 1, Seiten 127-137, XP002149111 ISSN: 0020-7217 *

Also Published As

Publication number Publication date
EP1157413A2 (de) 2001-11-28
DE19908400A1 (de) 2000-09-07
WO2000052738A3 (de) 2000-12-21
US6806173B1 (en) 2004-10-19
JP2002538619A (ja) 2002-11-12

Similar Documents

Publication Publication Date Title
DE2449688C3 (de) Verfahren zur Herstellung einer dotierten Zone eines Leitfähigkeitstyps in einem Halbleiterkörper
DE2422138C2 (de) Verfahren zur Herstellung von Elektroden aus polykristallinem Silizium und Anwendung des Verfahrens
WO2000052738A2 (de) Verfahren zur herstellung hochdotierter halbleiterbauelemente
WO1999049521A1 (de) Verfahren zur einseitigen dotierung eines halbleiterkörpers
DE2557079A1 (de) Verfahren zum herstellen einer maskierungsschicht
DE2633714C2 (de) Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung
DE1950069B2 (de) Verfahren zum Herstellung einer Halbleiteranordnung
DE1901819B2 (de) Herstellungsverfahren für polykristalline Siliciumschichten
DE2211709B2 (de) Verfahren zum Dotieren von Halbleitermaterial
DE1444521A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2601652C3 (de) Verfahren zur epitaxialen Abscheidung einer Am. Bv Halbleiterschicht auf einem Germaniumsubstrat mit einer (100)-Orientierong
EP1050076B1 (de) Verfahren zur herstellung von dioden
DE3147535C2 (de)
DE2148431C3 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE2230749C3 (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE3301479A1 (de) Verfahren zum herstellen eines halbleiterelementes
DE2439535A1 (de) Verfahren zum eindiffundieren aktiver stoerelemente in halbleitermaterialien
DE2506436B2 (de) Isolationsdiffusionsverfahren zum Herstellen aluminiumdotierter Isolationszonen für Halbleiterbauelemente
DE2900747A1 (de) Verfahren zur herstellung einer halbleiteranordnung
DE2007752C3 (de)
EP0560085B1 (de) Verfahren zum Herstellen eines Aluminium-Dotierungsprofils
DE10351100B4 (de) Verfahren zur Herstellung eines vertikalen PNP-Transistors aus einem Halbleiterwerkstoff und vertikaler bipolarer PNP-Transitor
DE1564865C3 (de) Verfahren zur Herstellung eines Transistors
DE1769271A1 (de) Verfahren zum Herstellen einer Festkoerperschaltung
DE1947067C3 (de) Verfahren zum Herstellen eines Halbleiterbauelementes mit mindestens einer pn-Grenzschicht

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A2

Designated state(s): JP US

AL Designated countries for regional patents

Kind code of ref document: A2

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE

121 Ep: the epo has been informed by wipo that ep was designated in this application
AK Designated states

Kind code of ref document: A3

Designated state(s): JP US

AL Designated countries for regional patents

Kind code of ref document: A3

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
WWE Wipo information: entry into national phase

Ref document number: 2000912386

Country of ref document: EP

ENP Entry into the national phase

Ref country code: JP

Ref document number: 2000 603076

Kind code of ref document: A

Format of ref document f/p: F

WWP Wipo information: published in national office

Ref document number: 2000912386

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 09914404

Country of ref document: US