DE2422138C2 - Verfahren zur Herstellung von Elektroden aus polykristallinem Silizium und Anwendung des Verfahrens - Google Patents

Verfahren zur Herstellung von Elektroden aus polykristallinem Silizium und Anwendung des Verfahrens

Info

Publication number
DE2422138C2
DE2422138C2 DE2422138A DE2422138A DE2422138C2 DE 2422138 C2 DE2422138 C2 DE 2422138C2 DE 2422138 A DE2422138 A DE 2422138A DE 2422138 A DE2422138 A DE 2422138A DE 2422138 C2 DE2422138 C2 DE 2422138C2
Authority
DE
Germany
Prior art keywords
electrode
polycrystalline silicon
doping
layer
application
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2422138A
Other languages
English (en)
Other versions
DE2422138A1 (de
Inventor
Ronald Edward Salt Point N.Y. Chappelow
Donald Alden Poughkeepsie N.Y. Doney
Joseph Newburgh N.Y. Doulin
Paul Ta-Chang Wappingers Falls N.Y. Lin
Frank Anthony Marlboro N.Y. Schiavone
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2422138A1 publication Critical patent/DE2422138A1/de
Application granted granted Critical
Publication of DE2422138C2 publication Critical patent/DE2422138C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/041—Doping control in crystal growth
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/042—Doping, graded, for tapered etching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/053—Field effect transistors fets
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/067—Graded energy gap
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/122—Polycrystalline

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Description

Die Erfindung betrifft ein Verfahren nach dem Oberbegriff des Anspruchs 1.
In der modernen integrierten Halbleitertechnik sind außerordentlich komplexe Metallisierungsanordnungen auf der Oberfläche der die aktiven und passiven Elemente enthaltenden Halbleitersubstrate anzubringen. Dabei ist besonders zu berücksichtigen, daß die Dichte und Komplexität der Metallisierungs- und Isolationsschichten, über die die elektrische Zwischenverbindung und Kontaktierung der aktiven Halbleiterzonen sichergestellt wird, aufgrund der durch die Fortschritte in der Herstellungstechnik ermöglichten erhöhten Dichte der integrierten Schaltungen eine beträchtliche Steigerung erfahren haben. Beträchtliche Schwierigkeilen bei der Herstellung dieser Metallisierungsanordnungen erwachsen daraus, daß die auf die Oberfläche des Substrats aufgebrachten unterschiedlichen Schichten beträchtliche Unterschiede in ihrer Dicke aufweisen und daß dadurch stark strukturierte Oberflächen entstehen. Werden auf diese Oberfläche Isolations* oder Metallisierungsschichten aufgebracht, so Zeigen diese im Bereich der schaffen Abstufungen Ufigieichmäßigkeiten, Risse und Brüche, die zur Unbfauchbarkeil der gesamten Halbleiteranordnung führen können,
Es ist die der Erfindung zugrundeliegende Aufgabe, ein Verfahren anzugeben, durch das die beim Aufbringen von Isolationsschichten und Metallisierungen auf unterschiedlich dicke Elektroden entstehenden Schwierigkeiten ausgeräumt werden.
Die Lösung dieser Aufgabe ist im Anspruch 1 gekennzeichnet
Das erfindungsgemäße Verfahren hat den Vorteil, daß durch die dabei gebildeten, sich nach oben verjüngenden Elektroden abgeschrägte Strukturen entstehen, durch die Unregelmäßigkeiten in den nachfolgend aufgebrachten Schichten vermieiien werden.
Die Erfindung wird im folgenden anhand der Zeichnung näher erläutert. Es zeigt
F i g. 1 eine bekannte Feldeffekt-Transistorstruktur, bei der eine in bekannter Weise hergestellte und demgemäß extrem steile Seitenflächen aufweisende Gate-Elektrode aus polykristallinen! Silizium vorhanden ist,
Fig.2 eine entsprechende Feldeffekt-Transistorstruktur, die durch Anwendung des erfindungsgemäßen Verfahrens eine Gate-Elektrode mit geneigten Seitenfiächen aufweist,
Fig. 3 den Verlauf der Ätzgeschwindigkeit bei polykristallinem Silizium in Abhängigkeit von der beim Aufbringen verwendeten Durchflußmenge des Dotierungsmaterials B2H6.
Fig.4 die Störstellenverteilung in einer Siliziumschicht vor Durch! jhrung der Ätzung zur Erzeugung einer geneigten Seitenfläche aufweisenden Elektrode
JO und
F i g. 5 den Verlauf des mittleren spezifischen Widerstandes von Silizium in Abhängigkeit von der beim Aufbringen verwendeten Durchflußmenge des Dotierungsmaterials BjHh.
Die bei Anwendung der bekannten Verfahren ?tir Herstellung von polykristallinen Siliziumelektroden auftretenden Probleme ergeben sich aus der beispielsweise in Fig. 1 dargestellten Feldeffekt-Transistorstruktur.
Die grundsätzlichen Verfahrens' ;hritte zur Herstellung des Feldeffekt-Transistors und dessen Struktur sind nicht Gegenstand der Erfindung, sondern sind bereits in der US-PS 36 73 471 beschrieben. An dieser Stelle sei bemerkt, daß die Erfindung nicht auf Feldeffekt-Transistören beschränkt ist, sondern daß sie lediglich anhand eines derartigen Transistors als einem Ausführungsbeispiel näher erläutert wird. Der Anwendungsbereich des erfindungsgemäßen Verfahrens sind beliebige Halbleiteranordnungen, bei denen polykristallines Silizium.
als leitende Elektrode verwendet wird.
Die in Fig. 1 dargestellte bekannte Feldeffekt-Tran-
' sistorstruktur besteht aus einem N-Ieitenden Substrat 4.
in das die Source- und Drain-Zonen 2 und 3 eindiffundiert sind. Auf dem Substrat 4 befindet sich eine dicke Oxidschicht 6 und eine zusammengesetzte Schicht aus Siliziumdio^id 8 und Siliziumnitrid 10. F.ine weitere Schicht 12 ist durch Erhitzung der Nitridschicht 10 in Sauerstoff gebildet. Auf die Oberfläche der Schicht 12 isi im Bereich zwischen Source und Drain eine polykristalline Siliziumelektrode 16 aufgebracht. Diese anschließend die Gate-Elektrode bildende Elektrode wird dadurch hergestellt, daß S1H4 in einem Trägergas aus H2 bei etwa 8000C oder aus H2 und N2 bei einer Temperatur von 600—8500C zerlegt wird. Durch Dotieren mit dem eine P-Leitfähigkeit erzeugenden Slörstellenmateria! Bor, wird das polykristalline SilizU um leitend gemacht. Die Dotierung erfolgt entweder während des Aufbringens des Siliziums oder in einem
getrennten Dotierungsprozeß. Nach der Dotierung des polykristallinen Siliziums wird in einem konventionellen Maskierungs- und Ätzprozeß die eigentliche Gate-Elektrode 16 gebildet und hinsichtlich Form und Lage festgelegt Die Dotierung des polykristallinen Siliziums kann gleichzeitig mit der Diffusion von Source 2 und Drain 3 erfolgen.
Das wesentliche Merkmal des bekannten, vorstehend beschriebenen Verfahrens besteht darin, daß zunächst die Gate-Elektrode gebildet wird und daß dann unter Verwendung der Gate-Elektrode als Maske die Drain- und Source-Zone eingebracht wird. Nach Fertigstellung der beschriebenen Struktur wird diese schließlich mit einer Isolationsschicht 18 mit einer Dicke von etwa 600 nm abgedeckt Die Isolationsschicht 18 dient als Maske zur Herstellung eines Kontaktes zur Gate-Elektrode 16.
Dabei wird auf die mit entsprechenden Maskenöffnungen versehene Isolationsschicht 18 eine Metallschicht 20 aus Al-Cu aufgedampft In einem Ätzprozeß werden von der Metallschicht 20 die für die Kontaktierung bzw. für die Zuleitungen nicht benötigten Bereiche entfernt. Es hat sich nun gezeigt, daß bei /*_iwenaung der bekannten Verfahren zur Kontaktierung der Siliziumelektrode mittels der Metallschicht 20 beträchtliehe Schwierigkeiten auftreten. Diese Schwierigkeiten bestehen darin, daß in der über der Siliziumelektrode 16 aufgebrachten Metallschicht 20 Brüche und Risse entstehen. Ein derartiger Riß 21 ist in Fig, I dargestellt. Das Entstehen dieser Risse oder Brüche ist den steilen seitlichen Begrenzungsflächen der Siliziumelektrode 16 zuzuschreiben. Es wird angenommen, daß infolge dieser stellen Begrenzungsflächen Spannungen in den nachträglich aufgebrachten Schichten entstehen, als deren Folge diese Risse entstehen. Zusätzlich ist festzustellen. daß die aufgebrachte Metallschicht 20 im Bereich der steilen Begrenzungsflächen der Siliziumelektrode 16 wesentlich dünner ist als in den übrigen Bereichen. Die mit derartigen Fehlstellen in der Metallschicht verbundenen Nachteile liegen auf der Hand.
Fig. 2 zt.gt nun die nach dem erfindungsgemäßen Verfahren hergestellte, sich nach oben verjüngende Form der Siliziumelektrode, die also im betrachteten Ausführungsbeispiel die Gate-Elektrode eines Feldeffekt-Transistors ist. Die Herstellung dieser Gate-Elektrode 16" geschieht in der Weise, daß zunächst über der gesamten Oberfläche eine polyk.istalline Siliziumschicht aufgebracht wird, deren Dotierungsgrad nach oben hin abnimmt. Anschließend wird in einem üblichen Ätzprozeß die Gate-Elektrode 16" selbst hergestellt. indem die nicht benötigten Bereiche der Siliziumschicht entfernt werden. Dabei wird von der Tatsache Gebrauch gemacht, daß bei hohen Dotierungskonzentrationen die Ätzgeschwindigkeit vom Dotierungsgrad abhängig ist (vgl. A. F. Bogenschütz: »Ätzpraxis für Halbleiter«, München 1967, S. 55-57). Es wird also an der oberen Oberfläche der Gate-Elektrode mehr Silizium abgeätzt als an der unteren Fläche. Die Gate-Elektrode 16" erhält also eine sich nach oben verjüngende Form. Eine auf diese Weise gestaltete Gate-Elektrode hat zur Folge, daß in den darauf aufgebrachten Oxidschichten 18" oder in den darauf tufgebrachten Metallkontakten oder Elektroden keine Ungleichmäßigkeiten oder Unterbrechungen entstehen können.
Die Fig.3 gibt die Abhängigkeit der späteren Ätzgeschwindigkeit bei polykristallinem Silizium von der Durchflußgeschwindigkeit des Diborans (Β^Ηβ) zur Bor-Dotierung während des Aufwaehsens im Reaktor wieder. Es zeigt sich, daß der Ätzprozeß bei einer Durchflußgeschwindigkeit im Bereich zwischen 0,1 cm1/ Min. bis 1,2 cmVMin. der Durchflußgeschwindigkeit ungleichmäßig verläuft Beim erfindungsgemäßen Verfahren zur Herstellung der sich nach oben verjüngenden Elektrode werden 5 cmVMin. Silan mit sich ändernden Mengen von H2 und B1H& in einem Reaktor gemischt. Dabei wird das zu beschichtende Halbleitersubstrat auf 810°C erhitzt Bei dem etwa 10 Minuten dauernden Aufbringprozeß erhält man eine Siliziumschicht mit einer Dicke von 700 nm. Während des Prozesses wird die Durchflußgeschwindigkeit des Diborans von einem Maximum von 0,8 cmVMin. zu Beginn auf 0,25 cmVMm. am Ende des Prozesses verringert Die Verringerung erfolgt gleichmäßig, so daß sich an der Gate-Isolation der Feldeffekt-Transistorstruktur eine hochdotierte Siliziumschicht ergibt, deren Dotierungskonzentration zur Oberfläche der Schicht hin gleichmäßig abnimmt.
F i g. 4 zeigt die relativen Dotierungskonzentrationen der Siliziumschicht 16" am Ende ';s Prozesses. Wie dargestellt, wird an der Stelle, an ier die Elektrode erzeugt werden soll, eine Photolackmaske 23 und eine 70 nm dicke Siliziumdioxidschicht 25 aufgebracht, die im darunterliegender. Bereich ein Ätzen verhindern. D:e i;-, Fig. 4 in die Schicht 16" eingezeichneten, schräg verleitender gesmchelten Linien geben ungefähr die Form der nach dem Ätzprozeß zu erwartenden Elektrode an.
Als Ätzmittel für die Elektrode 16" wird eine Mischung aus 50 cm3 HF. 1300 cm1 HNOs und 1650 cm' Essigsäure (CP4) verwendet. Es handelt sich um ein gebräuchliches Ätzmittel, das nicht Gegenstand der Erfindung ist.
Dem Kurvenverlauf in Fig. 3 kann entnommen werden, daß bei Durchführung des Prozesses mit einer Durchflußgeschwindigkeit von etwa 0.05 bis etwa 0,25 cmVMin. ein ähnliches Ergebnis erzielt werden kann. Da jedoch eine leitende Elektrode erzeugt werden soll, ist eine hohe Dotierung anzustreben. Aus diesem Grunde wird man eine möglichst hohe Durchflußgesc'windigkeit des Diborans anstreben.
Das Aufbringen der einen Dotierungsgradienten aufweisenden Siliziumschicht 16" kann in einem gebräuchlichen Reaktorsystem erfolgen. Vorzugsweise erfolgt das Aufbringen auf chemischei.i Wege, es sind jedoch auch andere Prozesse, wie beispielsweise Aufdampfen, anwendbar. Als Dotierungsmaterialien sind außerdem eine P-Leitfähigkeit erzeugenden Bor beispielsweise auch Phosphor verwendbar, das eine N-Leitfähigkeit ergibt, da die Ätzgeschwindigkeit bei Silizium auch durch eine unterschiedliche Dotierung mit Phosphor steuerbar ist. Eine Dotierung mit Arsen unter Verwendung von Arsen (AsHj) ist schwierig, da das Arsen im Reaktor die Tendenz hat, im gasförmigen und nicht im festen Zustand in Verbindung mit Silizium aufzutreten.
Bei nach dem erfindungsgemäßen Verfahren hergestellten Elektroden ist zu berücksichtigen, daß eine nach dem erfindungsg'.mäßen Verfahren hergestellte Elektrode einen etwas höheren spezifischen Widerstand aufweist als die in bekannter Weise hergestellte Elektrode, Ein Vergleich der Elektroden gemäß Fig. 1 und F i g. 2 zeigt, daß die erfindungsgemäß hergestellte Elektrode infolge der Verjüngung nach oben einen etwas geringeren Querschnitt erhält. Außerdem ist festzustellen, daß polykristallines Silizium einen anormalen Verlauf des spezifischen Widerstandes in
Abhängigkeit von der Durchflußgeschwindigkeit des Dotierungsstoffes Diboran aufweist. Dazu wird auf die F i g. 5 verwiesen, aus der sich ergibt, daß der spezifische Widerstand bei etwa 0,3 cmVMin. ein Minimum hat und daß sich dann entgegen der Erwartung der spezifische Widerstand mit steigender Durchflußgeschwindigkeit erhöht. Die beiden genannten Faktoren, die zu einer Verminderung der Leitfähigkeit der erfindungsgemäß hergestellten Elektrode führen können, müssen bei der Festlegung der Größe der Elektrode berücksichtigt werden. Man kann beispielsweise eine größere Maske oder eine dickere Elektrode in Betracht ziehen. Weiterhin läßt sich der genannte Nachteil dadurch vermeiden, daß die Leitfähigkeit der Siliziumelektrode in einem nachfolgenden Prozeßschritt erhöht wird Dies könnte beispielsweise dadurch geschehen, daß bei der Diffusion der Source- und Drain-Zone die Siliziumelektrode unmaskierl bleibt.
Hierzu 2 Blatt Zeichnungen

Claims (5)

Patentansprüche:
1. Verfahren zur Herstellung von Elektroden aus polykristallinem Silizium in integrierten Halbleiteranordnungen, bei dem auf die mit der Elektrode (16") zu versehende Oberfläche eines Substrats eine dotierte Schicht aus polykristallinem Silizium aufgebracht wird, bei dem dann in einem maskierten Ätzprozeß die für die Elektrode (16") nicht benötigten Bereiche der dotierten Schicht entfernt werden und bei dem schließlich die zur Vervollständigung der Halbleiteranordnung erforderlichen Isolations- und/oder Metallschichten (18", 20") aufgebracht werden, dadurch gekennzeichnet, daß die aus polykristallinem Silizium bestehende Schicht mit zu ihrer Oberfläche hin abnehmender, in einem eine starke Ätzratenabhängigkeit zeigenden Bereich gewählter Dotierungskonzentration von Bor auf das Substrat aufgebracht wird, so daß sich beim anschließenden Ätzprozeß eine Elektrode (16") mit ii Ji nach oben verjüngender Form ergibt.
2. Verfahren nach Anspruch ί, dadurch gekennzeichnet, daß die Dotierung der polykristallinen Siliziumschicht während ihres Aufbringens erfolgt.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die Halbleiterschicht durch pyrolytische Zersetzung von Silan aufgebracht wird und daß die Dotierung mittels Diboran-Gas erfolgt.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die Durchstromungsgeschwindigkeit des Diboran-Gases zur Erzielung des Dotierungsgradienten während des Aufbringens der Halbleiterschicht verändert wird.
5. Anwendung des Verfahrens nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Halbleiterelektrode als Gate-döktrode eines Feldeffekt-Transistors dient.
DE2422138A 1973-06-28 1974-05-08 Verfahren zur Herstellung von Elektroden aus polykristallinem Silizium und Anwendung des Verfahrens Expired DE2422138C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US374425A US3892606A (en) 1973-06-28 1973-06-28 Method for forming silicon conductive layers utilizing differential etching rates

Publications (2)

Publication Number Publication Date
DE2422138A1 DE2422138A1 (de) 1975-01-23
DE2422138C2 true DE2422138C2 (de) 1982-04-29

Family

ID=23476763

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2422138A Expired DE2422138C2 (de) 1973-06-28 1974-05-08 Verfahren zur Herstellung von Elektroden aus polykristallinem Silizium und Anwendung des Verfahrens

Country Status (6)

Country Link
US (1) US3892606A (de)
JP (1) JPS528233B2 (de)
CA (1) CA1009768A (de)
DE (1) DE2422138C2 (de)
FR (1) FR2235484B1 (de)
GB (1) GB1458278A (de)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2294549A1 (fr) * 1974-12-09 1976-07-09 Radiotechnique Compelec Procede de realisation de dispositifs optoelectroniques
US4026733A (en) * 1975-10-29 1977-05-31 Intel Corporation Process for defining polycrystalline silicon patterns
JPS5290273A (en) * 1976-01-23 1977-07-29 Hitachi Ltd Semiconductor device
US4057895A (en) * 1976-09-20 1977-11-15 General Electric Company Method of forming sloped members of N-type polycrystalline silicon
NL7709481A (nl) * 1977-08-29 1979-03-02 Philips Nv Werkwijze voor het vervaardigen van een dunne film magneetkop en dunne film magneetkop ver- vaardigd met behulp van de werkwijze.
US4217375A (en) * 1977-08-30 1980-08-12 Bell Telephone Laboratories, Incorporated Deposition of doped silicon oxide films
US4176003A (en) * 1978-02-22 1979-11-27 Ncr Corporation Method for enhancing the adhesion of photoresist to polysilicon
US4181564A (en) * 1978-04-24 1980-01-01 Bell Telephone Laboratories, Incorporated Fabrication of patterned silicon nitride insulating layers having gently sloping sidewalls
JPS5839374B2 (ja) * 1978-12-26 1983-08-30 松下電器産業株式会社 半導体基板の処理方法
JPS5688818A (en) * 1979-12-17 1981-07-18 Hitachi Ltd Polycrystalline silicon membrane and its production
US4299024A (en) * 1980-02-25 1981-11-10 Harris Corporation Fabrication of complementary bipolar transistors and CMOS devices with poly gates
US4372803A (en) * 1980-09-26 1983-02-08 The United States Of America As Represented By The Secretary Of The Navy Method for etch thinning silicon devices
US4349408A (en) * 1981-03-26 1982-09-14 Rca Corporation Method of depositing a refractory metal on a semiconductor substrate
US6664566B1 (en) 1982-08-24 2003-12-16 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and method of making the same
USRE38727E1 (en) 1982-08-24 2005-04-19 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and method of making the same
USRE37441E1 (en) 1982-08-24 2001-11-13 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device
US5468653A (en) * 1982-08-24 1995-11-21 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and method of making the same
US6346716B1 (en) 1982-12-23 2002-02-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor material having particular oxygen concentration and semiconductor device comprising the same
JPS59115574A (ja) 1982-12-23 1984-07-04 Semiconductor Energy Lab Co Ltd 光電変換装置作製方法
JPS59190976U (ja) * 1983-06-06 1984-12-18 カルソニックカンセイ株式会社 自動車用燃焼式ヒ−タ
US4681657A (en) * 1985-10-31 1987-07-21 International Business Machines Corporation Preferential chemical etch for doped silicon
CA1218956A (en) * 1986-01-28 1987-03-10 Thomas Abraham Process for plasma etching polysilicon to produce rounded profile islands
KR970003903B1 (en) * 1987-04-24 1997-03-22 Hitachi Mfg Kk Semiconductor device and fabricating method thereof
US6147395A (en) * 1996-10-02 2000-11-14 Micron Technology, Inc. Method for fabricating a small area of contact between electrodes
US6235639B1 (en) * 1998-11-25 2001-05-22 Micron Technology, Inc. Method of making straight wall containers and the resultant containers
US8716145B2 (en) * 2011-11-29 2014-05-06 Intermolecular, Inc. Critical concentration in etching doped poly silicon with HF/HNO3
WO2014179340A2 (en) * 2013-04-29 2014-11-06 The University Of North Carolina At Chapel Hill Methods and systems for chemically encoding high-resolution shapes in silicon nanowires
US20160380067A1 (en) 2015-06-23 2016-12-29 Globalfoundries Inc. Shaped terminals for a bipolar junction transistor

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE758160A (fr) * 1969-10-31 1971-04-01 Fairchild Camera Instr Co Structure metallique a couches multiples et procede de fabrication d'une telle structure
US3673471A (en) * 1970-10-08 1972-06-27 Fairchild Camera Instr Co Doped semiconductor electrodes for mos type devices
JPS4936792B1 (de) * 1970-10-15 1974-10-03
US3738880A (en) * 1971-06-23 1973-06-12 Rca Corp Method of making a semiconductor device
US3721588A (en) * 1971-08-13 1973-03-20 Motorola Inc Thin single crystal silicon on an insulating substrate and improved dielectric isolation processing method
US3793090A (en) * 1972-11-21 1974-02-19 Ibm Method for stabilizing fet devices having silicon gates and composite nitride-oxide gate dielectrics

Also Published As

Publication number Publication date
JPS528233B2 (de) 1977-03-08
FR2235484A1 (de) 1975-01-24
US3892606A (en) 1975-07-01
JPS5024086A (de) 1975-03-14
CA1009768A (en) 1977-05-03
FR2235484B1 (de) 1977-10-28
GB1458278A (en) 1976-12-15
DE2422138A1 (de) 1975-01-23

Similar Documents

Publication Publication Date Title
DE2422138C2 (de) Verfahren zur Herstellung von Elektroden aus polykristallinem Silizium und Anwendung des Verfahrens
DE2620155C2 (de)
DE2832740C2 (de) Verfahren zum Herstellen einer Halbleiteranordnung mit einer Mehrebenenverdrahtung
DE2153103A1 (de) Integrierte Schaltungsanordnung und Verfahren zur Herstellung derselben
DE2618733A1 (de) Halbleiterbauelement mit heterouebergang
DE3431155A1 (de) Duennfilm-transistor und verfahren zu dessen herstellung
DE3901114A1 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE2704626A1 (de) Verfahren zur bildung einer verbindungszone in einem siliziumsubstrat bei der herstellung von n-kanal siliziumgate-bauelementen in integrierter mos-technologie
DE2615754C2 (de)
DE2517690B2 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE2546314A1 (de) Feldeffekt-transistorstruktur und verfahren zur herstellung
DE2439300A1 (de) Verfahren zum aetzen abgeschraegter raender, insbesondere an siliziumoxidschichten
DE1789024A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE2429957A1 (de) Verfahren zur herstellung einer dotierten zone eines leitfaehigkeitstyps in einem halbleiterkoerper
DE2703618C2 (de) Verfahren zur Herstellung eines integrierten Halbleiterschaltkreises
DE2516393A1 (de) Verfahren zum herstellen von metall- oxyd-halbleiter-schaltungen
DE1644028A1 (de) Verfahren zum Eindiffundieren von Stoerstellen in einen begrenzten Bereich eines Halbleiterkoerpers
DE3007500A1 (de) Verfahren zum passivieren eines integrierten schaltkreises
DE3540452A1 (de) Verfahren zur herstellung eines duennschichttransistors
DE2506436C3 (de) Diffusionsverfahren zum Herstellen aluminiumdotierter Isolationszonen für Halbleiterbauelemente
DE2112114A1 (de) Hochfrequenztransistor mit flachem Emitter
DE2742385A1 (de) Verbundbauelement mit einer epitaxial aufgewachsenen silizium-insel
DE2132099A1 (de) Verfahren zur Zwischenverbindung elektrischer Baueinheiten
DE2027588A1 (de) Verfahren zur Herstellung von mit Phosphorsihkatglas passivierten Transistoren
DE3146779A1 (de) Integrierte halbleiterschaltung und verfahren zu ihrer herstellung

Legal Events

Date Code Title Description
OD Request for examination
8126 Change of the secondary classification
D2 Grant after examination
8339 Ceased/non-payment of the annual fee