DE2230749A1 - Verfahren zum herstellen von halbleiterbauelementen - Google Patents

Verfahren zum herstellen von halbleiterbauelementen

Info

Publication number
DE2230749A1
DE2230749A1 DE2230749A DE2230749A DE2230749A1 DE 2230749 A1 DE2230749 A1 DE 2230749A1 DE 2230749 A DE2230749 A DE 2230749A DE 2230749 A DE2230749 A DE 2230749A DE 2230749 A1 DE2230749 A1 DE 2230749A1
Authority
DE
Germany
Prior art keywords
diffusion
gold
temperature
carried out
diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE2230749A
Other languages
English (en)
Other versions
DE2230749B2 (de
DE2230749C3 (de
Inventor
Horst Gesing
Rigobert Schimmer
Manfred Streit
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Licentia Patent Verwaltungs GmbH
Original Assignee
Licentia Patent Verwaltungs GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Licentia Patent Verwaltungs GmbH filed Critical Licentia Patent Verwaltungs GmbH
Priority to DE2230749A priority Critical patent/DE2230749C3/de
Priority to BE132534A priority patent/BE801229A/xx
Priority to JP48069911A priority patent/JPS4964371A/ja
Priority to GB2989273A priority patent/GB1440234A/en
Priority to US373274A priority patent/US3867203A/en
Publication of DE2230749A1 publication Critical patent/DE2230749A1/de
Publication of DE2230749B2 publication Critical patent/DE2230749B2/de
Application granted granted Critical
Publication of DE2230749C3 publication Critical patent/DE2230749C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/7404—Thyristor-type devices, e.g. having four-zone regenerative action structurally associated with at least one other device
    • H01L29/7412—Thyristor-type devices, e.g. having four-zone regenerative action structurally associated with at least one other device the device being a diode
    • H01L29/7416—Thyristor-type devices, e.g. having four-zone regenerative action structurally associated with at least one other device the device being a diode the device being an antiparallel diode, e.g. RCT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/151—Simultaneous diffusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S252/00—Compositions
    • Y10S252/95—Doping agent source material
    • Y10S252/951—Doping agent source material for vapor transport

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thyristors (AREA)

Description

Licentia Patent Verwaltungs-G.m.b.H. 6 Frankfurt/Main 70, Theodor-Stern-Kai 1.
Jacobsohn/gö . FBE 72/5
12.6.1972 «—«*■«
"Verfahren zum Herstellen von Halbleiterbauelementen"
Die Erfindung betrifft ein Verfahren zum Herstellen von Halbleiterbauelementen, insbesondere von schnellschaltenden Thyristoren mit integrierter Diode, bei dem die gleichzeitig p- und η-Leitung hervorrufenden Dotierstoffe verschiedene Diffusionsgeschwindigkeiten aufweisen und bei dem die die Diffusion hemmenden Schichten für die Dotierstoffe verschieden durchlässig sind.
Aus Schrifttum und Praxis sind zahlreiche Verfahren bekannt, die sich mit der Diffusion der Elemente der III. und V. Hauptgruppe des Periodensystems der Elemente in Silizium beschäftigen und bei denen die verschiedenen Diffusionsgeschwindigkeiten der Dotierungsstoffe sowie die verschiedene Durchlässigkeit von Maskierungsschichten gegen die diffundierenden Stoffe ausgenutzt werden. Auch die gleichzeitige Diffusion sowohl n- als auchp-leitung hervorrufender Stoffe sowie die gleichzeitige Diffusion mehrerer Stoffe, die den gleichen Leitungstyp hervorrufen, sind bekannt.
309882/0841
- 2 - FBE 72/5
Es gelang jedoch nicht, durch die bisher bekannt gewordenen oben genannten Verfahren oder durch einfache Kombination solcher Verfahren auf gleich unproblematischem Weg zu einem ähnlichen oder besseren Ergebnis zu gelangen, wie es durch das hier beschriebene Verfahren gelingt. Nachteilig bei den bekanntgewordenen Verfahren ist häufig die Zahl der erforderlichen Schritte sowie die Streuung der Diffusionsergebnisse bei den einzelnen aufeinander folgenden Schritten, was häufig zu einer unerwünschten Abweichung des Gesamtergebnisses vom Ziel führt.
Ziel des hier vorliegenden Verfahrens ist es, die Nachteile sehr weit einzuschränken, so daß sich Bauelemente hoher Qualität und zum Teil komplizierter Struktur mit wenigen, in der Produktion mit geringem Aufwand konstant zu haltenden Verfahrensschritten herstellen lassen und daß die trotzdem auftretenden geringen Streuungen in den nachfolgenden Prozeßschritten ausgeglichen werden können und somit eine Auswirkung der geringen, bei den einzelnen Prozeßschritten auftretenden Streuungen auf das herzustellende Bauelement praktisch verhindert wird.
Dieses Ziel wird bei einem Verfahren zum Herstellen von Halbleiterbauelementen, bei dem die gleichzeitig p- und n-Leitung hervorrufenden Dotierstoffe verschiedene Diffusionsgeschwindigkeiten aufweisen und bei dem die die Diffusion hemmenden Schichten für die Dotierstoffe verschieden durchlässig sind, erfindungsgemäß dadurch erreicht, daß die Konzentrationsabhängigkeit der Diffusionsgeschwindigkeit sowie die gegenseitige Beeinflussung der gleichzeitig diffundierenden und verschiedenen Leitungstyp hervorrufenden Stoffe ausgenutzt werden, wodurch die Diffusion des einen Dotierstoffes durch die gleichzeitige Anwesenheit des anderen Dotierstoffes gehemmt wird.
309882/0841
- 3 - FBE 72/5
Dies läßt sich ζ. B. durch die simultane Diffusion von Gallium und Phosphor, insbesondere in der Form von Galliumphosphid, unter den im weiteren näher beschriebenen Bedingungen erreichen.
Unter Verwendung der obengenannten Dotierungsstoffe und dem im weiteren näher beschriebenen Verfahren gelingt es, auch günstige Ausgangsbedingungen für eine nachfolgende Golddiffusion zu schaffen. Die Golddiffusion reagiert sehr empfindlich auf geringfügige Veränderungen der Diffusionsergebnisse von vorausgegangenen Diffusionen anderer Stoffe, was - liegen solche vor - zu starken Streuungen der frequenzempfindlichen Parameter führt, welche im Interesse einer wirtschaftlichen Fertigung hochqualifizierter, für höhere Frequenzen bzw. definierte Umsehaltvorgänge geeignete Bauelemente vermieden werden muß. Liegen stärkere Streuungen der Diffusionsparameter innerhalb einer Gharge vor, so sind Feinkorrekturen durch Veränderung der Golddiffusionsbedingungen praktisch nicht möglich.
Für ein einfaches Bauelement sollen im weiteren ein Ausführungsbeispiel einer Diode und für ein kompliziertes Bauelement ein Beispiel für die Herstellung eines Thyristors mit integrierter Diode gegeben werden.
Als zweckmäßig hat sich z. B. erwiesen, daß als Halbleitermaterial eine Siliziumscheibe verwendet wird, die auf ihren Oberflächen eine dichte und dicke Oxidschicht trägt, wie sie beispielsweise durch eine 16-stündige Oxydation bei einer Temperatur von etwa 1200 0C in feuchtem Sauerstoff erzeugt wird. Auf einer Seite wird darauf die Siliziumscheibe durch Ätzen mit Flußsäure oder Flußsäure enthaltenden Lösungen vom Oxid befreit. Dann wird durch eine Diffusion in einer geschlossenen Quarzampulle während einer Dauer von etwa 30 h bei einer Temperatur von etwa 1250 C eine Schichtenfolge nach Fig. 1 erzeugt.
3 0 9 8 8 2/0 8 4f ; '
- M - FBE 72/5
Vie die Fig. 1 zeigt, folgen auf eine hochdotierte Schicht 1 vom η -Leitungstyp eine ebenfalls η-leitende Basisschicht 2, eine p-leitende Schicht 3 und die Oxidschicht 4. Dabei beträgt die Schichtdicke der n+-Schicht 1 etwa bis 60/Um, die Schichtdicke der p-Schicht 3 etwa 50 bis 70/um. Die Dicke der dazwischen liegenden Schicht 2 richtet sich nach der Dicke des Ausgangsmaterials. Analoges gilt auch bei der Verwendung von p-leitendem Ausgangsmaterial.
Wird bei der Ätzung die Oxidschicht nicht völlig entfernt, sonderen in Teilbereichen belassen, so erhält man eine Anordnung nach !ig. 2. Die Schichten 2, 3 und 4 entsprechen den Schichten der Fig. 1. Unter den Teilbereichen 5 der Oxidschicht, die während des Ätzverfahrens von der Halbleiteroberfläche nicht entfernt wurden, befinden sich dann Gebiete 6 vom p-Leitungstyp.
In zwei ähnlichen aufeinanderfolgenden Schritten wird ein Thyristor mit integrierter Diode hergestellt.
Nachdem z. B., wie Fig. 3 zeigt, mit Hilfe einer Maskentechnik und durch Ätzen mit Flußsäure oder Flußsäure enthaltenden Lösungen ein Teil der Oxidschicht 5 entfernt und der Diodenring 1 geöffnet wurde, wird in einer ersten Diffusion in einer geschlossenen Quarzampulle während einer Dauer von etwa 8 bis 15 h> vorzugsweise 12 h, bei einer Temperatur von etwa 1250 0C eine Schichtenfolge nach Fig. 3 erzeugt, deren unter den Oxidschichten 4 und 5 liegende p-Schichten 3 und 6 eine über die gesamte Charge sehr homogene Störstellenkonzentration von etwa (3,5···5>0)·10 Atome/cm , vorzugsweise 4,5*10 Atome/cm , aufweisen und deren Schichtdicken etwa 38 bis 42 /um, vorzugsweise 40 /um, betragen.
Entsprechend der Konzentration und der Eindringtiefe der p-Schichten nach der ersten Diffusion wird - wie Fig. 4
309882/084 1
- 5 - FBE 72/5
zeigt - in einer zweiten Diffusion, die sich an die Öffnung des Kathodenringes 7 in der Oxidschicht anschließt, in etwa 8 Ms 15 h, vorzugsweise I3 h, "bei einer Temperatur von etwa 1250 0C, die n+-Schicht 7 oberhalb des Bereiches 8 der p-Schicht 3 eindiffundiert. Dabei diffundieren die in der ersten Diffusion eindiffundierten Dotierstoffe um etwa die Hälfte der Eindringtiefe der ersten Diffusion weiter ein, und es entsteht die in Fig. 4 dargestellte Schichtkombination. Die einzelnen Schichtstärken betragen dabei etwa für die n+-Schicht 7 30 /um, für die p-Schicht 8 25/um, für die n-Schlcht 2 85/um und.für die p-Schichten 3 und 6 je 60 /um.
Bei Abweichungen der Diffusionsergebnisse von Sollwerten nach der ersten Diffusion läßt sich durch die zweite Diffusion, bei der die gleiche Kombination der Dotierstoffe verwendet wird, ein Ausgleich erzielen. Ist z. B. die Eindringtiefe und/oder die Störstellenkonzentration in deijfp-Schicht zu hoch, was etwa durch geringfügige Abweichungen von der Temperatur und der Zeit bewirkt werden kann, so läßt sich durch Verlängerung der Diffusionszeiten ein Ausgleich bewirken, der es erlaubt, auch im Endergebnis zu Bauelementen zu gelangen, die sich durch gleichmäßige dynamische Eigenschaften auszeichnen. Obwohl dieses Verfahren an sich eine außergewöhnliche geringe Streuung aufweist, ist diese von Charge zu Charge größer als innerhalb einer Charge.
Eine typische Charge für das oben angegebene Verfahren enthält etwa 200 Scheiben mit etwa 30 mm 0. Sa große und und größere Chargen sind bei der- Herstellung von Leistungshalbleitern nötig, weil - im Gegensatz zur Schwachstromelektronik - weniger Elemente je Scheibe erzeugt werden* Bei Bauelementen,; an welche viele verschiedene auf die Trägerletoensdauer stark und in verschiedener Richtung reagierende Forderungen gestellt werden * muß besonders dann* wenn die Toler-anabreite dieser Anforderungen wie bei dem hier geschilderten Thyristor mit integrierter Diode sehr
303882/0841!
- 6 - FBE 72/5
eng ist, trotz der_schon verfahrensbedingten hohen Gleichmäßigkeit der Chargen doch noch mit Hilfe einer Anprobe die Golddiffusionstemperatur korrigiert werden. Dies ist jedoch nur deshalb möglich, weil die Streuung innerhalb einer Charge sehr gering ist und so die Anprobe eine echte, für die gesamte Charge gültige Aussage liefert und es auf diese Weise ermöglicht wird, für andere Einflußgrößen, z. B. die Kristallabhängigkeit, aussagefähige Anproben durchzuführen.
Da dieses Verfahren in seinem Endergebnis außerordentliche genaue und reproduzierbare Diffusionsergebnisse liefert, liefert es auch ideale Ausgangsbedingungen für die von den Diffusionsergebnissen sehr stark abhängige - für die Erzielung von für hohe Frequenzen geeigneten Bauelementen unumgängliche - Golddiffusion.
Für diese Golddiffusion werden die aus der zweiten GaI-liumphosphiddiffusion kommenden Scheiben zur Entfernung der Oxidschichten etwa 5 min mit etwa 40prazentiger Flußsäurelösung behandelt. In einem anschließenden Zementationsprozeß wird aus einer Goldlösung, die etwa 1*10"" bis 1·10 , vorzugsweise 1-10" , Gewichtsprozent Gold in 1,5 normaler Flußsäurelösung enthält, eine über die gesamte Scheibe gleichmäßige Goldschicht abgeschieden. Darauf wird während der Dauer von etwa 1 h bei einer Temperatur, die zwischen 800 und 950 0C, vorzugsweise zwischen 8?0 und 875 0C liegt, das Gold eindiffundiert.
2/0841

Claims (1)

  1. - 7 - PBE 72/5
    Patentansprüche
    1.) Verfahren zum Herstellen von Halbleiterbauelementen, bei dem die gleichzeitig p- und η-Leitung hervorrufenden Dotierstoffe verschiedene Diffusionsgeschwindigkeiten aufweisen und bei dem die die Diffusion hemmenden Schichten für die Dotierstoffe verschieden durchlässig sind, dadurch gekennzeichnet, daß die Konzentrationsabhängigkeit der Diffusionsgeschwindigkeit sowie die gegenseitige Beeinflussung der gleichzeitig diffundierenden und verschiedenen Leitungstyp hervorrufenden Stoffe ausgenutzt
    werden, wodurch die Diffusion des einen Dotierstoffes
    durch die gleichzeitige Anwesenheit des anderen Dotierstoffes gehemmt wird.
    2. "Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß
    eine Diode hergestellt wird.
    3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß
    ein Thyristor hergestellt wird.
    4. Verfahren nach Anspruch 1 und $, dadurch gekennzeichnet, daß ein Thyristor mit integrierter Diode hergestellt
    wird.
    5· Verfahren nach Anspruch 1 bis 4-, dadurch gekennzeichnet, daß als Halbleiterkörper Silizium verwendet wird.
    6. Verfahren nach Anspruch 1 bis 5> dadurch gekennzeichnet, daß simultan Gallium und Phosphor eindiffundiert werden.
    7· Verfahren nach Anspruch 1 bis 6, dadurch gekisnnzeichnet, daß Galliumphosphid eindiffundiert wird.
    3 0 98 8 2/f Q-. & 4:1·
    - 8 - FBE 72/5
    8. Verfahren nach Anspruch 1 bis 7» dadurch gekennzeichnet, daß als Maskierungsschicht Siliziumoxid verwendet wird.
    9. Verfahren nach Anspruch 1 bis 7» dadurch gekennzeichnet, daß als Maskierungsschicht der eine diffundierende Stoff verwendet wird.
    10. Verfahren nach Anspruch 1 bis 9» dadurch gekennzeichnet, daß als Maskierungsschicht gleichzeitig sowohl Siliziumdioxid als auch die Dotierstoffe verwendet werden.
    11. Verfahren nach Anspruch 1 bis 10, dadurch gekennzeichnet, daß als Maskierungsstoff für Gallium der Phosphor verwendet wird.
    12. Verfahren nach Anspruch 1 bis 11, dadurch gekennzeichnet, daß bei einer oxydierten Siliziumscheibe einseitig die Oxidschicht (5) für den Diodenring (1) entfernt und in einem einzigen Diffusionsschritt eine Diodenstruktur erzeugt wird.
    13· Verfahren nach Anspruch 1 bis 12, dadurch gekennzeichnet, daß bei einer oxydierten Siliziumscheibe einseitig die Oxidschicht (5) durch Ätzen mit Flußsäure oder Flußsäure enthaltenden Lösungen für den Diodenring (1) entfernt und in einem einzigen Diffusionsschritt in einer Quarzampulle während einer Dauer von etwa 30 h bei einer Temperatur von etwa 1250 0C eine Diodenstruktur erzeugt wird.
    Verfahren nach Anspruch 1 bis 13, dadurch gekennzeichnet, daß bei einer oxydierten Siliziumscheibe einseitig die Oxidschicht (5) für den Diodenring (1) entfernt und in einem einzigen Diffusionsschritt eine Diodenstruktur erzeugt wird und auf der gegenüberliegenden Oxidschicht (4-) der Kathodenring (7) geöffnet und in einem zweiten Dif-
    309882/084 1
    - 9 - 51BE 72/5
    fusionsschritt die endgültige Struktur des Thyristors
    mit integrierter Diode erzeugt wird.
    15· Verfahren nach Anspruch 1 bis 14·, dadurch gekennzeichnet, daß die erste Diffusion während einer Dauer von etwa 8
    Ms 15 h bei einer Temperatur von etwa I25O 0C durchgeführt wird.
    16. Verfahren nach Anspruch 1 bis 15» dadurch gekennzeichnet, daß die erste Diffusion während einer Dauer von 12 h bei
    einer Temperatur von etwa 1250 0C durchgeführt wird.
    17· Verfahren nach Anspruch 1 bis 16, dadurch gekennzeichnet, daß die zweite Diffusion während einer Dauer von etwa 8
    bis 15 h bei einer Temperatur von etwa 1250 0C durchgeführt wird.
    18. Verfahren nach Anspruch 1 bis 17» dadurch gekennzeichnet, daß die zweite Diffusion während einer Dauer Von 13 h bei einer Temperatur von etwa 1250 0C durchgeführt wird.
    19· Verfahren nach Anspruch 1 bis 18, dadurch gekennzeichnet, daß bei der zweiten Diffusion Ungleichmäßigkeiten der
    ersten Diffusion ausgeglichen werden.
    20. Verfahren nach Anspruch 1 bis 19» dadurch gekennzeichnet, daß in einem dritten Diffusionsschritt eine Golddiffusion durchgeführt wird.
    21. Verfahren nach Anspruch 1 bis 20, dadurch gekennzeichnet, daß die Bauelemente nach Anspruch 1 bis 4- durch die Golddiffusion als schnelle, für höhere Frequenzen geeignete
    Bauelemente hergestellt werden.
    309882/0841
    -1C- FBE 72/5
    22. Verfahren nach Anspruch 1 bis 21, dadurch gekennzeichnet, daß das Gold für die Golddiffusion aus einer flußsäurehaltigen Lösung abgeschieden wird.
    23. Verfahren nach Anspruch 1 bis 22, dadurch gekennzeichnet,
    daß das Gold für die Golddiffusion aus einer etwa 1*10 bis 1·10~^ Gewichtsprozent Gold in 1,5 normaler Flußsäure enthaltenden Lösung abgeschieden wird.
    24. Verfahren nach Anspruch 1 bis 23, dadurch gekennzeichnet, daß das Gold für die Golddiffusion aus einer etwa 1*10 Gewichtsprozent Gold in 1,5 normaler Flußsäure enthaltenden Lösung abgeschieden wird.
    25. Verfahren nach Anspruch 1 bis 24, dadurch gekennzeichnet, daß die Golddiffusion während einer Dauer von etwa 1 h bei einer Temperatur von etwa 800 bis 950 0C durchgeführt wird.
    26. Verfahren nach Anspruch 1 bis 25, dadurch gekennzeichnet, daß die Golddiffusion während einer Dauer von etwa 1 h bei einer Temperatur von 860 bis 890 0C durchgeführt wird.
    27. Verfahren nach Anspruch 1 bis 26, dadurch gekennzeichnet, daß die Golddiffusion während einer Dauer von etwa 1 h bei einer Temperatur von 870 bis 875 0C durchgeführt wird.
    28. Verfahren nach Anspruch 1 bis 27, dadurch gekennzeichnet, daß die genaue Golddiffusionstemperatur durch eine Anprobe ermittelt wird.
    309882/0841
DE2230749A 1972-06-23 1972-06-23 Verfahren zum Herstellen von Halbleiterbauelementen Expired DE2230749C3 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE2230749A DE2230749C3 (de) 1972-06-23 1972-06-23 Verfahren zum Herstellen von Halbleiterbauelementen
BE132534A BE801229A (fr) 1972-06-23 1973-06-21 Procede pour l'execution de composants a semi-conducteurs
JP48069911A JPS4964371A (de) 1972-06-23 1973-06-22
GB2989273A GB1440234A (en) 1972-06-23 1973-06-22 Method of producing a semiconductor component
US373274A US3867203A (en) 1972-06-23 1973-06-25 Method for producing semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2230749A DE2230749C3 (de) 1972-06-23 1972-06-23 Verfahren zum Herstellen von Halbleiterbauelementen

Publications (3)

Publication Number Publication Date
DE2230749A1 true DE2230749A1 (de) 1974-01-10
DE2230749B2 DE2230749B2 (de) 1978-03-30
DE2230749C3 DE2230749C3 (de) 1978-11-30

Family

ID=5848579

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2230749A Expired DE2230749C3 (de) 1972-06-23 1972-06-23 Verfahren zum Herstellen von Halbleiterbauelementen

Country Status (5)

Country Link
US (1) US3867203A (de)
JP (1) JPS4964371A (de)
BE (1) BE801229A (de)
DE (1) DE2230749C3 (de)
GB (1) GB1440234A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2514558A1 (fr) * 1981-10-13 1983-04-15 Silicium Semiconducteur Ssc Procede de fabrication de thyristor asymetrique a diode de conduction inverse par diffusion au phosphure de gallium

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2610942C2 (de) * 1976-03-16 1983-04-28 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Verfahren zum Herstellen eines Halbleiterbauelements mit in einem Halbleiterkörper monolithisch integrierten Halbleiterelementeinheiten
US5223442A (en) * 1988-04-08 1993-06-29 Kabushiki Kaisha Toshiba Method of making a semiconductor device of a high withstand voltage
DE3815615A1 (de) * 1988-05-07 1989-11-16 Bosch Gmbh Robert Verfahren zur herstellung einer hochsperrenden leistungsdiode
US5504016A (en) * 1991-03-29 1996-04-02 National Semiconductor Corporation Method of manufacturing semiconductor device structures utilizing predictive dopant-dopant interactions
JP2006126234A (ja) * 2004-10-26 2006-05-18 Sony Corp 撮像装置、光量調整機構、光量制御羽根及び光量制御羽根の製造方法
US7541250B2 (en) * 2006-03-07 2009-06-02 Atmel Corporation Method for forming a self-aligned twin well region with simplified processing

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3109760A (en) * 1960-02-15 1963-11-05 Cievite Corp P-nu junction and method
US3484313A (en) * 1965-03-25 1969-12-16 Hitachi Ltd Method of manufacturing semiconductor devices

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2514558A1 (fr) * 1981-10-13 1983-04-15 Silicium Semiconducteur Ssc Procede de fabrication de thyristor asymetrique a diode de conduction inverse par diffusion au phosphure de gallium

Also Published As

Publication number Publication date
GB1440234A (en) 1976-06-23
DE2230749B2 (de) 1978-03-30
JPS4964371A (de) 1974-06-21
BE801229A (fr) 1973-10-15
US3867203A (en) 1975-02-18
DE2230749C3 (de) 1978-11-30

Similar Documents

Publication Publication Date Title
DE2823967C2 (de)
DE1086512B (de) Verfahren zum Herstellen eines gleichrichtenden UEberganges in einem Siliziumkoerper
DE2752439A1 (de) Verfahren zur herstellung von silicium-halbleiteranordnungen unter einsatz einer ionenimplantation und zugehoerige halbleiteranordnung
DE3038571C2 (de) Zenerdiode
DE1489258B1 (de) Verfahren zum Herstellen einer duennen leitenden Zone unter der Oberflaeche eines Siliciumkoerpers
DE2230749A1 (de) Verfahren zum herstellen von halbleiterbauelementen
EP0028786B1 (de) Ionenimplantationsverfahren
DE2334417A1 (de) Halbleiterstrahlungsdetektor und verfahren zu dessen herstellung
DE3301479C2 (de) Verfahren zum Herstellen eines Halbleiterelementes
DE2013625A1 (de) Verfahren zur Vorablagerung von Fremdstoffen auf eine Halbleiteroberfläche
DE2650865A1 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE1464921B2 (de) Verfahren zum herstellen einer halbleiteranordnung
DE2754833A1 (de) Phosphordiffusionsverfahren fuer halbleiteranwendungen
DE3027197A1 (de) Verfahren zum herstellen einer halbleitereinrichtung
DE2704471A1 (de) Verfahren zur herstellung einer halbleiteranordnung und anordnung, die durch anwendung dieses verfahrens hergestellt ist
DE10353843A1 (de) Halbleitersubstrat und Verfahren zu seiner Herstellung
DE2846671C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE3827614C2 (de)
EP0417348A1 (de) Verfahren zur Herstellung eines dotierten Bereiches in einer Halbleiterschicht
DE1801803C3 (de) Verfahren zur Herstellung der Basiszone eines Hochfrequenztransistors
DE2431813C2 (de) Verfahren zur Bildung einer diffusionshemmenden, vergrabenen Schicht bei der Herstellung eines Halbleiterbauelements
DE1564865C3 (de) Verfahren zur Herstellung eines Transistors
DE2409239C3 (de) Verfahren zum Herstellen von Kapazitätsvariationsdioden
DE2548289C2 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE2407524A1 (de) Verfahren zur herstellung niedrigund hochdotierter zonen in einem halbleiterkristall

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8320 Willingness to grant licences declared (paragraph 23)
8339 Ceased/non-payment of the annual fee