DE3827614C2 - - Google Patents

Info

Publication number
DE3827614C2
DE3827614C2 DE19883827614 DE3827614A DE3827614C2 DE 3827614 C2 DE3827614 C2 DE 3827614C2 DE 19883827614 DE19883827614 DE 19883827614 DE 3827614 A DE3827614 A DE 3827614A DE 3827614 C2 DE3827614 C2 DE 3827614C2
Authority
DE
Germany
Prior art keywords
heavy metal
produced
semiconductor
planar structure
metal atoms
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE19883827614
Other languages
English (en)
Other versions
DE3827614A1 (de
Inventor
Josef Lutz
Ernst 8500 Nuernberg De Kuttruf
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semikron Elektronik GmbH and Co KG
Original Assignee
Semikron Elektronik GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semikron Elektronik GmbH and Co KG filed Critical Semikron Elektronik GmbH and Co KG
Priority to DE19883827614 priority Critical patent/DE3827614A1/de
Publication of DE3827614A1 publication Critical patent/DE3827614A1/de
Application granted granted Critical
Publication of DE3827614C2 publication Critical patent/DE3827614C2/de
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157Partial encapsulation or coating
    • H01L23/3192Multilayer coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/221Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities of killers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Formation Of Insulating Films (AREA)

Description

Die Erfindung betrifft ein Verfahren zum Herstellen eines Halbleiterbauelements nach dem Oberbegriff des Anspruchs 1.
Halbleiterbauelemente mit kurzer Schaltzeit, sogenannte schnelle Halbleiterbauelemente, weisen in der Schichten­ folge des Halbleiterkörpers Schwermetallatome auf, welche Rekombinationszentren zur Verringerung der Trägerlebensdauer und damit der Schaltzeit bilden.
Auch bei schnellen Halbleiterbauelementen wird eine hohe Sperrspannungsbelastbarkeit gefordert. Zur Verminderung der Oberflächenfeldstärke am pn-Übergang kann der Halbleiterkörper eine Mesastruktur oder eine Planarstruktur aufweisen. Beide Strukturen erfordern zur Langzeitstabilisierung des Sperrverhaltens eine gezielte Oberflächenabdeckung mit passivierender und stabilisierender Wirkung. Mesastrukturen werden vorteilhaft bei Zonenfolgen mit hoher Eindringtiefe der Außenzone (größer oder gleich 40 µm ) vorgesehen. Weist die Außenzone eine geringere Eindringtiefe auf, so ist die Passivierung der Mesastruktur mit einem unerwünscht hohen Aufwand verbunden. Andererseits begünstigt eine geringe Eindringtiefe die Optimierung des Schaltverhaltens.
Bei der Planarstruktur ist die gewünschte geringe Eindringtiefe der zu kontaktierenden Außenzone gegeben. Das zur Passivierung vorgesehene Oxid des Halbleitermaterials speichert jedoch Schwermetallatome bei deren Einbringen in den Halbleiterkörper. Diese beeinflussen im weiteren Verfahrensablauf sowie im Betrieb unerwünscht die physikalischen Eigenschaften des Passivierungsoxids und heben dessen Wirkung auf. Die Oxidschicht muß daher nach dem Diffundieren der Schwermetallatome entfernt werden, und es ist eine neue Oberflächenabdeckung und damit zusätzlicher Verfahrens- und Arbeitsaufwand erforderlich.
Die Maskierung der Oxidschicht gegen eine Diffusion von Dotierstoffen, wie Bor oder Phosphor ist aus der Literatur bekannt (A. S. Grove, Physics and Technology of Semiconductor Devices, New York 1967, S. 59f.). Eine Maskierung gegen schnelle Diffusanten, z. B. Gold oder Platin, ist bisher nicht gebräuchlich, da diese Metalle nicht zur Dotierung herangezogen werden.
Es ist bekannt, die für die Bauelemente-Funktion notwendigen Oxidschichten gegen den Einfluß durch Dotierstoffe bei der Ionenimplantation zu schützen, wie das von Widmann in Technologie hochintegrierter Schaltungen, Berlin 1988, S. 232, beschrieben wird.
Unbekannt ist bisher eine Technologie zum Schutz von Oxidschichten gegen die Diffusion von Gold, Platin oder ähnlicher zur Trägerlebensdauer - Einstellung genutzter Schwermetalle.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zum Herstellen von schnellen Halbleiterbauelementen mit Planarstruktur anzugeben, bei dem der passivierende Oberflächenüberzug nicht durch das Einbringen von Schwermetallatomen beeinträchtigt wird. Die Lösung der Aufgabe besteht bei einem Verfahren der eingangs genannten Art in den im Kennzeichen des Anspruchs 1 genannten Maßnahmen.
Vorteilhafte Ausgestaltungen des Verfahrens sind in den Unteransprüchen 2 bis 9 angegeben.
Anhand des in der Fig. 1 dargestellten Ausführungsbeispiels wird die Erfindung erläutert. Die Figur zeigt schematisch die Schichtenfolge des Halbleiterkörpers mit Planar­ struktur und Oberflächenabdeckung.
Für einen Aufbau gemäß der Darstellung wird mittels bekannter Verfahren an einer Seite eines Halbleiter­ körpers, der die hochohmige, n-leitende Mittelzone (1) bildet, eine durchgehende, hochdotierte, n-leitende Außenzone (2) erzeugt. Das dabei auf der anderen Seite der Mittelzone entstehende Oxid wird in einem besonderen Verfahrensschritt noch verstärkt und dann strukturiert, und entsprechend der Struktur werden eine p-leitende Außenzone (3) als Planarzone und diese umschließende sogenannte Guard-Ringe (13) hergestellt. Dabei entsteht auf dieser Seite des Halbleiterkörpers der passivierende Überzug (5) aus Oxid des Halbleitermaterials, welcher auch die pn-Übergänge der Zonen (3 und 13) an ihrem Austritt an die Oberfläche abdeckt und die in der Figur dargestellte Struktur aufweist. Diese verläuft auch über die Oberfläche der p-leitenden Außenzone (3) und durchgehend bis zum Rand des Bauelements.
Erfindungsgemäß wird auf diesen strukturierten Überzug (5) eine zusätzliche Schicht (7) aus einem anorganischen Isoliermaterial aufgebracht. Dazu werden Materialien bevorzugt, wie sie zur Ausbildung von isolierenden Schichten auf Halbleitersubstraten vorgesehen sind. Die Schicht (7) kann aus Phosphorglas oder aus Halbleiternitrid bestehen. Zum Beispiel wird der Halbleiterkörper mit Phosphortrichlorid oder Phosphorpentoxid belegt und auf Diffusionstemperatur erwärmt. Entsprechend einer sogenannten Trägergas­ diffusion wird dann im Zeitraum von etwa 20 bis 60 Minuten auf der gesamten Fläche der Planarseite des Halbleiterkörpers eine Glasschicht (7) mit einer Dicke im Bereich von 0,05 µm bis etwa 1 µm erzeugt. Anschließend wird über der aktiven Fläche (Zone 3) ein Kontakt­ fenster (6) zum Aufbringen der Schwermetallatome hergestellt. Somit ist die strukturierte Halbleiter­ oberfläche außerhalb der aktiven Fläche, aber einschließlich der Umgebung des pn-Übergangs derselben mit einem passivierenden Überzug (5) und darüber mit einer Phosphorglasschicht als zusätzlicher Schicht (7) abgedeckt.
Im Anschluß daran werden im freiliegenden Abschnitt der p-leitenden Zone (3) Schwermetallatome durch Diffundieren eingebracht, bevorzugt sind dies Gold- oder Platin-Atome. Diese haben in der Glasschicht (7) eine höhere Löslichkeit als im Passivierungsüberzug (5) und im Silizium (1). Außerdem kann bei Verwendung von phosphorhaltigen Gläsern Phosphor nicht in die darunter liegenden Schichten vordringen, weil die dazu erforderliche Zeit weder während des Aufbringens der Glasschicht noch während des Einbringens der Schwermetallatome erreicht wird.
Nach der Bildung der Rekombinationszentren wird die Glasschicht (7) entfernt. Diese ist verfahrensbedingt für Ätzlösungen schwerer löslich geworden, so daß entsprechende Ätzmischungen erforderlich sind. Mit einer Mischung aus den Komponenten Flußsäure, Salpetersäure, Essigsäure und Wasser wurden gute Ergebnisse erzielt. Es können bekannte Ätzmischungen mit Flußsäure und Salpetersäure verwendet werden.
Vorteilhaft kann die Schwermetallatom-Diffusion durch entsprechende Strukturierung der Oberfläche auf einen vorgegebenen Bereich begrenzt werden. Dazu wird z.B. die Glasschicht (7) mit einem Photolack abgedeckt. Danach wird auf die gesamte Halbleiteroberfläche das Schwermetall aufgedampft, und anschließend wird der Photolack abgelöst. Dann werden die Schwermetallatome der aktiven Fläche in das Halbleitermaterial ein­ diffundiert. Bei dieser Methode können lediglich noch Spuren des Schwermetalls auf die Glasschicht (7) gelangen. Es wird jedoch durch die Glasschicht verhindert, daß beim Diffusionsschritt für die Schwermetallatome durch einen Streueffekt Gold oder Platin auf den Passivierungsüberzug (5) angelagert wird.
Nach Entfernen der Glasschicht (7) liegt ein einwand­ freier passivierender Überzug (5) zur Sicherstellung der elektrischen Daten des Bauelements vor.

Claims (10)

1. Verfahren zum Herstellen eines Halbleiterbauelementes, bei dem
  • - in einem Halbleiterkörper mit niedriger Störstellenkonzentration des einen Leitungstyps (1) eine Zonenfolge (2, 1, 3) mit wenigstens einem pn-Übergang (4) erzeugt wird,
  • - in die Zonenfolge Schwermetallatome zur Verringerung der Trägerlebensdauer eingebracht werden, und
  • - im Bereich des Austritts des oder der pn-Übergänge (4) ein passivierender und stabilisierender Überzug (5) aufgebracht wird,
dadurch gekennzeichnet, daß
  • - der passivierende Überzug (5) mit einer anorganischen Isolierschicht (7) aus einem Material, welches eine gegenüber demjenigen des Überzugs (5) höhere Löslichkeit für Schwermetallatome aufweist, abgedeckt wird,
  • - danach in den oder die nicht mit der anorganischen Isolierschicht bedeckten Oberflächenbereiche (6) die Schwermetallatome eingebracht werden und
  • - anschließend an die Schwermetalldiffusion die anorganische Isolierschicht (7) wieder entfernt wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß eine Zonenfolge mit Planarstruktur (1, 3) hergestellt wird.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß eine Zonenfolge mit Planarstruktur und mit wenigstens einem Guard-Ring (13) hergestellt wird.
4. Verfahren nach Ansprüchen 2 und 3, dadurch gekennzeichnet, daß die Planarstruktur (1, 3) mit einer Eindringtiefe im Bereich bis 25 µm hergestellt wird.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß die Planarstruktur (1, 3) mit einer Eindringtiefe zwischen 10 µm und 20 µm hergestellt wird.
6. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die zusätzliche Schicht (7) aus einer Verbindung aus oder mit Halbleitermaterial erzeugt wird.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß die zusätzliche Schicht (7) aus Phosphorglas hergestellt wurde.
8. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß eine Halbleiternitrid-Schicht als zusätzliche Schicht (7) erzeugt wird.
9. Verfahren nach Anspruch 1 oder einem der folgenden Ansprüche, dadurch gekennzeichnet, daß die zusätzliche Schicht (7) mit einer Dicke im Bereich von 0,05 µm bis 1 µm erzeugt wird.
DE19883827614 1988-08-13 1988-08-13 Verfahren zum herstellen eines halbleiterbauelements Granted DE3827614A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19883827614 DE3827614A1 (de) 1988-08-13 1988-08-13 Verfahren zum herstellen eines halbleiterbauelements

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19883827614 DE3827614A1 (de) 1988-08-13 1988-08-13 Verfahren zum herstellen eines halbleiterbauelements

Publications (2)

Publication Number Publication Date
DE3827614A1 DE3827614A1 (de) 1990-02-15
DE3827614C2 true DE3827614C2 (de) 1992-04-23

Family

ID=6360855

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19883827614 Granted DE3827614A1 (de) 1988-08-13 1988-08-13 Verfahren zum herstellen eines halbleiterbauelements

Country Status (1)

Country Link
DE (1) DE3827614A1 (de)

Also Published As

Publication number Publication date
DE3827614A1 (de) 1990-02-15

Similar Documents

Publication Publication Date Title
DE2718894C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2153103C3 (de) Verfahren zur Herstellung integrierter Schaltungsanordnungen sowie nach dem Verfahren hergestellte integrierte Schaltungsanordnung
DE1564963C3 (de) Verfahren zum Herstellen eines stabilisierten Halbleiterbauelements
DE2707693C3 (de) Verfahren zum Herstellen von dotierten Zonen einer bestimmten Leitungsart in einem Halbleitersubstrat mittels Ionenimplantation
DE2823967C2 (de)
DE3024084A1 (de) Verfahren zur herstellung von halbleiterbauelementen
DE2019655C2 (de) Verfahren zur Eindiffundierung eines den Leitungstyp verändernden Aktivators in einen Oberflächenbereich eines Halbleiterkörpers
DE2160427A1 (de) Halbleiteranordnung mit einem Halb leiterwiderstand und Verfahren zur Her stellung einer derartigen Anordnung
DE2517690A1 (de) Verfahren zum herstellen eines halbleiterbauteils
DE1514018C3 (de) Verfahren zum Aufbringen von Schutz- und Passivierungsschichten auf Halbleiterplättchen
DE1489240B1 (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE1803024A1 (de) Integriertes Halbleiterbauelement und Verfahren zu seiner Herstellung
DE69531783T2 (de) Herstellungsverfahren für Leistungsanordnung mit Schutzring
DE1229650B (de) Verfahren zum Herstellen eines Halbleiter-bauelementes mit pn-UEbergang nach der Planar-Diffusionstechnik
EP0028786B1 (de) Ionenimplantationsverfahren
DE2625856B2 (de)
DE69025784T2 (de) Nichtflüchtige Speicher-Halbleiteranordnung
DE2230749C3 (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE2649134A1 (de) Verfahren zur ionenimplantation in halbleitersubstrate
DE2439535A1 (de) Verfahren zum eindiffundieren aktiver stoerelemente in halbleitermaterialien
DE3827614C2 (de)
DE2755168A1 (de) Verfahren zur herstellung von halbleiterbauelementen
DE2139631C3 (de) Verfahren zum Herstellen eines Halbleiterbauelements, bei dem der Rand einer Diffusionszone auf den Rand einer polykristallinen Siliciumelektrode ausgerichtet ist
DE2650865A1 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE2264126A1 (de) Halbleiterdiode und verfahren zu ihrer herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
8327 Change in the person/name/address of the patent owner

Owner name: SEMIKRON ELEKTRONIK GMBH & CO. KG, 90431 NUERNBERG,