FR2514558A1 - Procede de fabrication de thyristor asymetrique a diode de conduction inverse par diffusion au phosphure de gallium - Google Patents
Procede de fabrication de thyristor asymetrique a diode de conduction inverse par diffusion au phosphure de gallium Download PDFInfo
- Publication number
- FR2514558A1 FR2514558A1 FR8119252A FR8119252A FR2514558A1 FR 2514558 A1 FR2514558 A1 FR 2514558A1 FR 8119252 A FR8119252 A FR 8119252A FR 8119252 A FR8119252 A FR 8119252A FR 2514558 A1 FR2514558 A1 FR 2514558A1
- Authority
- FR
- France
- Prior art keywords
- thyristor
- type
- diode
- zone
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 20
- 239000004065 semiconductor Substances 0.000 title claims abstract description 11
- 229910021419 crystalline silicon Inorganic materials 0.000 title 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 32
- 238000009792 diffusion process Methods 0.000 claims abstract description 14
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 14
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims abstract description 4
- 229910052796 boron Inorganic materials 0.000 claims abstract description 4
- 239000002019 doping agent Substances 0.000 claims abstract description 3
- 238000000034 method Methods 0.000 claims description 17
- 229910052698 phosphorus Inorganic materials 0.000 claims description 11
- 229910005540 GaP Inorganic materials 0.000 claims description 8
- HZXMRANICFIONG-UHFFFAOYSA-N gallium phosphide Chemical compound [Ga]#P HZXMRANICFIONG-UHFFFAOYSA-N 0.000 claims description 8
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 239000012535 impurity Substances 0.000 claims description 6
- 230000000873 masking effect Effects 0.000 claims description 6
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- 230000000295 complement effect Effects 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 2
- 229910052751 metal Inorganic materials 0.000 claims description 2
- 239000002184 metal Substances 0.000 claims description 2
- 239000011863 silicon-based powder Substances 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 claims 2
- 239000000203 mixture Substances 0.000 claims 1
- 230000000903 blocking effect Effects 0.000 abstract description 10
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 9
- 239000011574 phosphorus Substances 0.000 description 9
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 8
- 229910052733 gallium Inorganic materials 0.000 description 8
- 230000015556 catabolic process Effects 0.000 description 7
- 239000011347 resin Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 241000282320 Panthera leo Species 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 244000045947 parasite Species 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000011282 treatment Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/7404—Thyristor-type devices, e.g. having four-zone regenerative action structurally associated with at least one other device
- H01L29/7412—Thyristor-type devices, e.g. having four-zone regenerative action structurally associated with at least one other device the device being a diode
- H01L29/7416—Thyristor-type devices, e.g. having four-zone regenerative action structurally associated with at least one other device the device being a diode the device being an antiparallel diode, e.g. RCT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Thyristors (AREA)
Abstract
L'INVENTION CONCERNE UN PROCEDE DE FABRICATION DE THYRISTOR. ON REALISE UN THYRISTOR ASSOCIE A UNE DIODE DE CONDUCTION INVERSE EN PARTANT D'UN SUBSTRAT NN 22, 21, EN MASQUANT LA FACE INFERIEURE POUR DOPER LA FACE SUPERIEURE AVEC DU BORE 24, EN MASQUANT PAR DE L'OXYDE DE SILICIUM A LA FOIS LA FACE INFERIEURE DANS LA ZONE DE THYRISTOR ET LA FACE SUPERIEURE DANS LA ZONE DE DIODE DE CONDUCTION INVERSE (DEUX ZONES DE DIMENSIONS COMPARABLES), ET EN DIFFUSANT SIMULTANEMENT DU PHOSPHORE ET DU GALLIUM SUR LES DEUX FACES. LE PHOSPHORE DOPE FORTEMENT DES REGIONS 26, 28 OU LE SUBSTRAT N'EST PAS MASQUE; LEGALLIUM DOPE FORTEMENT DES REGIONS 20, 29 OU LE SUBSTRAT ESTMASQUE. LE THYRISTOR OBTENU EST ASYMETRIQUE (NPNNP) ET L'EPAISSEUR DE LA REGION DE SUBSTRAT FAIBLEMENT DOPEE 22 EST LA MEME DANS LA ZONE DE THYRISTOR ET DANS LA ZONE DE DIODE. LA TENUE EN TENSION DIRECTE DU THYRISTOR EST ELEVEE ET EST LA MEME QUE LA TENUE EN TENSION INVERSE DE LA DIODE. LES PERTES DE CONDUCTION SONT MINIMISEES.
Description
PROCEDE DE FABRICATION DE THYRISTOR ASY1IETRIQUE A DIODE DE
CONDUCTION INVERSE PAR DIFFUSION AU PHOSPHURE DE GALLIUM.
CONDUCTION INVERSE PAR DIFFUSION AU PHOSPHURE DE GALLIUM.
La présente invention concerne un nouveau procédé de fabrication de thyristors, destiné à permettre la production de composants de puissance ayant d'excellentes qualités telles qu'une aptitude à bloquer des tensions directes très élevées (superieures à 1000 volts), une grande rapidité de commutation (quelques microsecondes ou quelques dizaines de microsecondes pour le temps de blocage, selon la puissance), et de faibles pertes en conduction ou pendant la commutation.
Pour cela, la présente invention propose de réaliser sur deux régions voisines d'une même tranche semiconductrice, par un procédé dont les étapes vont être données ci-dessous, un thyristor asymétrique et une diode de conduction inverse, ces deux éléments utilisant dans le corps semiconducteur une couche faiblement dopée de type N qui a la même épaisseur dans les deux régions et qui sert de zone de base pour le thyristor et de zone de cathode pour la diode de conduction inverse. On expliquera ci-apres en détail ce qu'on entend par thyristor asymétrique, zone de base de ce thyristor, et diode de conduction inverse.
Le procédé selon l'invention comprend les étapes suivantes
- dopage avec une impureté de type N et une concentration de surface moyenne, de toute la surface inférieure d'un substrat semiconducteur peu dopé de type N pour réaliser une couche uniforme de type N+,
- dopage avec une impureté de type P telle que du bore, de toute la face supérieure du substrat, ce dopage pouvant éventuellement etre précédé par un prédopage de type P à plus faible concentration de surface pour favoriser la tenue en tension (aluminium par exemple),
- masquage localisé par de l'oxyde de silicium de la face inférieure de la tranche semiconductrice obtenue dans une région définissant une zone de thyristor et masquage localisé par de l'oxyde de silicium de la face supérieure de la tranche essentiellement dans une région définissant une zone de diode de conduction inverse, complémentaire de la zone de thyristor, les deux zones ayant le plus souvent des surfaces du meme ordre de grandeur,
- diffusion simultanée de types N et P au moyen de phosphure de gallium (PGa) sur les deux faces de la tranche,
- restauration de la durée de vie par effet getter et réajustement ultérieur éventuel par diffusion d'or ou irradiation,
- dépôt et gravure d'électrodes métalliques sur les deux faces.
- dopage avec une impureté de type N et une concentration de surface moyenne, de toute la surface inférieure d'un substrat semiconducteur peu dopé de type N pour réaliser une couche uniforme de type N+,
- dopage avec une impureté de type P telle que du bore, de toute la face supérieure du substrat, ce dopage pouvant éventuellement etre précédé par un prédopage de type P à plus faible concentration de surface pour favoriser la tenue en tension (aluminium par exemple),
- masquage localisé par de l'oxyde de silicium de la face inférieure de la tranche semiconductrice obtenue dans une région définissant une zone de thyristor et masquage localisé par de l'oxyde de silicium de la face supérieure de la tranche essentiellement dans une région définissant une zone de diode de conduction inverse, complémentaire de la zone de thyristor, les deux zones ayant le plus souvent des surfaces du meme ordre de grandeur,
- diffusion simultanée de types N et P au moyen de phosphure de gallium (PGa) sur les deux faces de la tranche,
- restauration de la durée de vie par effet getter et réajustement ultérieur éventuel par diffusion d'or ou irradiation,
- dépôt et gravure d'électrodes métalliques sur les deux faces.
On obtient ainsi un thyristor asymétrique à cote d'une diode de conduction inverse de dimensions comparables, ces deux éléments ayant une meme épaisseur de région N faiblement dopée constituée par le substrat initial, cette épaisseur étant définie par l'intervalle subsistant entre la couche de type P sur la face supérieure de la tranche et la couche de type N+ sur la face inférieure de la tranche.
Les avantages du procédé selon l'invention sont essentiellement, comme on le verra dans la description détaillée, d'abord la simplicité du procédé et le petit-nombre d'étapes à réaliser contrairement à ce qui se passe pour les procédés actuels de réalisation sur un meme substrat d'un thyristor et d'une diode de conduction inverse.
De plus, le thyristor ainsi réalisé a une excellente capacité de blocage des tensions appliquées dans le sens direct (bonne tenue en tension directe) et ce, meme pour des zones N d'assez faible épaisseur car il s'agit d'un thyristor asymétrique présentant successivement des régions N+ P N N+ P+ ; cette tenue en tension est en effet essentiellement déterminée par la zone
PNN+, ce qui permet d'approcher une tenue en tension de 20 volts par micron de zone N alors qu'une structure symétrique classique est limitée a environ 10 volts par micron de zone N.
PNN+, ce qui permet d'approcher une tenue en tension de 20 volts par micron de zone N alors qu'une structure symétrique classique est limitée a environ 10 volts par micron de zone N.
Par ailleurs, la tenue en tension inverse de la diode correspond sensiblement à la tenue en tension directe du thyristor compte tenu de l'épaisseur de couche centrale N qui est la meme dans la zone de thyristor et la zone de diode.
Les pertes de conduction ou de commutation, dans le sens direct (conduction du thyristor) comme dans le sens inverse (conduction de la diode) sont aussi réduites que possible du fait que l'on donne aussi bien au thyristor qu'a la diode seulement l'épaisseur de couche centrale N strictement nécessaire pour obtenir la tenue en tension désirée ; c'est en effet dans la couche centrale N peu dopée que se produisent essentiellement les pertes.
Du meme coup, la rapidité de commutation est plus facilement optimisée.
D'autres caractéristiques et avantages de l'invention apparattront à la lecture de la description détaillée qui suit et qui est faite en référence aux dessins annexés dans lesquels
- la figure 1 représente une structure classique de thyristor ;
- la figure 2 représente la structure réalisée au moyen du procédé selon l'invention ;
- les figures 3a à 3e représentent les étapes successives importantes du procédé selon -l'invention.
- la figure 1 représente une structure classique de thyristor ;
- la figure 2 représente la structure réalisée au moyen du procédé selon l'invention ;
- les figures 3a à 3e représentent les étapes successives importantes du procédé selon -l'invention.
Un thyristor symétrique classique est représenté à la figure 1. Il comprend, dans une tranche semiconductrice, quatre régions successives en couches superposées qui sont respectivement une région d'anode 10 de type P+, une région 12 qu'on peut appeler région de base, de type N faiblement dopée, une région de gâchette 14 de type P, et une région de cathode 16 de type
A ces régions sont associées des électrodes, sauf pour la région de base 12. Une électrode d'anode 13 vient en contact avec la région d'anode 10 sur la face inférieure de la tranche ; une électrode de cathode 15 vient en contact avec la région de cathode sur la face supérieure de la tranche ; une électrode de gâchette 17 peut venir en contact par exemple avec une partie de la face supérieure de la tranche, en un endroit où la région de gâchette de type P remonte à la surface de la tranche.
A ces régions sont associées des électrodes, sauf pour la région de base 12. Une électrode d'anode 13 vient en contact avec la région d'anode 10 sur la face inférieure de la tranche ; une électrode de cathode 15 vient en contact avec la région de cathode sur la face supérieure de la tranche ; une électrode de gâchette 17 peut venir en contact par exemple avec une partie de la face supérieure de la tranche, en un endroit où la région de gâchette de type P remonte à la surface de la tranche.
Il est à noter qu'on peut prévoir des petites zones non représentées à la figure 1, qui sont des zones dites de courtcircuit d'émetteur et qui consistent en des remontées, de faible surface, de la région de gâchette de type P jusqu'à la surface supérieure du substrat où elles viennent en contact avec l'electrode de cathode 15. Ces zones ont pour fonction de contrôler le gain reparti du transistor supérieur--NtPN -et de réduire la sensibilité aux parasites et aux effets thermiques donc aux déclenchements intempestifs.
Ce type de thyristor classique possède une tenue en tension directe (aptitude à rester dans l'état bloqué en présence d'une tension élevée dans le sens direct) qui est fonction de l'épaisseur et du dopage de la région de base N. Pour les valeurs de dopage couramment utilisées (environ 1014 atomesicentimetre cube), on montre que la tension de claquage maximale optimisée est d'environ 10 volts par micron d'épaisseur de la région N, c'est dire qu'elle est de 1000 volts pour une épaisseur de 100 microns.
On a déjà proposé de modifier cette structure classique pour constituer un thyristor asymétrique ainsi appele parce que sa tension de blocage dans le sens direct est très differente de sa tension de claquage dans le sens inverse ; cette dernière est beaucoup plus faible que la première. Le thyristor asymetrique diffère de celui de la figure 1 en ce qu'il comporte une couche dopee de type N entre la région 12 de type N et la région d'anode 10 de type P+.
Il s'avère que, comparée à la structure classique ou la tension directe de claquage, résultant de la structure PNP+ des régions 10, 12, 14, est de l'ordre de 10 volts par micron d'épaisseur de la région N, la tension directe maximale de claquage de la structure dite asymétrique peut être portée, simplement du fait de la succession des régions PNN+, à environ 20 volts par micron d'épaisseur de la région de base N supposée peu dopée.
On peut donc réduire l'epaisseur de la région N pour une même tenue en tension de blocage directe, ce qui est intéressant pour réduire les pertes et améliorer les compromis associés à la rapidité ; ou encore, à épaisseur de région N donnée, on obtient une tension de blocage sensiblement double de celle d'un thyristor classique.
Par ailleurs, dans un certain nombre d'applications, parmi lesquelles on peut citer à titre d'exemple la conversion directe de tensions alternatives en tensions continues par découpage à haute fréquence, ou encore les hacheurs de très forte puissance pour la traction électrique ferroviaire, le thyristor est souvent placé en parallèle avec une diode dont le sens de conduction est orienté en inverse de celui du thyristor. Cette diode est là pour assurer l'écoulement des courants de sens inverse, par exemple les courants induits par les charges réactives oscillantes tels qu'on les rencontre dans les onduleurs. On appelle cette diode diode de conduction inverse , 'diode inverse , diode antiparallèle ou diode roue libre".
Lorsque cette diode inverse est placée en parallèle sur un thyristor, celui-ci n'a pas besoin d'etre capable de supporter une tension inverse élevée puisque la diode court-circuite ces tensions inverses. Le thyristor asymétrique, qui présente une mauvaise tenue en inverse, est donc approprié à un montage avec diode de conduction inverse.
La structure que l'on veut réaliser selon le procédé de la présente invention est représentée en coupe a la figure 2. Elle associe sur un même substrat semiconducteur, dans deux zones de dimensions comparables, un thyristor asymétrique et une diode de conduction inverse.
Dans la zone de thyristor, sur la partie gauche de la figure 2, on rencontre successivement une région d'anode 20 de type P+, analogue à la région 10 de la figure l, une région 21 de type N+ par laquelle on rend le thyristor asymétrique, une région de base 22 de type N faiblement dopée, d'épaisseur moindre que la région 12 de la figure 1 pour une meme tenue en tension directe, une région de gâchette 24 de type P, et une région de cathode 26 de type N+.La région 24 de type P remonte après un enrichissement
P+ localisé jusqu'à la surface à travers la région 26, en certains endroits d'étendue limitée devant l'étendue générale de la zone de thyristor, d'une part pour assurer une prise de contact pour une électrode de gachette 27, d'autre part pour assurer par endroits des court-circuits d'émetteur où la région de gâchette vient en contact direct avec une électrode de cathode 25 qui recouvre la plus grande partie de la surface supérieure de la tranche et est donc en contact avec la région de cathode 25. Une électrode d'anode 23 recouvre la surface inférieure de la tranche et est en contact avec la région d'anode 20.
P+ localisé jusqu'à la surface à travers la région 26, en certains endroits d'étendue limitée devant l'étendue générale de la zone de thyristor, d'une part pour assurer une prise de contact pour une électrode de gachette 27, d'autre part pour assurer par endroits des court-circuits d'émetteur où la région de gâchette vient en contact direct avec une électrode de cathode 25 qui recouvre la plus grande partie de la surface supérieure de la tranche et est donc en contact avec la région de cathode 25. Une électrode d'anode 23 recouvre la surface inférieure de la tranche et est en contact avec la région d'anode 20.
A côté de la zone de thyristor, sur la partie droite de la figure 2, se trouve la zone de diode de conduction inverse, comportant successivement, de la -face inférieure vers la face supérieure de la structure, l'électrode 23 qui est commune aux deux zones et qui recouvre toute la face inférieure de la tranche, une région 28, de type R+ fortement dopée, de profondeur sensiblement égale à la profondeur de la zone 20 de type P+, une région de type Nf moins fortement dopée que la région 28, qui est la région 21 s'étendant à la fois dans la zone de thyristor et dans la zone de diode, une région de type N qu'on peut appeler le parent de la diode, qui est la région 22 s'étendant avec une épaisseur sensiblement uniforme à la fois dans la zone de thyristor et dans la zone de diode, une région de type P (région d'anode pour la diode), qui est la région 24 s'étendant à la fois dans la zone de thyristor et dans la zone de diode, une région 29 de type P+, pour permettre une prise de contact conducteur sur l'anode de la diode, cette région 29 s'étendant sensiblement sur la même profondeur que la région 26 de la zone de thyristor, et enfin l'electrode 25 qui s'étend non seulement sur l'essentiel de la zone de thyristor mais aussi sur toute la zone de diode où elle est en contact avec la région 29-de type P+.
Les électrodes 23 et 25 communes aux deux zones assurent le montage en parallèle avec inversion de sens de la diode et du thyristor.
Etant donné que la diode aussi bien que le thyristor comportent une structure PNNF qui régit essentiellement la valeur de la tension de claquage, et étant donné que l'épaisseur de la région N 22 est la même dans les deux zones, on voit que la limite des tensions que l'on peut appliquer dans le sens direct du thyristor est la même en ce qui concerne le risque de claquage du thyristor et le risque de claquage de la diode : la présence de la diode ne limitera pas la capacité de blocage en direct du thyristor.
L'épaisseur de la zone N 22 pourra être optimisée en fonction de la tension de blocage désirée et des pertes supportables sans qu'il soit nécessaire de faire en ~ sorte que l'épaisseur de la région 22 soit différente dans la zone de thyristor et la zone de diode.
Le procédé de fabrication selon l'invention de la structure de la figure -2 se déroule de la manière suivante (dans l'expose du procédé, on donnera à chacune des couches la référence qu'elle porte en figure 2, même si dans des étapes prelîminaires cette couche n'a pas encore sa configuration définitive).
A partir d'un substrat de silicium monocristallin peu dopé 22, de type N, ayant une concentration en impuretés de l'ordre de 1014 atomes par centimètre cube, on réalise une structure N/N+ représentée à la figure 3a, dans laquelle la couche
N+ 21 a une épaisseur de l'ordre de 70 microns et la couche N (22) une épaisseur de l'ordre de 60 à 100 microns pour des thyristors aptes à bloquer des tensions de l'ordre de 1200 volts et plus ; ces épaisseurs sont modifiées selon les tensions de blocage souhaitées.
N+ 21 a une épaisseur de l'ordre de 70 microns et la couche N (22) une épaisseur de l'ordre de 60 à 100 microns pour des thyristors aptes à bloquer des tensions de l'ordre de 1200 volts et plus ; ces épaisseurs sont modifiées selon les tensions de blocage souhaitées.
Cette structure N/N+ peut être réalisée par diffusion de phosphore ou d'arsenic, sur une seule face du substrat, l'autre étant masquée, ou bien sur les deux faces, la face supérieure étant alors rodée pour éliminer la partie dopée. le contrôle de la concentration de surface peut aussi être effectue par implantation ionique de type Nf et redistribution.
La concentration de surface de la couche NF 21 peut être de l'ordre de 1017 à 5.1017 atomes/cm3.
On masque ensuite par une couche de silice 30 la face inférieure du substrat (figure 3b) et on dope le substrat par sa face supérieure dénudée, avec une impureté de type P, par exemple du bore, de manière à obtenir une couche 24 de profondeur uniforme de l'ordre de 50 microns, ayant une concentration de surface de l'ordre de 1018 à 1019 atomes par centimètre cube.
Après formation de silice, puis dépôt d'une couche de résine photosensible, masquage de la résine et gravure, on élimine la silice dans les zones non recouvertes de résine et on élimine la résine, ceci sur les deux faces de la tranche, de manière à obtenir (figure 3c) sur la face inférieure un motif dans lequel de la silice 31 est présente sur sensiblement la moitié du substat (qui sera la zone de thyristor) et est absente sur l'autre moitié (qui sera la zone de diode), et de manière à obtenir sur la face supérieure un motif dans lequel de la silice 32 est présente dans ce qui sera la zone de diode et est essentiellement absente dans ce qui sera la zone de thyristor.Toutefois, des ilots de silice 33 peuvent subsister sur la face supérieure dans la zone de thyristor : ils correspondent aux zones dans lesquelles on a vu (figure 2) que la région de gâchette doit remonter à la surface de la tranche pour un contact avec une électrode de gâchette et pour les courts-circuits d'émetteur.
L'étape suivante consiste (figure 3d) à effectuer une diffusion simultanée de phosphore et de gallium (diffusion au phosphure de gallium PGa), sur les deux faces du substrat, par exemple selon le procédé de diffusion en four scellé qui est décrit dans le brevet français 2 126 904.
Dans une telle diffusion, si lion prépare convenablement la source de dopant (phosphure de gallium avec adjonction éventuelle de silicium en- poudre), comme cela est décrit, on obtient le résultat suivant : le phosphore et le gallium diffusent dans le substrat sensiblement à la même profondeur mais le phosphore ne diffuse que la où la tranche n'est pas recouverte de silice tandis que le gallium diffuse même à travers la silice.
Ainsi, sous les zones recouvertes de silice on obtient un dopage de type P dA au gallium, et, sous les zones non recouvertes de silice dans lesquelles du gallium et du phosphore ont diffuse, on obtient un dopage de type N du fait que la concentration en phosphore, suffisamment supérieure à la concentration en gallium, permet au front de phosphore de précéder légèrement le front de gallium.
Il en résulte, après désoxydation, la structure représentée à la figure 3e, structure sur laquelle il reste à déposer et graver des couches métalliques d'électrodes après avoir effectué des traitements de contrôle de la durée de vie, pour obtenir la structure désirée représentée à la figure 2.
Les concentrations de surface des couches 5+ 26 et 28 obtenues par la pénétration de phosphore dans les zones non protégées peuvent être de l'ordre de 1020 atomes par centimètre cube, et celles des couches 20 et 29 obtenues par la pénétration de gallium de l'ordre de 1018 à 1019 atomes/cm3.
Le procédé de fabrication qui vient d'être décrit est extremement intéressant par son nombre réduit d'étapes, qui le rend plus simple que la fabrication usuelle d'un thyristor classique à diode inverse. En effet, en une seule étape de diffusion, on réalise simultanément les quatre couches 20, 26, 28, 29.
On notera que lors de la même étape, on peut également réaliser des courts-circuits d'anode en prévoyant avant diffusion des ouvertures dans la couche de silice 31 à travers lesquelles diffusera du phosphore. On réalise ainsi de petits contacts localisés entre la couche Ns 21 et l'électrode d'anode 23. Cette possibilité sera avantageusement utilisée pour la fabrication de thyristors asymétriques ouvrables par la gâchette (dits GTO ou
GCO). Pour de tels dispositifs, les performances à l'ouverture sont améliorées par la presence d'une zone Nfi (court-circuit d'anode) localisée dans la couche d'anode en face du centre de la couche de cathode, dans la zone de focalisation des lignes de courant lors de l'ouverture. Le procédé de diffusion simultanée à partir de phosphure de gallium permet alors de former cette zone 5+ en même temps que la couche d'anode, la couche de cathode et la zone surdopée de gâchette à partir d'une tranche PNN+.
GCO). Pour de tels dispositifs, les performances à l'ouverture sont améliorées par la presence d'une zone Nfi (court-circuit d'anode) localisée dans la couche d'anode en face du centre de la couche de cathode, dans la zone de focalisation des lignes de courant lors de l'ouverture. Le procédé de diffusion simultanée à partir de phosphure de gallium permet alors de former cette zone 5+ en même temps que la couche d'anode, la couche de cathode et la zone surdopée de gâchette à partir d'une tranche PNN+.
La présente invention n'est pas limitée aux modes de réalisation qui ont été explicitement décrits ; elle en englobe les diverses variantes et généralisations incluses dans le domaine des revendications ci-après.
Claims (5)
1. Procédé de fabrication d'une structure semiconductrice comprenant un thyristor asymétrique associé à une diode de conduction inverse, comportant d'abord les opérations suivantes
- dopage sur une profondeur uniforme, avec une impureté de type N et une concentration élevée, de toute la surface inférieure d'un substrat semiconducteur (22) peu dopé de type N pour réaliser une couche uniforme (21) de type Nt,
- dopage du substrat par une impureté de type P telle que du bore de manière à réaliser sur la face supérieure du substrat une couche (24) de type P de profondeur uniforme, procédé caractérisé par la succession d'étapes suivantes
- masquage par de l'oxyde de silicium de la face inférieure (31) de la tranche semiconductrice dans une région définissant une zone de thyristor et de la face supérieure (32) de la tranche essentiellement dans une région définissant une zone de diode de conduction inverse, complémentaire de la zone de thyristor,
- diffusion simultanée de type N et P au moyen de phosphure de gallium (PGa) sur les deux faces de la tranche,
- dépit et gravure d'électrodes métalliques (23, 25) sur les deux faces.
2. Procédé selon la revendication 1, caractérisé en ce que les zones complémentaires de thyristor et de diode inverse occupent des surfaces de dimensions analogues.
3. Procédé selon la revendication 1, caractérise en ce que le masquage de la face supérieure du substrat par de l'oxyde de silicium consiste à masquer aussi dans la zone de thyristor des petites zones localisées (33) destinées à la formation d'une zone de contact de gâchette pour le thyristor et de court-circuits d'émetteur.
4. Procédé selon la revendication 1, caractérisé en ce que des ouvertures sont prévues dans la couche de silice (31) recouvrant la face inférieure, assurant ainsi la formation de courts-circuits d'anode.
5. Procédé selon la revendication 1, caractérisé en ce que la diffusion au moyen de phosphure de gallium se fait en four scellé avec une source de dopant qui est un mélange de phosphure de gallium et de silicium en poudre.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8119252A FR2514558A1 (fr) | 1981-10-13 | 1981-10-13 | Procede de fabrication de thyristor asymetrique a diode de conduction inverse par diffusion au phosphure de gallium |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8119252A FR2514558A1 (fr) | 1981-10-13 | 1981-10-13 | Procede de fabrication de thyristor asymetrique a diode de conduction inverse par diffusion au phosphure de gallium |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2514558A1 true FR2514558A1 (fr) | 1983-04-15 |
| FR2514558B1 FR2514558B1 (fr) | 1985-05-17 |
Family
ID=9262994
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR8119252A Granted FR2514558A1 (fr) | 1981-10-13 | 1981-10-13 | Procede de fabrication de thyristor asymetrique a diode de conduction inverse par diffusion au phosphure de gallium |
Country Status (1)
| Country | Link |
|---|---|
| FR (1) | FR2514558A1 (fr) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0214485A2 (fr) * | 1985-09-05 | 1987-03-18 | eupec Europäische Gesellschaft für Leistungshalbleiter mbH & Co. KG | Thyristor asymétrique et son procédé de fabrication |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2230749A1 (de) * | 1972-06-23 | 1974-01-10 | Licentia Gmbh | Verfahren zum herstellen von halbleiterbauelementen |
| FR2211758A1 (fr) * | 1972-12-20 | 1974-07-19 | Int Rectifier Corp | |
| FR2253285A1 (fr) * | 1973-12-03 | 1975-06-27 | Licentia Gmbh |
-
1981
- 1981-10-13 FR FR8119252A patent/FR2514558A1/fr active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2230749A1 (de) * | 1972-06-23 | 1974-01-10 | Licentia Gmbh | Verfahren zum herstellen von halbleiterbauelementen |
| FR2211758A1 (fr) * | 1972-12-20 | 1974-07-19 | Int Rectifier Corp | |
| FR2253285A1 (fr) * | 1973-12-03 | 1975-06-27 | Licentia Gmbh |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0214485A2 (fr) * | 1985-09-05 | 1987-03-18 | eupec Europäische Gesellschaft für Leistungshalbleiter mbH & Co. KG | Thyristor asymétrique et son procédé de fabrication |
| EP0214485A3 (fr) * | 1985-09-05 | 1988-03-09 | eupec Europäische Gesellschaft für Leistungshalbleiter mbH & Co. KG | Thyristor asymétrique et son procédé de fabrication |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2514558B1 (fr) | 1985-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1675184B1 (fr) | Diode Schottky à barrière verticale | |
| FR2494499A1 (fr) | Structure plane pour dispositifs semi-conducteurs a haute tension | |
| EP0022388B1 (fr) | Procédé de fabrication d'un transistor à effet de champ du type DMOS à fonctionnement vertical | |
| FR2662025A1 (fr) | Dispositif a transistor de puissance ayant une region a concentration accrue ultra-profonde. | |
| EP2009682A1 (fr) | Transistor à effet de champ de type finfet isolé du substrat | |
| FR2625043A1 (fr) | Dispositif semi-conducteur | |
| EP0581625A1 (fr) | Composant életronique multifonctions, notamment élément à résistance dynamique négative, et procédé de fabrication correspondant | |
| EP0881687B1 (fr) | Contact sur une région de type P | |
| EP0624943B1 (fr) | Composant limiteur de courant série | |
| FR2606214A1 (fr) | Transistor bipolaire du type heterojonction | |
| EP0148065A2 (fr) | Composant semiconducteur rapide, notamment diode pin haute tension | |
| FR2514558A1 (fr) | Procede de fabrication de thyristor asymetrique a diode de conduction inverse par diffusion au phosphure de gallium | |
| FR2864345A1 (fr) | Realisation de la peripherie d'une diode schottky a tranchees mos | |
| EP0109331B1 (fr) | Thyristor asymétrique à forte tenue en tension inverse | |
| EP1517377A1 (fr) | Transistor bipolaire | |
| WO2000038243A1 (fr) | Structure peripherique pour dispositif monolithique de puissance | |
| EP0164292B1 (fr) | Thyristor blocable à gachette d'anode | |
| EP0015835B1 (fr) | Dispositif semiconducteur de commutation à fréquence élevée et procédé pour sa fabrication | |
| FR2764112A1 (fr) | Mur d'isolement entre composants de puissance | |
| EP0462029B1 (fr) | Procédé de fabrication d'un transistor bipolaire supportant des polarisations inverses | |
| FR2530079A1 (fr) | Procede de fabrication de dispositifs a semi-conducteurs de puissance a grille isolee | |
| FR2764119A1 (fr) | Transistor bipolaire a grille isolee et procede pour sa fabrication | |
| FR2688631A1 (fr) | Dispositif semi-conducteur ayant un courant maximum controlable important et procede pour sa fabrication. | |
| EP0037764B1 (fr) | Structure de dispositif à semiconducteur à anneau de garde, et à fonctionnement unipolaire | |
| EP0032069B1 (fr) | Procédé d'ajustement du coefficient de température d'une diode de référence et diode de référence obtenue |